JPH05102672A - 電子回路基板 - Google Patents
電子回路基板Info
- Publication number
- JPH05102672A JPH05102672A JP3263469A JP26346991A JPH05102672A JP H05102672 A JPH05102672 A JP H05102672A JP 3263469 A JP3263469 A JP 3263469A JP 26346991 A JP26346991 A JP 26346991A JP H05102672 A JPH05102672 A JP H05102672A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- electronic component
- static electricity
- ground patterns
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
Abstract
(57)【要約】
【目的】 静電気が放電する際の高電圧による電子部品
の誤動作、および電気的破損を有効に阻止する。 【構成】 図示しない電子部品等からの静電気の放電電
流が多層回路基板２の静電気放電通流用グランドパター
ン７ａの点〔Ｂ〕に入力される。そして、静電気放電通
流用グランドパターン７ａ〜７ｆからグランドパターン
６ａ〜６ｆにおける最低インピーダンス部であるバッテ
リー１０のマイナス極が接続された接地部〔Ｍ〕に流れ
込む。これによって、静電気が放電する際の高電圧が電
子部品１６に通流しない。
の誤動作、および電気的破損を有効に阻止する。 【構成】 図示しない電子部品等からの静電気の放電電
流が多層回路基板２の静電気放電通流用グランドパター
ン７ａの点〔Ｂ〕に入力される。そして、静電気放電通
流用グランドパターン７ａ〜７ｆからグランドパターン
６ａ〜６ｆにおける最低インピーダンス部であるバッテ
リー１０のマイナス極が接続された接地部〔Ｍ〕に流れ
込む。これによって、静電気が放電する際の高電圧が電
子部品１６に通流しない。
Description
【０００１】
【産業上の利用分野】本発明は、電子装置に使用し、電
子部品を実装した電子回路基板に関する。
子部品を実装した電子回路基板に関する。
【０００２】
【従来の技術】図３は従来の電子回路基板の構成を示
し、図４は、図３における多層回路基板の断面を示して
いる。図３、図４において、２は多層回路基板であり、
この多層回路基板２にあって、４は５層の積層基板部で
あり、６ａ、６ｂは積層基板部４の第１層と最後の層と
にそれぞれ設けられてスルーホールで接続された静電気
対策用のグランドパターンである。８はグランドパター
ン６ａの切り欠き部、１０は切り欠き部８に配置された
バッテリーである。１６は多層回路基板２に実装される
電子部品である。
し、図４は、図３における多層回路基板の断面を示して
いる。図３、図４において、２は多層回路基板であり、
この多層回路基板２にあって、４は５層の積層基板部で
あり、６ａ、６ｂは積層基板部４の第１層と最後の層と
にそれぞれ設けられてスルーホールで接続された静電気
対策用のグランドパターンである。８はグランドパター
ン６ａの切り欠き部、１０は切り欠き部８に配置された
バッテリーである。１６は多層回路基板２に実装される
電子部品である。
【０００３】次に、この構成における動作について説明
する。多層回路基板２上の点〔Ａ〕に接続された図示し
ない電子部品からの静電気の放電電流は、グランドパタ
ーン６ａ、６ｂに通流して放電される。この場合、電子
部品の接続線端はグランドパターン６ａ、６ｂのインピ
ーダンスが低い位置の点〔Ａ〕に接続されている。
する。多層回路基板２上の点〔Ａ〕に接続された図示し
ない電子部品からの静電気の放電電流は、グランドパタ
ーン６ａ、６ｂに通流して放電される。この場合、電子
部品の接続線端はグランドパターン６ａ、６ｂのインピ
ーダンスが低い位置の点〔Ａ〕に接続されている。
【０００４】このように、従来の多層回路基板２でも、
静電気が帯電し易い電子部品からの静電気を積極的にイ
ンピーダンスが低い位置のグランドパターン６ａ、６ｂ
に通流して放電することができ、電子部品１６を電気的
破壊から保護することができる。
静電気が帯電し易い電子部品からの静電気を積極的にイ
ンピーダンスが低い位置のグランドパターン６ａ、６ｂ
に通流して放電することができ、電子部品１６を電気的
破壊から保護することができる。
【０００５】
【発明が解決しようとする課題】しかしながら、従来例
の電子回路基板では、グランドパターン６ａ、６ｂに配
置された電子部品の位置のインピーダンスが高い場合、
高電圧の静電気が通流すると、その高電圧で電子部品１
６が誤動作し、また電気的破損が発生するという欠点を
有している。
の電子回路基板では、グランドパターン６ａ、６ｂに配
置された電子部品の位置のインピーダンスが高い場合、
高電圧の静電気が通流すると、その高電圧で電子部品１
６が誤動作し、また電気的破損が発生するという欠点を
有している。
【０００６】本発明は、このような課題を解決するもの
であり、静電気が放電する際の高電圧による電子部品の
誤動作、および電気的破損を有効に阻止できる優れた電
子回路基板を提供することを目的とする。
であり、静電気が放電する際の高電圧による電子部品の
誤動作、および電気的破損を有効に阻止できる優れた電
子回路基板を提供することを目的とする。
【０００７】
【課題を解決するための手段】この目的を達成するため
に、本発明の電子回路基板は、重ね合わせた複数の絶縁
基板と、複数の絶縁基板における個々の絶縁基板を挟ん
で配置され、且つ、電子部品端が接続されるとともに、
この電子部品からの静電気の放電電流が通流する複数の
第１のグランドパターンと、複数の絶縁基板上に複数の
第１のグランドパターンと並んで配置され、且つ、電子
部品外の他の部品が接続されるとともに、低インピーダ
ンス部端が複数の第１のグランドパターンの一端にそれ
ぞれ接続される複数の第２のグランドパターンとを備え
るものである。
に、本発明の電子回路基板は、重ね合わせた複数の絶縁
基板と、複数の絶縁基板における個々の絶縁基板を挟ん
で配置され、且つ、電子部品端が接続されるとともに、
この電子部品からの静電気の放電電流が通流する複数の
第１のグランドパターンと、複数の絶縁基板上に複数の
第１のグランドパターンと並んで配置され、且つ、電子
部品外の他の部品が接続されるとともに、低インピーダ
ンス部端が複数の第１のグランドパターンの一端にそれ
ぞれ接続される複数の第２のグランドパターンとを備え
るものである。
【０００８】
【作用】このような構成により、本発明の電子回路基板
は、先ず、電子部品からの静電気の放電電流が複数の第
１のグランドパターンのそれぞれを通流し、続いて、複
数の第２のグランドパターンのそれぞれの低インピーダ
ンス部に流れ込む。これにより、第２のグランドパター
ンに配置される他の部品に高電圧の放電電流が通流せ
ず、静電気が放電する際の高電圧による電子部品の誤動
作、および電気的破損を有効に阻止できる。
は、先ず、電子部品からの静電気の放電電流が複数の第
１のグランドパターンのそれぞれを通流し、続いて、複
数の第２のグランドパターンのそれぞれの低インピーダ
ンス部に流れ込む。これにより、第２のグランドパター
ンに配置される他の部品に高電圧の放電電流が通流せ
ず、静電気が放電する際の高電圧による電子部品の誤動
作、および電気的破損を有効に阻止できる。
【０００９】
【実施例】以下、本発明の電子回路基板の実施例につい
て図面をもとに説明する。
て図面をもとに説明する。
【００１０】図１は、実施例の構成を示している。図２
は、図１における多層回路基板の断面を示している。な
お、図３、図４と同一の構成には同一の符号を付した。
は、図１における多層回路基板の断面を示している。な
お、図３、図４と同一の構成には同一の符号を付した。
【００１１】図１、図２において、２は多層回路基板で
あり、この多層回路基板２にあって、４ａ、４ｂ、４
ｃ、４ｄ、４ｅは、５層の積層絶縁基板部、６ａ、６
ｂ、６ｃ、６ｄ、６ｅ、６ｆは積層基絶縁板部４ａ〜４
ｅの個々を挟んで配置されるグランドパターン（第２の
グランドパターンに対応）である。７ａ、７ｂ、７ｃ、
７ｄ、７ｅ、７ｆは、グランドパターン６ａ〜６ｆの最
低インピーダンス部と一端が接続される静電気放電通流
用グランドパターン（第１のグランドパターンに対
応）、８ａ、８ｂ、８ｃ、８ｄ、８ｅ、８ｆは、グラン
ドパターン６ａ〜６ｆの切り欠き部、１０は切り欠き部
８ａに配置され、グランドパターン６ａ〜６ｆと静電気
放電通流用グランドパターン７ａ〜７ｆの一端との接続
点〔Ｍ〕にマイナス極部が接地されたバッテリーであ
る。１６は多層回路基板２に実装される電子部品であ
る。
あり、この多層回路基板２にあって、４ａ、４ｂ、４
ｃ、４ｄ、４ｅは、５層の積層絶縁基板部、６ａ、６
ｂ、６ｃ、６ｄ、６ｅ、６ｆは積層基絶縁板部４ａ〜４
ｅの個々を挟んで配置されるグランドパターン（第２の
グランドパターンに対応）である。７ａ、７ｂ、７ｃ、
７ｄ、７ｅ、７ｆは、グランドパターン６ａ〜６ｆの最
低インピーダンス部と一端が接続される静電気放電通流
用グランドパターン（第１のグランドパターンに対
応）、８ａ、８ｂ、８ｃ、８ｄ、８ｅ、８ｆは、グラン
ドパターン６ａ〜６ｆの切り欠き部、１０は切り欠き部
８ａに配置され、グランドパターン６ａ〜６ｆと静電気
放電通流用グランドパターン７ａ〜７ｆの一端との接続
点〔Ｍ〕にマイナス極部が接地されたバッテリーであ
る。１６は多層回路基板２に実装される電子部品であ
る。
【００１２】次に、この構成における動作について説明
する。図示しない電子部品等からの静電気の放電電流が
多層回路基板２上の静電気放電通流用グランドパターン
７ａの点〔Ｂ〕、すなわち、静電気放電通流用グランド
パターン７ａ〜７ｆにそれぞれ入力される。この放電電
流が静電気放電通流用グランドパターン７ａ〜７ｆから
グランドパターン６ａ〜６ｆにおける最低インピーダン
ス部であるバッテリー１０のマイナス極部が接続された
接地部〔Ｍ〕に流れ込む。このようにして、帯電した静
電気が放電する際に、先ず、高電圧の放電電流が静電気
放電通流用グランドパターン７ａ〜７ｆのみをそれぞれ
通流し、続いて、グランドパターン６ａ〜６ｆにおける
最低インピーダンス部のバッテリー１０のマイナス極部
が接続された接地部Ｍに流れ込むため、電子部品１６に
高電圧の放電電流が通流しない。したがって、静電気が
放電する際の高電圧による電子部品１６の誤動作、およ
び電気的破損が発生しなくなる。
する。図示しない電子部品等からの静電気の放電電流が
多層回路基板２上の静電気放電通流用グランドパターン
７ａの点〔Ｂ〕、すなわち、静電気放電通流用グランド
パターン７ａ〜７ｆにそれぞれ入力される。この放電電
流が静電気放電通流用グランドパターン７ａ〜７ｆから
グランドパターン６ａ〜６ｆにおける最低インピーダン
ス部であるバッテリー１０のマイナス極部が接続された
接地部〔Ｍ〕に流れ込む。このようにして、帯電した静
電気が放電する際に、先ず、高電圧の放電電流が静電気
放電通流用グランドパターン７ａ〜７ｆのみをそれぞれ
通流し、続いて、グランドパターン６ａ〜６ｆにおける
最低インピーダンス部のバッテリー１０のマイナス極部
が接続された接地部Ｍに流れ込むため、電子部品１６に
高電圧の放電電流が通流しない。したがって、静電気が
放電する際の高電圧による電子部品１６の誤動作、およ
び電気的破損が発生しなくなる。
【００１３】この場合、静電気放電通流用グランドパタ
ーン７ａ〜７ｆとグランドパターン６ａ〜６ｆを設計時
に考慮するのみで良く、コストが上昇しない。
ーン７ａ〜７ｆとグランドパターン６ａ〜６ｆを設計時
に考慮するのみで良く、コストが上昇しない。
【００１４】
【発明の効果】以上の説明から明らかなように、本発明
の電子回路基板は、電子部品からの静電気の放電電流が
複数の第１のグランドパターンのそれぞれを通流し、続
いて、複数の第２のグランドパターンのそれぞれの低イ
ンピーダンス部に流れ込む。これにより、第２のグラン
ドパターンに配置される他の部品に高電圧の放電電流が
通流せず、静電気が放電する際の高電圧による電子部品
の誤動作、および電気的破損を有効に阻止できるという
効果を有する。
の電子回路基板は、電子部品からの静電気の放電電流が
複数の第１のグランドパターンのそれぞれを通流し、続
いて、複数の第２のグランドパターンのそれぞれの低イ
ンピーダンス部に流れ込む。これにより、第２のグラン
ドパターンに配置される他の部品に高電圧の放電電流が
通流せず、静電気が放電する際の高電圧による電子部品
の誤動作、および電気的破損を有効に阻止できるという
効果を有する。
【図１】本発明の電子回路基板の実施例における構成を
示す平面図
示す平面図
【図２】図１における多層回路基板の構成を詳細に示す
断面図
断面図
【図３】従来の電子回路基板おける構成を示す平面図
【図４】図３における多層回路基板の構成を詳細に示す
断面図
断面図
２ 多層回路基板 ４ａ〜４ｅ 積層絶縁基板部 ６ａ〜６ｆ グランドパターン ７ａ〜７ｆ 静電気放電通流用グランドパターン ８ａ〜８ｆ 切り欠き部 １０ バッテリー １６ 電子部品
Claims (1)
- 【請求項１】重ね合わせた複数の絶縁基板と、前記複数
の絶縁基板における個々の絶縁基板を挟んで配置され、
且つ、電子部品端が接続されるとともに、この電子部品
からの静電気の放電電流が通流する複数の第１のグラン
ドパターンと、前記複数の絶縁基板上に前記複数の第１
のグランドパターンと並んで配置され、且つ、前記電子
部品外の他の部品が接続されるとともに、低インピーダ
ンス部端が前記複数の第１のグランドパターンの一端に
それぞれ接続される複数の第２のグランドパターンとを
備える電子回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3263469A JPH05102672A (ja) | 1991-10-11 | 1991-10-11 | 電子回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3263469A JPH05102672A (ja) | 1991-10-11 | 1991-10-11 | 電子回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05102672A true JPH05102672A (ja) | 1993-04-23 |
Family
ID=17389945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3263469A Pending JPH05102672A (ja) | 1991-10-11 | 1991-10-11 | 電子回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05102672A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102006061300A1 (de) * | 2006-12-22 | 2008-06-26 | Conti Temic Microelectronic Gmbh | Elektrische Leiterplatte mit elektronischen Bauelementen und Mitteln zum Schutz vor elektrostatischer Entladung |
| JP2009289645A (ja) * | 2008-05-30 | 2009-12-10 | Fujitsu Ltd | 電子機器 |
| US8368484B2 (en) | 2009-11-11 | 2013-02-05 | Murata Manufacturing Co., Ltd. | High-frequency module |
-
1991
- 1991-10-11 JP JP3263469A patent/JPH05102672A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102006061300A1 (de) * | 2006-12-22 | 2008-06-26 | Conti Temic Microelectronic Gmbh | Elektrische Leiterplatte mit elektronischen Bauelementen und Mitteln zum Schutz vor elektrostatischer Entladung |
| JP2009289645A (ja) * | 2008-05-30 | 2009-12-10 | Fujitsu Ltd | 電子機器 |
| US8368484B2 (en) | 2009-11-11 | 2013-02-05 | Murata Manufacturing Co., Ltd. | High-frequency module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4689461B2 (ja) | プリント基板 | |
| JPS59500845A (ja) | 外部電磁界に対して電子デバイスを保護するデバイス | |
| US20060124348A1 (en) | Printed circuit board with insulative area for electrostatic discharge damage prevention | |
| JP4710496B2 (ja) | 回路基板及び電子回路装置 | |
| JP3287673B2 (ja) | 半導体装置 | |
| JPH11298094A (ja) | フレキシブルプリント配線板 | |
| JP2001127387A (ja) | プリント配線基板 | |
| US7557302B2 (en) | Printed circuit board with electrostatic discharge damage prevention | |
| CN105682343A (zh) | 软硬结合板及终端 | |
| JPH05102672A (ja) | 電子回路基板 | |
| JPH1187880A (ja) | プリント配線板 | |
| JP4996193B2 (ja) | 配線基板、半導体パッケージ | |
| US6178078B1 (en) | Discharge gap device and its mounting structure | |
| US11638347B2 (en) | Circuit board and display apparatus | |
| JPH05102671A (ja) | 電子回路基板 | |
| JP4817110B2 (ja) | 多層回路基板及びｉｃパッケージ | |
| JP2000277870A (ja) | 印刷回路基板 | |
| JP3439160B2 (ja) | プリント基板装置及びその製造方法 | |
| KR20210017635A (ko) | 전원공급 보조장치를 구비한 인쇄회로기판, 및 이를 구비한 전자기기 | |
| JPH05102624A (ja) | 電子回路基板 | |
| JP2591140B2 (ja) | プリント基板 | |
| KR20040096171A (ko) | 정전기 방전 개선을 위한 인쇄회로기판 | |
| TWI712358B (zh) | 電路板裝置 | |
| JP2872250B2 (ja) | ハンドセット型通話器 | |
| JPH0541568A (ja) | プリント基板のパターン配置方法 |