JPH08186189A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH08186189A
JPH08186189A JP6339035A JP33903594A JPH08186189A JP H08186189 A JPH08186189 A JP H08186189A JP 6339035 A JP6339035 A JP 6339035A JP 33903594 A JP33903594 A JP 33903594A JP H08186189 A JPH08186189 A JP H08186189A
Authority
JP
Japan
Prior art keywords
semiconductor device
filler
semiconductor
conductive filler
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6339035A
Other languages
English (en)
Other versions
JP3443196B2 (ja
Inventor
Kimio Yamakawa
君男 山川
Katsutoshi Mine
勝利 峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DuPont Toray Specialty Materials KK
Original Assignee
Dow Corning Toray Silicone Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dow Corning Toray Silicone Co Ltd filed Critical Dow Corning Toray Silicone Co Ltd
Priority to JP33903594A priority Critical patent/JP3443196B2/ja
Priority to DE69514201T priority patent/DE69514201T2/de
Priority to US08/561,472 priority patent/US5907190A/en
Priority to EP95308313A priority patent/EP0714125B1/en
Publication of JPH08186189A publication Critical patent/JPH08186189A/ja
Priority to US09/237,610 priority patent/US5989942A/en
Application granted granted Critical
Publication of JP3443196B2 publication Critical patent/JP3443196B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】 【目的】 静電気による半導体素子の破壊もしくは誤動
作を生じ難い半導体装置、および、このような信頼性を
有する半導体装置を製造する方法を提供する。 【構成】 基板上に登載された半導体素子の表面を、平
均粒子径０．０１〜５００μｍ、比重０．０１〜０．９
５の導電性充填材を分散したシリコーン硬化物により被
覆した半導体装置において、該素子から離れた該硬化物
層中の該充填材の割合が、該素子に接した該硬化物層中
の該充填材の割合に対して大きいことを特徴とする半導
体装置、および、基板上に登載された半導体素子の表面
を、平均粒子径０．０１〜５００μｍ、比重０．０１〜
０．９５の導電性充填材を分散した硬化性シリコーン組
成物により被覆して、該素子に接した該組成物層中の該
充填材が該素子から離れた該組成物中に移動するのに十
分な時間の後に該組成物を硬化させることを特徴とする
上記半導体装置の製造方法。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置およびその
製造方法に関し、詳しくは、静電気による半導体素子の
破壊もしくは誤動作を生じ難い半導体装置、および、こ
のような信頼性を有する半導体装置を製造する方法に関
する。
【０００２】
【従来の技術およびその問題点】半導体素子とリードフ
レームとがボンディングワイヤにより電気的に接続され
たフェースアップ方式の半導体装置や該素子と該リード
フレームとがハンダバンプにより電気的に接続されたフ
ェースダウン方式の半導体装置においては、該素子を湿
気および外部応力から保護するために、該素子の表面を
シリコーン硬化物で被覆している。このような半導体装
置を、通信用紙を読み取るためのＦＡＸ等に用いられて
いるイメージセンサー、印刷用紙に印字するためのプリ
ンター等に用いられているサーマルプリンタヘッドのよ
うな静電気が発生しやすい箇所に用いると、半導体素子
の表面を被覆したシリコーン硬化物に静電気が徐々に蓄
積されて、やがては、該素子が破壊もしくは誤動作する
という問題があった。
【０００３】この問題を解決するためには、半導体素子
の表面をシリコーン硬化物により被覆した後、さらに、
これを金属やプラスチックで被覆してなる半導体装置が
提案されている。しかし、この半導体装置では、小型化
が困難であり、また、構造が複雑となり、コストが上昇
するという問題があった。また、このような半導体装置
の製造においては、この量産性が低下したり、また、こ
の製造コストが上昇するという問題があった。
【０００４】
【発明が解決しようとする課題】本発明者らは、上記の
課題について鋭意検討した結果、本発明に到達した。す
なわち、本発明の目的は、静電気による半導体素子の破
壊もしくは誤動作を生じ難い半導体装置、および、この
ような信頼性を有する半導体装置を製造する方法を提供
することにある。
【０００５】
【課題を解決するための手段およびその作用】本発明の
半導体装置は、基板上に搭載された半導体素子の表面
を、平均粒子径０．０１〜５００μｍ、比重０．０１〜
０．９５の導電性充填材を分散したシリコーン硬化物に
より被覆した半導体装置において、該素子から離れた該
硬化物層中の該充填材の割合が、該素子に接した該硬化
物層中の該充填材の割合に対して大きいことを特徴とす
る。
【０００６】この半導体装置は、トランジスタ、ＩＣ、
ＬＳＩ等の半導体素子を搭載するものであれば、その構
造は特に限定されない。この半導体装置としては、例え
ば、図１または図２で表されるフェースアップ方式の半
導体装置、図３で表されるフェースダウン方式の半導体
装置が挙げられる。本発明の半導体装置を図１により説
明する。図１においては、基板上に登載された半導体素
子はボンディングワイヤによりリードフレームと電気的
に接続されており、該素子の表面は導電性充填材を分散
したシリコーン硬化物により被覆されている。このシリ
コーン硬化物の硬化性状は特に限定されず、例えば、ゲ
ル状、ゴム状が挙げられる。また、この導電性充填材の
平均粒子径は０．０１〜５００μｍの範囲内であり、好
ましくは、０．１〜１００μｍの範囲内である。また、
この導電性充填材の比重は０．０１〜０．９５の範囲内
であり、好ましくは、シリコーン硬化物を形成する硬化
性シリコーン組成物中の導電性充填材を除く成分の比重
に対して０．０１〜０．９５倍の範囲内であり、特に好
ましくは、０．１〜０．９倍の範囲内である。本発明の
半導体装置においては、半導体素子から離れたシリコー
ン硬化物層中の導電性充填材の割合が、該素子に接した
該硬化物層中の該充填材の割合に対して大きいことを特
徴とするが、該素子から離れた該硬化物層中の該充填材
の重量割合、および、該素子に接した該硬化物層中の該
充填材の重量割合はそれぞれ限定されない。また、これ
らの割合は、半導体素子に接したシリコーン硬化物層か
ら該素子から離れた該組成物層中において連続的または
不連続的に変化していてもよい。半導体素子から離れた
シリコーン硬化物層中に分散した導電性充填材の割合を
大きくすることにより、この半導体装置を電気回路基板
に実装した後に、静電気の帯電防止および除去を可能に
することができ、また、該素子に接した該硬化物層中に
分散した該充填材の割合を小さくすることにより、該素
子が電気的に短絡することがなく、また、この半導体装
置がヒートサイクルを受けた場合に、該硬化物層中に分
散した該充填材が該素子の表面を傷つけたり、また、該
素子の変形もしくは破断またはボンディングワイヤの変
形もしくは切断を生じ難くすることができる。特に、半
導体素子から離れたシリコーン硬化物層中の導電性充填
材の割合が高濃度であり、また、該素子に接した該硬化
物層中に該充填材がほとんど分散していないことが好ま
しい。
【０００７】本発明の半導体装置において、導電性充填
材は、これ自体が導電性またはこの表面が導電性であれ
ば良く、その材質は特に限定されない。この導電性充填
材としては、例えば、表面が銅、アルミニュウム、銀、
亜鉛、カーボン等の導電性材料で被覆された、ナイロン
樹脂、ポリエチレン樹脂、ポリプロピレン樹脂、ポリス
チレン樹脂、アクリル樹脂、フッ素樹脂、エポキシ樹
脂、フェノール樹脂、ポリエチレンテレフタレート樹脂
等の有機樹脂粉末；表面が上記の導電性材料で被覆され
た上記の有機樹脂中空粉末；表面が上記の導電性材料で
被覆された、ガラス中空粉末、シリカ中空粉末、アルミ
ナ中空粉末、セラミックス中空粉末等の無機中空粉末；
銅、アルミニュウム、銀、亜鉛、カーボン等の中空粉末
が挙げられる。
【０００８】また、半導体装置が比較的大きい場合に
は、半導体素子を被覆したシリコーン硬化物の表面を接
地することが好ましい。この方法としては、例えば、シ
リコーン硬化物の表面を導線によ接地する方法、基板上
に登載された半導体素子の周囲に体積抵抗率が１×１０
6〜１×１０11Ω・ｃｍの範囲内であるダムを形成する
方法が挙げられ、好ましくは、後者の方法である。これ
により、半導体素子２の表面を被覆したシリコーン硬化
物７に静電気が蓄積し難くなり、また、静電気が蓄積さ
れても、速やかに除電することができる。
【０００９】本発明の半導体装置は、イメージセンサ
ー、サーマルプリンターヘッド等の静電気が発生しやす
い箇所において使用されても、半導体素子の表面を被覆
したシリコーン硬化物に静電気が蓄積し難いために、静
電気による該素子の破壊もしくは誤動作を生じ難く、ま
た、従来の半導体装置のように、該素子を金属やプラス
チックで被覆する必要がないので、該装置の構造を大幅
に簡素化でき、このコストを低下することができる。
【００１０】続いて、本発明の製造方法について詳細に
説明する。本発明の製造方法は、基板上に登載された半
導体素子をボンディングワイヤによりリードフレームと
電気的に接続して、または、基板上のリードフレームを
ボンディングパッドにより半導体素子と電気的に接続し
て予め調製した半導体素子の表面を、平均粒子径０．０
１〜５００μｍ、比重０．０１〜０．９５の導電性充填
材を分散した硬化性シリコーン組成物により被覆して、
該素子に接した該組成物層中の該充填材が該素子から離
れた該組成物層中に移動するのに十分な時間の後に該組
成物を硬化させることを特徴とする。
【００１１】この硬化性シリコーン組成物は、平均粒子
径０．０１〜５００μｍ、比重０．０１〜０．９５の導
電性充填材を分散するものであれば、その組成、硬化機
構等は特に限定されない。この硬化性シリコーン組成物
の硬化機構としては、例えば、付加反応硬化型、縮合反
応硬化型、ラジカル反応硬化型、紫外線硬化型が挙げら
れ、特に、付加反応硬化型が好ましい。また、この導電
性充填材は前記と同様のものが例示され、平均粒子径が
０．０１〜５００μｍの範囲内であり、好ましくは、
０．１〜１００μｍの範囲内である。また、この導電性
充填材の比重は０．０１〜０．９５の範囲内であり、好
ましくは、硬化性シリコーン組成物中の、この導電性充
填材を除く成分の比重に対して０．０１〜０．９５倍の
範囲内であり、特に好ましくは、０．１０〜０．９０倍
の範囲内である。また、この導電性充填材の配合量は特
に限定されず、例えば、該充填材の平均粒子径、比重、
得られる半導体装置の用途等により適宜選択することが
必要であり、一般に、該組成物中の０．１〜８０重量％
の範囲内であることが好ましい。
【００１２】本発明の製造方法では、はじめに、基板上
に登載された半導体素子の表面を上記の硬化性シリコー
ン組成物で被覆する。この方法としては、デスペンサー
による方法が一般に用いられる。その後、半導体素子に
接した硬化性シリコーン組成物層中の導電性充填材が該
素子から離れた該組成物層中に移動するのに十分な時間
放置した後に、該組成物を硬化させる。この十分な時間
は、導電性充填材とこれを除く硬化性シリコーン組成物
との比重差、硬化性シリコーン組成物の粘度、導電性充
填材の平均粒子径、配合量等により異なり、特に限定さ
れない。この硬化性シリコーン組成物の粘度が低く、導
電性充填材とこれを除く硬化性シリコーン組成物との比
重差が大きい場合には、該組成物を半導体素子の表面に
被覆した直後でも十分である。また、この時間を極めて
長くした場合には、半導体素子に接したシリコーン硬化
物層中にはほとんど導電性充填材を分散せず、該素子か
ら離れた該硬化物中にのみ該充填材を分散したような、
該充填材の割合が不連続に分散したシリコーン硬化物層
を形成することができ、また、この時間が十分ではある
が、短い場合には、該素子に接した該硬化物層から該素
子から離れた該硬化物層への該充填材の割合が連続的に
増大したシリコーン硬化物層を形成することができる。
【００１３】また、半導体装置が比較的大きい場合に
は、半導体素子を被覆したシリコーン硬化物の表面を接
地することが好ましい。この方法としては、例えば、シ
リコーン硬化物の表面を導線により接地する方法、基板
上に登載された半導体素子の周囲に予め体積抵抗率が１
×１０6〜１×１０11Ω・ｃｍの範囲内であるダムを形
成する方法が挙げられ、好ましくは、後者の方法であ
る。半導体素子の周囲に上記のダムを形成した後、該ダ
ムの内側に登載された半導体素子の表面を、平均粒子径
０．０１〜５００μｍ、比重０．０１〜０．９５の導電
性充填材を分散した硬化性シリコーン組成物により被覆
することが好ましい。これにより、半導体素子の表面を
被覆したシリコーン硬化物に静電気が蓄積し難くなり、
また、静電気が蓄積されても、速やかに除電することが
できる。
【００１４】本発明の製造方法によると、半導体素子の
表面をシリコーン硬化物により被覆した後、さらに、該
素子を金属やプラスチックで被覆する必要がないので、
静電気による該素子の破壊もしくは誤動作を生じ難いと
いう信頼性が優れた半導体装置を量産性良く、また、低
い製造コストで製造することができる。
【００１５】
【実施例】本発明の半導体装置およびその製造方法を図
を用いて実施例により詳細に説明する。図１は実施例１
で調製した本発明の半導体装置の断面図である。図２は
実施例３で調製した本発明の半導体装置の断面図であ
る。なお、実施例中の粘度は、２５℃において測定した
値である。
【００１６】［実施例１］付加反応により硬化してＪＩ
Ｓ Ａ硬度が３２である透明なシリコーンゴムを形成す
るＪＣＲ６１２２（東レ・ダウコーニング・シリコーン
株式会社製の商品名：粘度＝４００センチポイズ、比重
＝１．０）１００重量部と表面をアルミニウムで被覆し
たセラミックス中空粉末（平均粒子径＝４０μｍ、比重
＝０．８０）１０重量部とを均一に混合して白色不透明
な硬化性シリコーン組成物を調製した。
【００１７】ガラス製の基板１の表面に、アルミニウム
により配線パターンを形成した半導体素子２を登載した
後、該素子２の上端部にあるボンディングパッド３を金
製のボンディングワイヤ４によりリードフレーム５と電
気的に接続した。その後、半導体素子２の周囲に高さ２
ｍｍのガラス強化エポキシ樹脂製のダム６を形成した
後、該素子２の表面を上記の硬化性シリコーン組成物で
注意深く被覆した。その後、これを室温で５分間静置し
た後、１５０℃の熱風循環式オーブン中で３０分間加熱
して半導体装置を調製した。同様にして、この半導体装
置を２０個調製した。これらの半導体装置を実体顕微鏡
により観察したところ、半導体素子２の表面に被覆され
たシリコーン硬化物７中のセラミックス中空粉末８は、
該素子２から離れた該硬化物７層中にのみ分散してい
た。また、半導体素子２に接したシリコーン硬化物７層
中にはセラミックス中空粉末８はほとんど観察されず、
透明であった。
【００１８】続いて、これらの半導体装置の表面をＡ４
サイズのコピー用普通紙を１０ｇ／ｃｍ2で押圧して接
触させながら長さ方向に５ｃｍ／秒の速度で５００往復
させた。その後、これらの半導体装置を動作テストした
結果、これらの半導体素子の破壊および誤動作は認めら
れなかった。
【００１９】［比較例１］実施例１において、セラミッ
クス中空粉末を用いない以外は実施例１と同様にして半
導体装置を２０個調製した。これらの半導体装置を実施
例１と同様にして動作テストしたところ、２個の半導体
素子に誤動作が認められた。
【００２０】［実施例２］実施例１において、ダム６に
体積抵抗率が１×１０8Ω・ｃｍであるシリコーンゴム
を用いた以外は実施例１と同様にして半導体装置を２０
個調製した。これらの半導体装置を実施例１と同様にし
て動作テストした結果、これらの半導体素子の破壊およ
び誤動作は認められなかった。
【００２１】［実施例３］１００重量部のＪＣＲ６１２
２と表面を銀で被覆したセラミックス中空粉末（平均粒
子径＝２０μｍ、比重＝０．７０）１０重量部とを均一
に混合して白色不透明な硬化性シリコーン組成物を調製
した。
【００２２】ガラス製の基板１の表面に、アルミニウム
により配線パターンを形成した半導体素子２を登載した
後、該素子２の上端部にあるボンディングパッド３を金
製のボンディングワイヤ４によりリードフレーム５と電
気的に接続した。その後、半導体素子２の表面を上記の
硬化性シリコーン組成物により被覆した。その後、これ
を室温で５分間静置した後、これを１５０℃の熱風循環
式オーブン中で３０分間加熱して半導体装置を２０個調
製した。これらの半導体装置を実体顕微鏡により観察し
たところ、シリコーン硬化物７中のセラミックス中空粉
末９は半導体素子１から離れた該硬化物７層中にのみ分
散しており、また、該素子１に接したシリコーン硬化物
７層中には該粉末９はほとんど観察されず、透明であっ
た。
【００２３】続いて、これらの半導体装置の表面にＡ４
サイズコピー用普通紙を１０ｇ／ｃｍ2で押圧して接触
させながら長方向に５ｃｍ／秒の速度で５００往復させ
た。その後、これらの半導体装置を動作テストした結
果、これらの半導体素子の破壊および誤動作は認められ
なかった。
【００２４】［実施例４］実施例３において、シリコー
ン硬化物７の端部に銅製の導線を導電性接着剤により固
定して接地した以外は実施例３と同様にして半導体装置
を２０個調製した。これらの半導体装置を実施例３と同
様に動作テストした結果、これらの半導体素子の破壊お
よび誤動作は認められなかった。
【００２５】
【発明の効果】本発明の半導体装置は、静電気による半
導体素子の破壊や誤動作を生じ難いという特徴があり、
本発明の製造方法は、このような信頼性を有する半導体
装置を製造することができるという特徴がある。
【図面の簡単な説明】
【図１】図１は実施例１で調製した本発明の半導体装置
の断面図である。
【図２】図２は実施例３で調製した本発明の半導体装置
の断面図である。
【図３】図３は本発明に係る半導体装置の断面図であ
る。
【符号の説明】
１ 基板 ２ 半導体素子 ３ ボンディングパッド ４ ボンディングワイヤ ５ リードフレーム ６ ダム ７ シリコーン硬化物 ８ 表面をアルミニウムで被覆したセラミックス中空粉
末 ９ 表面を銀で被覆したセラミックス中空粉末 １０ ハンダバンプ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】基板上に搭載された半導体素子の表面を、
    平均粒子径０．０１〜５００μｍ、比重０．０１〜０．
    ９５の導電性充填材を分散したシリコーン硬化物により
    被覆した半導体装置において、該素子から離れた該硬化
    物層中の該充填材の割合が、該素子に接した該硬化物層
    中の該充填材の割合に対して大きいことを特徴とする半
    導体装置。
  2. 【請求項２】基板上に搭載された半導体素子の周囲に体
    積抵抗率が１×１０6〜１×１０11Ω・ｃｍであるダム
    を形成したことを特徴とする請求項１記載の半導体装
    置。
  3. 【請求項３】基板上に搭載された半導体素子の表面を、
    平均粒子径０．０１〜５００μｍ、比重０．０１〜０．
    ９５の導電性充填材を分散した硬化性シリコーン組成物
    により被覆して、該素子に接した該組成物層中の該充填
    材が該素子から離れた該組成物層中に移動するのに十分
    な時間の後に該組成物を硬化させることを特徴とする請
    求項１記載の半導体装置の製造方法。
  4. 【請求項４】基板上に搭載された半導体素子の周囲に体
    積抵抗率が１×１０6〜１×１０11Ω・ｃｍであるダム
    を形成した後、該ダムの内側に搭載された該素子の表面
    を、平均粒子径０．０１〜５００μｍ、比重０．０１〜
    ０．９５の導電性充填材を分散した硬化性シリコーン組
    成物により被覆して、該素子に接した該組成物層中の該
    充填材が該素子から離れた該組成物層中に移動するのに
    十分な時間の後に該組成物を硬化させることを特徴とす
    る請求項２記載の半導体装置の製造方法。
JP33903594A 1994-11-24 1994-12-29 半導体装置およびその製造方法 Expired - Fee Related JP3443196B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP33903594A JP3443196B2 (ja) 1994-12-29 1994-12-29 半導体装置およびその製造方法
DE69514201T DE69514201T2 (de) 1994-11-24 1995-11-21 Verfahren zur Herstellung eines Halbleiterbauelements
US08/561,472 US5907190A (en) 1994-11-24 1995-11-21 Semiconductor device having a cured silicone coating with non uniformly dispersed filler
EP95308313A EP0714125B1 (en) 1994-11-24 1995-11-21 Method of fabricating a semiconductor device
US09/237,610 US5989942A (en) 1994-11-24 1999-01-25 Method for fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33903594A JP3443196B2 (ja) 1994-12-29 1994-12-29 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH08186189A true JPH08186189A (ja) 1996-07-16
JP3443196B2 JP3443196B2 (ja) 2003-09-02

Family

ID=18323660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33903594A Expired - Fee Related JP3443196B2 (ja) 1994-11-24 1994-12-29 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP3443196B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041346A (ja) * 2004-07-29 2006-02-09 Fujitsu Ltd 帯電防止された電子装置およびその製造方法
JP2006120844A (ja) * 2004-10-21 2006-05-11 Fujikura Ltd 半導体発光装置
US20210043604A1 (en) * 2019-08-06 2021-02-11 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5922355A (ja) * 1982-07-29 1984-02-04 Dainippon Printing Co Ltd Ｉｃカ−ド
JPS6151834A (ja) * 1984-08-20 1986-03-14 Mitsubishi Electric Corp 樹脂封止型半導体装置の製造方法
JPS6464242A (en) * 1987-09-03 1989-03-10 Nitto Denko Corp Resin-sealed semiconductor device
JPH01115255A (ja) * 1987-10-29 1989-05-08 Sony Corp 電話回線接続制御回路
JPH05283593A (ja) * 1992-04-03 1993-10-29 Sony Corp リードフレーム及びそれを用いた樹脂封止型素子
JPH05315468A (ja) * 1992-05-08 1993-11-26 Nec Corp リードレスチップキャリアの構造
JPH06151977A (ja) * 1992-11-11 1994-05-31 Sharp Corp 光半導体装置
JPH06283619A (ja) * 1993-03-30 1994-10-07 Nippon Steel Corp 高周波回路素子およびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5922355A (ja) * 1982-07-29 1984-02-04 Dainippon Printing Co Ltd Ｉｃカ−ド
JPS6151834A (ja) * 1984-08-20 1986-03-14 Mitsubishi Electric Corp 樹脂封止型半導体装置の製造方法
JPS6464242A (en) * 1987-09-03 1989-03-10 Nitto Denko Corp Resin-sealed semiconductor device
JPH01115255A (ja) * 1987-10-29 1989-05-08 Sony Corp 電話回線接続制御回路
JPH05283593A (ja) * 1992-04-03 1993-10-29 Sony Corp リードフレーム及びそれを用いた樹脂封止型素子
JPH05315468A (ja) * 1992-05-08 1993-11-26 Nec Corp リードレスチップキャリアの構造
JPH06151977A (ja) * 1992-11-11 1994-05-31 Sharp Corp 光半導体装置
JPH06283619A (ja) * 1993-03-30 1994-10-07 Nippon Steel Corp 高周波回路素子およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041346A (ja) * 2004-07-29 2006-02-09 Fujitsu Ltd 帯電防止された電子装置およびその製造方法
JP2006120844A (ja) * 2004-10-21 2006-05-11 Fujikura Ltd 半導体発光装置
JP4602736B2 (ja) * 2004-10-21 2010-12-22 株式会社フジクラ 半導体発光装置
US20210043604A1 (en) * 2019-08-06 2021-02-11 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
US11139268B2 (en) * 2019-08-06 2021-10-05 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same

Also Published As

Publication number Publication date
JP3443196B2 (ja) 2003-09-02

Similar Documents

Publication Publication Date Title
US5989942A (en) Method for fabricating semiconductor device
CN107742630B (zh) 影像感测器封装结构
US5898224A (en) Apparatus for packaging flip chip bare die on printed circuit boards
JP2712618B2 (ja) 樹脂封止型半導体装置
US5471027A (en) Method for forming chip carrier with a single protective encapsulant
US5173764A (en) Semiconductor device having a particular lid means and encapsulant to reduce die stress
US6201301B1 (en) Low cost thermally enhanced flip chip BGA
JP2585006B2 (ja) 樹脂封止型半導体装置およびその製造方法
US4710797A (en) Erasable and programable read only memory devices
CN1575096A (zh) 电子电路装置及其制造方法
US5215801A (en) Silicone resin electronic device encapsulant
KR100637611B1 (ko) 접착제 및 반도체 장치
JP3443196B2 (ja) 半導体装置およびその製造方法
US20080296780A1 (en) Memory devices including separating insulating structures on wires and methods of forming
JP3336240B2 (ja) 半導体素子実装基板
JPH09310024A (ja) 硬化性オルガノポリシロキサン組成物および半導体装置
JP2604178B2 (ja) 樹脂封止型光結合半導体装置およびその製造方法
EP0670595A1 (en) Resin-sealed semiconductor device
JP3721589B2 (ja) 混成集積回路装置及びその製造方法
CN110544634A (zh) 芯片集成方法
JP2701072B2 (ja) 樹脂封止型光結合半導体装置およびその製造方法
JPH08148612A (ja) 半導体装置およびその製造方法
JP2536397B2 (ja) Ｅｐｒｏｍ用半導体装置
JPS58182854A (ja) レジン封止型半導体装置およびその製造方法
JPH10294404A (ja) 樹脂封止型電子装置及びその製造方法

Legal Events

Date Code Title Description
S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090620

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees