CN1575096A - 电子电路装置及其制造方法 - Google Patents

电子电路装置及其制造方法 Download PDF

Info

Publication number
CN1575096A
CN1575096A CNA2004100429507A CN200410042950A CN1575096A CN 1575096 A CN1575096 A CN 1575096A CN A2004100429507 A CNA2004100429507 A CN A2004100429507A CN 200410042950 A CN200410042950 A CN 200410042950A CN 1575096 A CN1575096 A CN 1575096A
Authority
CN
China
Prior art keywords
paste
resin
electronic
circuitous pattern
circuit substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100429507A
Other languages
English (en)
Other versions
CN100397963C (zh
Inventor
西川和宏
冢原法人
冈野祐幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1575096A publication Critical patent/CN1575096A/zh
Application granted granted Critical
Publication of CN100397963C publication Critical patent/CN100397963C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

本发明提供一种电子电路装置包括：在树脂基体材料1上用导电性树脂糊形成电路图形2的电路基板10；对该电路图形2的连接区域部定位配置电极端子的表面安装型电子部件30、40；由用于进行连接区域部与电极端子的连接的导电性树脂糊构成的连接构件3；以及在连接区域部间，设于电路基板10面与电子部件30、40的空间部，具有硬化温度低于导电性树脂糊，粘接电子部件30、40和电路基板10的绝缘性粘接材料6。

Description

电子电路装置及其制造方法
技术领域
本发明是关于一种在树脂基体材料上制作由导电性树脂糊而产生电路图形的电路基板上，安装电子部件构成的电子电路装置及其制造方法。
背景技术
现有的电路基板，采用在由玻璃和环氧树脂、纸和环氧树脂、纸和酚醛树脂或玻璃和聚酰亚胺树脂等的复合树脂材料构成的树脂基体材料上粘贴导电性金属箔的基板，例如粘贴铜箔，将该铜箔蚀刻成规定图形而形成电路基板。这样，在制成的电路基板上的指定位置配置电子部件，通过软钎料焊接电子部件电极端子和电路基板电极端子，进行电连接和部件固定，制作电子电路装置。在这种方法方面，要求树脂基体材料经受软钎料焊接时的温度(约250℃)。并且，也需要用于软钎料焊接的回流焊装置、清洗装置或排气处理设备等的设备投资。进而，一般地说，就多半在使用的铅(Pb)-锡(Sn)系焊料来说有环境问题，因而进行锡(Sn)-银(Ag)-铜(Cu)等不含有铅的焊接。但是，这些焊料的熔融温度比现有的共晶焊料高的场合居多，还要求树脂基体材料的耐热性。
另一方面，有时以移动电话为代表的移动设备的普及也是惊人的，进而为实现小型、轻量和高性能，对于电路基板也要求着高性能、高密度安装化。对此，移动电话等方面，为了在限定的空间内安装更多电子部件，就不断需要有挠性的电路基板。
进而，近年来由于数字照相机、紧致盘(CD)装置或数字多用途盘(DVD)装置等的普及，给电路基板上搭载塑料透镜等耐热性相对弱的部件也会增多。这种耐热性弱的部件不能与通常电子部件同时回流焊接。因此，现有技术进行，包括半导体器件的一般电子部件用回流焊接法连接，透镜等弱耐热性部件由导电性树脂形成的连接。这样，因为各自分别安装，存在不能提高大量生产率的这个课题。
对此，在日本特开昭62-2593号公报公开了下述的方法。即，在搭载电路基板的电子部件的面上，采用树脂中含有导电性粒子的导电性树脂糊形成电路图形。接着，在该导电性树脂糊湿润着的状态下，配置电子部件，使电子部件的电极端子与电路图形上的成为电极端子的导电性树脂糊面紧密粘着。然后，通过进行加热，使导电性树脂糊硬化，与最后地形成电路图形同时进行跟电子部件的电和机械性连接。该方法，因为使用导电性树脂糊，不需要加热到焊料回流的温度，而且能实现薄型有平滑性表面的电路模块。
并且，日本特开平3-136290号公报中，公开了下述的方法。要这样配置这些电子部件，使得多个电子部件的电极端子面处于同一面上，而且包括除电极端子以外的电子部件表面，以树脂成形材料一体化成形固定。用导电性树脂糊印刷，形成露出了电极端子面和这些电子部件之间相互连接的电路图形。通过这种方法，不用焊接的连接，而可用导电性树脂糊，将各种电子部件和基板的电路图形一并形成。因而，与上述方法同样，可在相对的低温安装各种电子部件。
可是，上述的第1例中，因为在基板上电路图形的导电性树脂糊湿润的状态下配置电子部件，使导电性树脂糊硬化，借助于该导电性树脂糊完成电的、机械性连接。但是，一般使用导电性树脂糊的场合，电子部件与电路基板的粘合性不可能很大。为此，通过以紫外线硬化树脂覆盖电子部件，防止端子间的连接部脱落。
并且，第2例中，借助于导电性树脂糊，同时进行多个电子部件的连接和电路图形的形成，不过，这是用树脂成形品埋入电子部件后进行。电子部件埋入树脂成形材料中的时候，电子部件间的位置容易发生偏移。如这样的位置偏移发生的话，印刷时电子部件的电极端子与电路图形的位置偏移就容易发生。特别是，进行配置的电子部件个数增多的场合和使用多端子数电子部件的场合，位置偏移的影响将明显起来。也就是，对这种方法而言，形成细间距电路图形和安装高密度电子部件就很困难。
发明内容
本发明的目的在于提供一种能一并安装也包含耐热性低的电子部件的各种电子部件，以廉价，而且大量生产性上优良的电子电路装置及其制造方法。
为达成这个目的，本发明的电子电路装置，包括以下的构成：
由在树脂基体材料上用含有导电性粒子和树脂的导电性树脂糊形成电路图形后的电路基板；
对电路图形的连接区域部定位配置电极端子的表面安装型电子部件；
由设于连接区域部与电极端子之间的导电性树脂糊构成的连接构件；以及
在连接区域部间，设于电路基板面与电子部件的空间部，具有硬化温度低于导电性树脂糊，粘接电子部件和电路基板的绝缘性粘接材料。
按照该构成，就能够把为电路基板上形成电路图形和表面安装型的电子部件安装到电路基板上的加热硬化温度降为导电性树脂糊的硬化温度以下。结果，不仅也能使用耐热性低的树脂基体材料，而且也能将耐热性低的电子部件同各种片状部件和半导体集成电路器件一并安装，因而可以大幅度提高安装作业效率。
例如，也可以在象聚对苯二甲酸乙二醇酯(PET)薄膜这样的相对耐热性低的基板上，与片状电阻器、片状电容器等耐热性高的电子部件一并安装塑料透镜等耐热性低的电子部件。
并且，在本发明的电子电路装置中，电路基板作为由用导电性树脂糊形成的至少二层构成的电路图形和用电路图形的层间有硬化温度低于导电性树脂糊的绝缘性树脂糊形成的层间绝缘膜构成的多层布线结构也行。
按照该构成，可把多层布线结构的电路图形和层间绝缘膜的形成，进而电子部件的安装等，降低到至少导电性树脂糊硬化温度以下。其结果，即使采用低耐热性树脂基体材料，也能实现更高功能的电子电路装置。
并且，本发明电子电路装置中所用的绝缘性粘接材料采用以上述导电性树脂糊的树脂作为主要成分的材料也行。采用这种材料的话，就很容易把绝缘性粘接材料的硬化温度降到比导电性树脂糊的硬化温度还低。并且，可将绝缘性粘接材料的热膨胀系数等，作成与导电性树脂糊大体相同值。因而，虽然在导电性树脂糊硬化温度以下进行与电子部件的连接和粘接，但还难以发生翘曲或变形，成为可靠性良好的安装。
并且，用于形成本发明电子电路装置中所用电路基板的层间绝缘膜的绝缘性树脂糊作为与绝缘性粘接材料相同材料也可以。由于使用相同材料，在有多层布线结构的电路图形的电路基板上安装电子部件，制作电子电路装置的场合，全部制作工序都可以处于导电性树脂糊硬化温度以下。所以，可在耐热性低的树脂基体材料上一并安装包括低耐热性电子部件的各种电子部件。
并且，本发明电子电路装置中所用绝缘性粘接材料包括双酚型化合物、硬化剂、潜性硬化剂和触变性赋与剂，使用25℃的粘度为10Pa·s到600Pa·s，而且触变(チキソ)比(0.5/5.0rpm，25℃)为3到7的材料也可以。由于使用这样的材料，得到以比导电性树脂糊还低的温度进行硬化的同时，粘接性良好，而且印刷性优良的绝缘性粘接材料。其结果，即使邻近配置用于连接电子部件电极端子的导电性树脂糊和绝缘性粘接材料，混合的情况也少，难以发生各自特性变动。另外，触变比定义为，设定在25℃气氛、0.5rpm和5.0rpm二种条件下，用粘度计测定绝缘性粘接材料的粘度，这两个粘度值之比。
并且，使用在本发明的电子电路装置中所用的导电性树脂糊的硬化温度为80℃到110℃的材料也可以。由于使用这样的材料，就可在上述80℃到110℃下进行从电路基板制作开始直到电子部件安装为止的处理温度。因此，也可以使用例如聚对苯二甲酸乙二醇酯(PET)树脂等耐热性低的树脂材料作为树脂基体材料。作为具有这样硬化温度的导电性树脂糊，可以采用例如分散双酚型环氧树脂、硬化剂、硬化促进剂及填充剂和银(Ag)构成的导电性粒子制成的单组分性无溶剂类的导电性树脂糊。该导电性树脂糊有110℃以下的硬化温度，可在聚对苯二甲酸乙二醇酯(PET)树脂基体材料上形成具有电阻率70μΩcm导电性的电路图形。
并且，本发明的电子电路装置中，作成还具有覆盖电子部件的树脂密封层的结构也可以。由于作成这样的结构，保护电子部件免受高湿度气氛影响，能确保连接电阻和粘接性的长期稳定。结果，能够实现更高可靠性的电子电路装置。
并且，本发明的电子电路装置制造方法包括以下的方法：
在树脂基体材料上，用含有导电性粒子和树脂的导电性树脂糊形成电路图形而形成电路基板；
在该电路图形的连接区域部上或表面安装型电子部件的电极端子上，涂布导电性树脂糊，作为用于连接连接区域部和电极端子的连接材料；
在连接区域部间的树脂基体材料面上，涂布有硬化温度低于导电性树脂糊的硬化温度的绝缘性粘接材料；
定位连接区域部与电子部件的电极端子，在电路基板上配置电子部件；以及
加热升温至少连接部材料和绝缘性粘接材料使之硬化，一并进行电路图形和电极端子的安装、及电路基板和电子部件的粘接。
按照该方法，就能够在温度低于导电性树脂糊硬化温度下制造电子电路装置，因而不但可以使用低耐热性的树脂基体材料，而且也可以与各种片状部件和半导体集成电路器件一并安装低耐热性的电子部件，可简化制造工序。
并且，本发明的电子电路装置制造方法中，进行电路基板的形成由导电性树脂糊而形成至少二层结构的电路图形，和在电路图形的层间由具有硬化温度低于导电性树脂糊硬化温度的绝缘性树脂糊而形成层间绝缘膜，形成由多层布线结构构成的电路图形也可以。按照该方法，就可以使制造具有多层布线结构电路基板的工序中的加热温度降到导电性树脂糊的硬化温度以下。结果，可使用低耐热性的树脂基体材料。其结果，能够制造廉价、高性能的电子电路装置。
如以上那样，按照本发明，就能够把包括电路基板的形成和表面安装型电子部件往电路基板上的安装，用于制造电子电路装置的加热温度降到导电性树脂糊的硬化温度以下。其结果，不仅可以使用低耐热性树脂基体材料，而且也可以与片状部件和半导体集成电路器件一并安装塑料透镜等低耐热性电子部件，也能大幅度地简化制造工序。
附图说明
图1A是本发明第1实施例的电子电路装置制造方法中使用的电路基板剖面图；
图1B是同实施例的电子电路装置制造方法中，还在连接区域部间形成绝缘性粘接材料的状态剖面图；
图1C是同实施例的电子电路装置制造方法中，在电路基板上安装电子部件后的状态剖面图；
图1D是同实施例的电子电路装置制造方法中，表示覆盖电子部件整个表面形成树脂密封层的状态剖面图；
图2A是本发明第2实施例的电子电路装置制造方法中，在树脂基体材料上形成多层布线结构电路图形的电路基板剖面图；
图2B是同实施例的电子电路装置制造方法中，在电路基板上形成连接部材料和绝缘性粘接材料的状态剖面图；
图2C是同实施例的电子电路装置制造方法中，在电路基板上安装电子部件后的状态剖面图；
图2D是同实施例的电子电路装置制造方法中，表示覆盖电子部件整个表面形成树脂密封层的状态剖面图。
具体实施方式
以下，一边参照附图一边说明有关本发明的实施例。另外，对于相同构件附加同样标号，有时省略说明。
第一实施例
从图1A到图1D是说明有关本发明第1实施例的电子电路装置制造方法的主要工序剖面图。本实施例中，虽然说明电路基板10上安装2个电子部件30、40的电子电路装置，但是对安装的电子部件个数来说没有特别限制，安装更多电子部件也可以。
图1A表示在有关本实施例的电子电路装置中使用的电路基板10上电路图形2的连接区域部上形成连接构件3后的状态剖面图。电路基板10，采用树脂基体材料1上由树脂和导电性粒子构成的导电性树脂糊，例如用丝网印刷法形成规定电路图形2来制作。电路图形2印刷后，直接加热硬化也可以，或者加热硬化后述的连接构件3和绝缘性粘接材料6的时候一并使之硬化也可以。另外，本实施例中，假设电路基板10只在单面上形成单层电路图形2的构成，不过本发明不限于此。例如，双面形成电路图形也行，进而多层布线结构也可以。
而后，在安装该电路图形2的电子部件30、40的连接区域部上采用相同导电性树脂糊形成连接构件3。这种形成，例如描绘方式是合适的，即使用丝网印刷和喷墨方式等也可以。
图1B是又在连接区域部间形成绝缘性粘接材料6后的状态剖面图。绝缘性粘接材料6的形成，例如描绘方式是合适的，即使用丝网印刷和喷墨方式等也可以。这时使用的绝缘性粘接材料6使用硬化温度低于导电性树脂糊的材料。例如，使用从导电性树脂糊中除去了导电性粒子的树脂成分作为绝缘性粘接材料也可以。导电性粒子分散到树脂中的情况，这是由于比只有树脂硬化温度升高的缘故。因此，最终使其一并硬化时，与导电性树脂糊相比，绝缘性粘接材料6可在稍低温度下使之硬化。所以，可以用绝缘性粘接材料6预先使电子部件30、40粘接硬化后，使连接构件3硬化。结果，能连续地可靠进行用绝缘性粘接材料6粘接固定电路基板10与电子部件30、40和用连接构件3电连接电子部件30、40。
图1C是表示电路图形2上安装2个电子部件30、40的状态剖面图。本实施例中，2个之一方的电子部件30是片状类型无源部件。该电子部件30包括，在基体材料32表面上，例如形成电阻元件36，包括端面形成的电极端子34与电阻元件36电连接，而且延伸到下面部分的结构。在以下也称作无源部件30。并且，另一方电子部件40是半导体集成电路器件。该半导体集成电路器件包括，在半导体芯片42的电极焊盘部(图未示出)形成了凸起44的结构。在以下也称作半导体40。
无源部件30在设于两侧的电极端子34与电路基板10的电路图形2之间主要通过连接构件3进行电连接。就该连接方法来说，使连接区域部的电极端子34和电路图形2定位，而且把无源部件30推向电路基板10方向，使得电极端子34与电路图形2和无源部件30与电路基板10充分接近。因此，使连接构件3的导电性树脂糊扩展，形成嵌入。并且，绝缘性粘接材料6成为填充无源部件30与电路基板10空间部分的状态。
并且，半导体40同样把形成了凸起44的面与电路基板10对向，定位在电路图形2的连接区域部上。与无源部件30的情况同样定位后，把半导体40压入电路基板10方向，各个凸起44成为以连接构件3覆盖周围的状态，而且半导体40的中央区空间部分成为由绝缘性粘接材料6填充的状态。
在该状态下，全体加热直到至少导电性树脂糊的硬化温度。随着因加热而使温度上升，绝缘性粘接材料6先硬化，将无源部件30和半导体40各自粘接在电路基板10上。然后，接着连接构件3开始硬化，进行电极端子34与电路图形2的连接、和凸起44与电路图形2的连接，得到有规定电路功能的电子电路装置。
另外，就导电性树脂糊来说，可使用例如，以环氧树脂系树脂材料为主要成分，分散溶剂和银(Ag)粒子制成印刷用糊状。再者，除银(Ag)粒子外，金(Au)、白金(Pt)、铜(Cu)、镍(Ni)、锡(Sn)、钨(W)或钼(Mo)等只要能加工成微粒子形状的金属材料，大体上都可以使用。
具体点说，可以采用例如分散双酚型环氧树脂、硬化剂、硬化促进剂及填充剂，和由银(Ag)构成的导电性粒子制成的单组分性无溶剂类的导电性树脂糊。该导电性树脂糊有110℃以下的硬化温度和70μΩcm的电阻率，可在聚对苯二甲酸乙二醇酯(PET)树脂基体材料上形成低电阻电路图形。
可将导电性树脂糊的硬化温度设定在比使用的树脂材料还要相对宽的范围内。但是，如果使用硬化温度不足80℃这样的树脂材料的话，因为导电性树脂糊的贮存寿命缩短，处理就变得困难起来。另一方面，如果选择象硬化温度超过110℃这样的树脂材料，就不可能把聚对苯二甲酸乙二醇酯(PET)薄膜用做基板，而且也不可能把聚烯烃系透镜等耐热性弱的光学部件跟其它片状部件一并安装。所以，设定树脂材料，使导电性树脂糊的硬化温度成为80℃到110℃范围是理想的。
并且，将绝缘性粘接材料6的硬化温度，与导电性树脂糊的硬化温度相比要设定得稍稍降低一些。用绝缘性粘接材料6先进行无源部件30、半导体40与电路基板10的粘接，然后，通过使连接构件3硬化将端子间连接起来，得到低连接电阻和坚固的粘接强度。
要求绝缘性粘接材料6的硬化温度设定在以下这种范围。即，与导电性树脂糊的硬化温度比较，绝缘性粘接材料6的硬化温度只是不足10℃温度差的场合，与绝缘性粘接材料6硬化开始同时导电性树脂糊也开始发生硬化。这样如同时发生硬化，绝缘性粘接材料6的粘接强度就不够充分。结果，连接构件3的连接电阻不能减小。另一方面，如果绝缘性粘接材料6的硬化温度为不足50℃的话，作为糊的贮存寿命缩短，处理就困难。所以，绝缘性粘接材料6的硬化温度，设定在50℃以上，而且比导电性树脂糊的硬化温度至少要低10℃的温度范围是理想的。
作为绝缘性粘接材料6，采用导电性树脂糊中使用的环氧树脂系树脂材料的话，就很容易得到这样的硬化温度差。即，导电性树脂糊的场合，环氧树脂系树脂中分散导电性粒子，因而与环氧树脂系树脂材料单独比较，硬化温度稍稍提高。利用该硬化温度的上升，就容易得到上述的温度范围。
并且，绝缘性粘接材料6不只是环氧树脂系树脂材料，有时也包括双酚A和双酚F等双酚型化合物、多胺等的硬化剂、胺加合物等的潜性硬化剂、AEROSIL(商品名)等触变性赋与剂等。包括这些材料的绝缘性粘接材料6的粘度不足10Pa·s的场合，描绘之类印刷时的印刷稳定性恶化。进而，在接触导电性树脂糊的区域部分，也就有连接构件3和绝缘性粘接材料6混合。结果，发生这些接触区域部分的连接电阻增大和粘接强度降低等情况。
另一方面，粘度大于600Pa·s的话，易发生喷嘴堵塞或印刷时的糊剂量离散。所以，要求绝缘性粘接材料6的粘度设为10Pa·s到600Pa·s的范围。
进而，触变比(0.5/5.0rpm，25℃)若不足3，则绝缘性粘接材料6印刷后的图形形状容易崩溃，图形形状保持稳定性退化。另一方面，触变比若大于7，则印刷形成后的图形上发生角状突起等，因此电子部件安装时发生粘接性降低的现象。因而，就触变比(0.5/5.0rpm，25℃)而言，设定为3到7的范围是理想的。
图1D是表示形成树脂密封层50使之覆盖这样形成的无源部件30和半导体40整个表面的状态剖面图。树脂密封层50，可以用聚对苯二亚甲基等常温自由基聚合性树脂，在100℃以下温度用化学气相淀积法(CVD法)等干式工艺的成膜法形成约2μm左右厚度，就能形成薄而致密、且均匀的膜。另外，这样形成的树脂密封层50具有吸水性低、水蒸气透过性小，而且弹性率小的特性。另外，树脂密封层50不限定于用CVD法形成，例如，用喷墨方式等的印刷技术形成也行。
如以上说过的那样，本实施例中，可以把使用象聚对苯二甲酸乙二醇酯(PET)薄膜一样耐热性弱的基板，而且塑料透镜等耐热性弱的电子部件，和片状电阻器和片状电容器或半导体器件等一并安装。并且，由于将变成电路图形的导电性糊和用于安装的导电性糊和绝缘性糊的硬化温度设为110℃以下，热畸变和热应力也小，成品率良好，可提供低成本的电子电路。
另外，本实施例中，虽然说明了由无源部件30和半导体40构成的电子电路装置，但是安装更多个无源部件和半导体，或者塑料透镜等低耐热性电子部件也可以。
接着，说明有关由本实施例的制造方法制成的电子电路装置的特性评价结果。作为树脂基体材料1，采用聚对苯二甲酸乙二醇酯(PET)薄膜。在该树脂基体材料1上，使用以双酚型环氧树脂为主剂，用使银(Ag)的导电性粒子分散后的导电性树脂糊形成电路图形2。然后，用相同导电性树脂糊，在电路图形2的连接区域部涂布连接构件3，进而在连接区域部间涂布绝缘性粘接材料6。另外，作为绝缘性粘接材料6，使用导电性树脂糊中的树脂材料作为印刷用糊。在该状态型定位配置无源部件30，向电路基板10方向推压后使其升温到100℃加热硬化。随着该加热硬化，绝缘性粘接材料6先开始硬化，接着连接构件3开始硬化。从而，无源部件30先进行了粘接以后，进行端子部分的连接。
这样制成的电子电路装置表面，用低温CVD法形成了聚对苯二亚甲基作为树脂密封层50。
表1是以切断强度评价无源部件30与电路基板10之间粘接性的结果。实施例1是按照上述工序制成的电子电路装置。比较例1是同样按照上述工序制成的，不过是作为无源部件30与电路基板10之间不设绝缘性粘接材料的结构。比较例2是现有印刷电路板上回流焊安装无源部件30的结构，没有形成树脂密封层。另外，切断强度是，把在常温状态对无源部件平行方向加力，无源部件30剥离基板时的荷重规定为切断强度。
表1
  实施例1   比较例1   比较例2
切断强度(g/片)   475   50   400
由表1可知，与作为现有方式的比较例2的400g/片相比实施例1获得更大的切断强度(475g/片)，可见粘接性良好。另一方面，比较例1的切断强度为50g/片。从这些结果，可以确定利用绝缘性粘接材料的话，即使采用聚对苯二甲酸乙二醇酯(PET)薄膜作为树脂基体材料，也能实现粘接强度优良的电子电路装置。
接着，对于实施例1结构的电子电路装置，评价树脂密封层50给可靠性带来的效果。表2中表示该结果。在表2中，表示作为有树脂密封层和无树脂密封层。可靠性评价是在60℃、90％湿度气氛环境下，一边施加DC5V，一边测定经过500小时前后的无源部件30与基板之间连接电阻和切断强度的变动。另外，有关评价结果，用初始值与500小时后的测定值之比表示出来。
表2
    有树脂密封层 无树脂密封层
连接电阻变动比     1.11 电阻增加直至绝缘状态
切断强度变动比     1.36 0.06
由表2可知，如果有树脂密封层，连接电阻变动比经过500小时后就变为1.11，即，与初始值相比只增加11％，表示良好的可靠性。并且，经过500小时后的切断强度变动比成了1.36。即，与初始值相比经500小时后的切断强度增大了。可以推测，这是因为随着试验环境气氛的温度，绝缘性粘接材料的硬化进一步进展的缘故。
另一方面，如果无树脂密封层，经过500小时后的连接电阻变成1015Ω以上，电阻增加直至绝缘状态。并且，同样经过500小时后的切断强度成了0.06。即，与初始值相比，粘接强度大幅度降低了。所以，可以确认，由于设置树脂密封层50，能够大幅度改善可靠性。
但是，本发明不限定于用低温CVD法形成树脂密封层50。例如，安装无源部件和半导体后，用树脂薄膜保护其表面也行。并且，涂敷绝缘性保护膜树脂，也能同样确保实用程度的可靠性。
第二实施例
从图2A到图2D是用于说明有关本发明第2实施例的电子电路装置及其制造方法的主要工序剖面图。
图2A表示在树脂基体材料60上形成多层布线结构的电路图形的电路基板100的剖面图。如图2A所示，树脂基体粘接材料60上采用与第1实施例同样的导电性树脂糊，例如用丝网印刷法形成第1电路图形62。该第1电路图形62在树脂基体粘接材料60上印刷好以后，加热到100℃使之硬化。
接着，使用具有硬化温度低于上述导电性树脂糊的绝缘性树脂糊，形成层间绝缘膜64。至于该层间绝缘膜64，印刷后也至少加热到100℃以下的温度使之硬化。该层间绝缘膜64形成时，在需要之处形成通孔66。
而后，使用相同导电性树脂糊，形成第2电路图形68。这个时候，给通孔66也埋入导电性树脂糊。而后，加热到100℃使之硬化。结果，与第2电路图形68硬化同时，通孔66中的导电性树脂糊也被硬化，产生第1电路图形62与第2电路图形68之间的导通。通过以上工序，制作由具有多层布线结构构成的电路图形的电路基板100。由于通过这样的工序制作，工序中可加到树脂基体粘接材料60的最高温度设为导电性树脂糊的硬化温度以下，因而作为导电性树脂糊，如使用第1实施例中说明的材料的话，可用聚对苯二甲酸乙二醇酯(PET)薄膜等耐热性低的基体材料制作高性能的电路基板100。
另外，本实施例中，第1电路图形62、层间绝缘膜64和第2电路图形68，虽然各自分别加热硬化，但是本发明不限定于该方法。例如，在印刷后干燥的状态下，其上可再进行印刷，最后一并将其加热硬化也可以。
图2B是电路基板100上形成连接构件3和绝缘性粘接材料6的状态剖面图。如图2B所示，在该第2电路图形68的安装电子部件的连接区域部上，使用相同导电性树脂糊形成连接构件3。该形成方法，例如描绘方式是合适的，不过用丝网印刷和喷墨方式等也可以。另外，本实施例中，在安装半导体40的连接区域部没有形成连接构件3，而要在半导体40的凸起44侧涂布由导电性树脂糊形成的连接构件3以后，在电路基板100上的规定位置使半导体40定位。因此，在图2B的安装半导体40的连接区域部，未形成连接构件3。
接着，在连接区域部间使用绝缘性树脂糊，如图2B所示，形成绝缘性粘接材料6。该形成方法，例如描绘方式是合适的，不过用丝网印刷和喷墨方式等也可以。这种场合使用的绝缘性树脂糊，采用具有硬化温度至少低于导电性树脂糊的材料。例如，采用作为构成导电性树脂糊成分的树脂也可以。在树脂中分散着导电性粒子的场合，这与仅仅是树脂比较，成为提高硬化温度。因此，最后一并使之硬化时，比起导电性树脂糊来会以稍低的温度硬化。所以，可用绝缘性粘接材料6先粘接硬化电子部件30、40后，使连接构件3硬化。因此，能够连续地可靠进行用绝缘性粘接材料6粘接固定电路基板100与电子部件30、40和用连接构件3电连接电子部件30、40与电路图形。
图2C是电路基板100上安装2个电子部件30、40后的状态剖面图。以下，利用图2C说明有关安装这些电子部件30、40的工序。本实施例与第1实施例同样，说明有关安装无源部件30与半导体40的情况。
电子部件30借助于连接构件3主要电连接设于两侧的电极端子34与电路基板100的第2电路图形68之间，用绝缘性粘接材料6则将其机械性连接。就该连接方法来说，使连接区域部的电极端子34和第2电路图形68定位，推压无源部件30，使得电极端子34与第2电路图形68和无源部件30与电路基板100充分接近。因而，连接构件3的导电性树脂糊扩展，形成嵌入。使绝缘性粘接材料6填充到无源部件30与电路基板100之间的空间里。
并且，半导体40同样把形成了凸起44的面对向电路基板100，定位在第2电路图形68的连接区域部上。与无源部件30的情况同样定位以后，压入电路基板100方向时，各个凸起44成为介以连接构件3一个个与第2电路图形68接触的状态，而且半导体40的中央区域部分的空间部分成为由绝缘性粘接材料6填充的状态。
该状态下，全体加热升温直到至少导电性树脂糊的硬化温度的话，绝缘性粘接材料6先硬化，将无源部件30和半导体40各自粘接到电路基板100上。然后，接着连接构件3开始硬化，进行电极端子34与第2电路图形68的连接、和凸起44与第2电路图形68的连接，得到有规定电路功能的电子电路装置。
图2D是表示形成树脂密封层50使之覆盖这样形成的电子电路装置的无源部件30和半导体40整个表面状态的剖面图。树脂密封层50，与第1实施例同样，使用聚对苯二亚甲基等常温自由基聚合性树脂，在100℃以下的温度，用CVD法等干式工艺的成膜法而形成约2μm左右厚度，就能形成薄而致密、且均匀的膜。
通过以上工序，获得在树脂基体粘接材料60上形成由第1电路图形和第2电路图形构成的多层布线结构电路图形的电路基板100，和在该电路基板100上安装了电子部件30、40的电子电路装置。该电子电路装置，可使用低耐热性树脂例如聚对苯二甲酸乙二醇酯(PET)薄膜，在导电性树脂糊的硬化温度以下，成为能够连各种电子部件安装，甚至也包括耐热性低的塑料透镜等一并安装。并且，聚对苯二甲酸乙二醇酯(PET)薄膜，与一般多半使用的聚酰亚胺薄膜比起来非常便宜，因而能够实现低成本的电子电路装置。
另外，作为热可塑性树脂薄膜，不仅聚对苯二甲酸乙二醇酯(PET)，而且聚碳酸酯(PC)树脂、丙烯腈丁二烯苯乙烯(ABS)树脂等也同样可以使用。
进而，在第1和第2实施例中，半导体设为形成了凸起的裸芯片结构，不过本发明不限定于此。即使QFP(Quad Flat Package：方形扁平封装)型、CSP(Chip Size Package：全芯片封装)型或BGA(Ball GridArray：球栅阵列)型等封装结构，只要是表面安装型，也同样能安装。并且，关于无源部件，不仅片状电阻器、片状电容器、片状电感等一般性无源部件，而且关于塑料透镜等只要是表面安装型，也同样能安装。

Claims (9)

1.一种电子电路装置，其特征是包括以下的构成：
由在树脂基体材料上含有导电性粒子和树脂的导电性树脂糊形成了电路图形的电路基板；
对所述电路图形的连接区域部配置了定位配置的电极端子的表面安装型电子部件；
由设于所述连接区域部与所述电极端子之间的所述导电性树脂糊构成的连接构件；以及
在所述连接区域部间，设于所述电路基板面与所述电子部件的空间部，具有硬化温度低于所述导电性树脂糊，粘接所述电子部件和所述电路基板的绝缘性粘接材料。
2.按照权利要求1所述的电子电路装置，其特征是所述电路基板是具有用所述导电性树脂糊形成的至少二层结构的所述电路图形，和由在所述电路图形的层间具有硬化温度低于所述导电性树脂糊的绝缘性树脂糊形成的层间绝缘膜的多层布线结构。
3.按照权利要求1所述的电子电路装置，其特征是所述绝缘性粘接材料由以上述导电性树脂糊的树脂为主要成分的材料组成。
4.按照权利要求2所述的电子电路装置，其特征是所述绝缘性树脂糊使用与所述绝缘性粘接材料相同的材料。
5.按照权利要求1所述的电子电路装置，其特征是所述绝缘性粘接材料包括双酚型化合物、硬化剂、潜性硬化剂和触变性赋予剂，25℃的粘度为10Pa·s～600Pa·s，而且触变比(0.5/5.0rpm，25℃)为3～7。
6.按照权利要求1所述的电子电路装置，其特征是所述导电性树脂糊的硬化温度是80℃～110℃。
7.按照权利要求1所述的电子电路装置，其特征是还具有覆盖所述电子部件的树脂密封层。
8.一种电子电路装置的制造方法，其特征是包括以下的工序：
由在树脂基体材料上用含有导电性粒子和树脂的导电性树脂糊形成电路图形而形成电路基板；
在所述电路图形的连接区域部上或表面安装型电子部件的电极端子上，涂布所述导电性树脂糊，作为用于连接所述连接区域部和所述电极端子的连接构件；
在所述连接区域部的所述树脂基体材料面上，涂布具有硬化温度低于所述导电性树脂糊硬化温度的绝缘性粘接材料；
定位所述连接区域部与所述电子部件的所述电极端子，在所述电路基板上配置所述电子部件；以及
加热硬化至少所述连接部材料和所述绝缘性粘接材料，一并进行所述电路图形和所述电极端子的安装，和所述电路基板和所述电子部件的粘接。
9.按照权利要求8所述的电子电路装置的制造方法，其特征是形成所述电路基板的工序是，进行由所述导电性树脂糊形成的至少二层结构的所述电路图形的形成，和在所述电路图形的层间由具有硬化温度低于所述导电性树脂糊硬化温度的绝缘性树脂糊形成的层间绝缘膜的形成，形成由多层布线结构构成的所述电路图形。
CNB2004100429507A 2003-06-06 2004-06-04 电子电路装置及其制造方法 Expired - Fee Related CN100397963C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003161802A JP4135565B2 (ja) 2003-06-06 2003-06-06 電子回路装置およびその製造方法
JP161802/2003 2003-06-06

Publications (2)

Publication Number Publication Date
CN1575096A true CN1575096A (zh) 2005-02-02
CN100397963C CN100397963C (zh) 2008-06-25

Family

ID=34054124

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100429507A Expired - Fee Related CN100397963C (zh) 2003-06-06 2004-06-04 电子电路装置及其制造方法

Country Status (3)

Country Link
US (1) US7180007B2 (zh)
JP (1) JP4135565B2 (zh)
CN (1) CN100397963C (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101355858B (zh) * 2007-07-25 2011-04-06 Tdk株式会社 电子部件内置基板及其制造方法
CN103098192A (zh) * 2011-03-09 2013-05-08 积水化学工业株式会社 电子零件用粘接剂及半导体芯片安装体的制造方法
CN103828493A (zh) * 2011-09-12 2014-05-28 名幸电子有限公司 元器件内置基板的制造方法及使用该制造方法的元器件内置基板
CN105453708A (zh) * 2013-08-06 2016-03-30 本田技研工业株式会社 电子电路连接结构
CN112385322A (zh) * 2018-07-13 2021-02-19 株式会社富士 电路形成方法及电路形成装置

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070134846A1 (en) * 2003-10-07 2007-06-14 Nagase & Co. Ltd. Electronic member fabricating method and ic chip with adhesive material
JP4031784B2 (ja) * 2004-07-28 2008-01-09 シャープ株式会社 発光モジュールおよびその製造方法
US8009436B2 (en) * 2005-04-28 2011-08-30 Stats Chippac Ltd. Integrated circuit package system with channel
US7605056B2 (en) * 2005-05-31 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including separation by physical force
EP1920459A4 (en) * 2005-08-12 2012-07-25 Semiconductor Energy Lab PROCESS FOR PRODUCING A SEMICONDUCTOR COMPONENT
JP4765511B2 (ja) * 2005-09-22 2011-09-07 セイコーエプソン株式会社 デバイス実装構造、デバイス実装方法、電子装置、液滴吐出ヘッド及び液滴吐出装置
KR100726240B1 (ko) * 2005-10-04 2007-06-11 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
US7957151B2 (en) * 2005-12-01 2011-06-07 Sharp Kabushiki Kaisha Circuit component, electrode connection structure and display device including the same
JP2007227609A (ja) * 2006-02-23 2007-09-06 Seiko Epson Corp 半導体装置および半導体装置の製造方法
DE102006022748B4 (de) * 2006-05-12 2019-01-17 Infineon Technologies Ag Halbleiterbauteil mit oberflächenmontierbaren Bauelementen und Verfahren zu seiner Herstellung
KR100809711B1 (ko) * 2006-11-06 2008-03-06 삼성전자주식회사 칩저항기가 리버스 형태로 실장되어 있는 반도체 메모리모듈
KR100873264B1 (ko) * 2007-05-30 2008-12-11 경희대학교 산학협력단 전기도금을 통한 플렉시블 디스플레이 기판용 금속배선 형성 방법과 그에 따라 제조된 플렉시블 디스플레이 기판
US20090001599A1 (en) * 2007-06-28 2009-01-01 Spansion Llc Die attachment, die stacking, and wire embedding using film
JP2010069231A (ja) * 2008-09-22 2010-04-02 Fujifilm Corp 撮像装置及び内視鏡
JP5457814B2 (ja) * 2009-12-17 2014-04-02 コーア株式会社 電子部品の実装構造
TWI498058B (zh) * 2010-04-01 2015-08-21 Hon Hai Prec Ind Co Ltd 電路板及其製作方法
JP2012094843A (ja) * 2010-09-30 2012-05-17 Incorporated Educational Institution Meisei 回路基板、電源構造体、回路基板の製造方法、および電源構造体の製造方法
CN103959124A (zh) * 2012-10-26 2014-07-30 住友电气工业株式会社 波分复用发射器光学模块
FR3011713B1 (fr) * 2013-10-09 2017-06-23 Valeo Systemes De Controle Moteur Module electrique, systeme electrique comportant un tel module electrique, procedes de fabrication correspondants
KR102132940B1 (ko) 2013-11-29 2020-07-10 엘지전자 주식회사 태양 전지 및 그 제조 방법
DE102014113697A1 (de) * 2014-09-23 2016-04-07 Infineon Technologies Austria Ag Verfahren mit Inkjet-Prozessen und deren Anwendung
WO2023119469A1 (ja) * 2021-12-22 2023-06-29 株式会社Fuji 電気回路形成方法、および電気回路形成装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS622593A (ja) 1985-06-28 1987-01-08 株式会社東芝 平滑型回路モジユ−ルの形成方法
JPH0744320B2 (ja) 1989-10-20 1995-05-15 松下電器産業株式会社 樹脂回路基板及びその製造方法
JPH0730236A (ja) 1993-07-08 1995-01-31 Hitachi Ltd 部品の搭載方法
JPH0917601A (ja) * 1995-06-30 1997-01-17 Matsushita Electric Ind Co Ltd 電子部品およびその実装方法
US5972735A (en) * 1998-07-14 1999-10-26 National Starch And Chemical Investment Holding Corporation Method of preparing an electronic package by co-curing adhesive and encapsulant
JP2000204263A (ja) * 1999-01-08 2000-07-25 Matsushita Electric Ind Co Ltd 熱硬化性樹脂組成物とそれを用いた電子部品の実装方法
JP3639514B2 (ja) * 2000-09-04 2005-04-20 三洋電機株式会社 回路装置の製造方法
TW511422B (en) * 2000-10-02 2002-11-21 Sanyo Electric Co Method for manufacturing circuit device
JP2002124748A (ja) * 2000-10-12 2002-04-26 Ngk Insulators Ltd 回路素子実装基板及び回路素子実装方法
US6663946B2 (en) * 2001-02-28 2003-12-16 Kyocera Corporation Multi-layer wiring substrate
TW536926B (en) * 2001-03-23 2003-06-11 Fujikura Ltd Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof
US6855892B2 (en) * 2001-09-27 2005-02-15 Matsushita Electric Industrial Co., Ltd. Insulation sheet, multi-layer wiring substrate and production processes thereof

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101355858B (zh) * 2007-07-25 2011-04-06 Tdk株式会社 电子部件内置基板及其制造方法
CN103098192A (zh) * 2011-03-09 2013-05-08 积水化学工业株式会社 电子零件用粘接剂及半导体芯片安装体的制造方法
TWI464229B (zh) * 2011-03-09 2014-12-11 Sekisui Chemical Co Ltd And an electronic component bonding agent and a method for manufacturing the semiconductor wafer structure
US9011629B2 (en) 2011-03-09 2015-04-21 Sekisui Chemical Co., Ltd. Adhesive for electronic components, and manufacturing method for semiconductor chip mount
CN103098192B (zh) * 2011-03-09 2015-11-25 积水化学工业株式会社 电子零件用粘接剂及半导体芯片安装体的制造方法
CN103828493A (zh) * 2011-09-12 2014-05-28 名幸电子有限公司 元器件内置基板的制造方法及使用该制造方法的元器件内置基板
CN105453708A (zh) * 2013-08-06 2016-03-30 本田技研工业株式会社 电子电路连接结构
CN105453708B (zh) * 2013-08-06 2018-02-02 本田技研工业株式会社 电子电路连接结构
CN112385322A (zh) * 2018-07-13 2021-02-19 株式会社富士 电路形成方法及电路形成装置

Also Published As

Publication number Publication date
JP4135565B2 (ja) 2008-08-20
US7180007B2 (en) 2007-02-20
JP2004363434A (ja) 2004-12-24
US20050017373A1 (en) 2005-01-27
CN100397963C (zh) 2008-06-25

Similar Documents

Publication Publication Date Title
CN1575096A (zh) 电子电路装置及其制造方法
CN1143373C (zh) 半导体装置及其制造方法、电路基板和电子装置
CN1255868C (zh) 连接材料
CN1183485C (zh) 芯片卡或类似电子装置的制造方法
CN1185698C (zh) 半导体装置及其制造方法、电路板以及电子设备
CN1236489C (zh) 半导体装置及其制造方法、电路基板和电子装置
CN1146985C (zh) 半导体装置和用于半导体装置的布线带
CN1266766C (zh) 半导体器件及其制造方法
CN1182579C (zh) 基板、显示装置、基板与ic芯片的安装及安装键合方法
CN1135610C (zh) 各向异性导电膜和半导体芯片的安装方法以及半导体装置
CN1235699A (zh) 电子元件装置
CN1199927A (zh) 封装集成电路元件及其制造方法
CN1164765A (zh) 半导体封装件
CN1340851A (zh) 电子器件及其制造方法
CN1199253C (zh) 树脂密封型半导体器件及液晶显示组件
CN1670910A (zh) 电路装置及其制造方法
CN1926675A (zh) 各向异性导电连接方法及各向异性导电粘合膜
CN1601713A (zh) 半导体装置的制造方法
CN1264208C (zh) 芯片在薄膜上的半导体器件的制造方法
JP4494785B2 (ja) 異方導電性接着性フィルム、その製造方法、および半導体装置
JPH09505444A (ja) 接着シートを用いたマルチチップ電子パッケージモジュール
CN1855405A (zh) 一种倒装芯片方法
CN1489202A (zh) 电子器件模块
CN1725474A (zh) 电路装置及其制造方法
CN1717965A (zh) 电子元件的安装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080625

Termination date: 20120604