CN1235699A - 电子元件装置 - Google Patents

电子元件装置 Download PDF

Info

Publication number
CN1235699A
CN1235699A CN97199379A CN97199379A CN1235699A CN 1235699 A CN1235699 A CN 1235699A CN 97199379 A CN97199379 A CN 97199379A CN 97199379 A CN97199379 A CN 97199379A CN 1235699 A CN1235699 A CN 1235699A
Authority
CN
China
Prior art keywords
mentioned
electronic component
insulating barrier
assembling substrate
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97199379A
Other languages
English (en)
Other versions
CN1110079C (zh
Inventor
竹村贤三
渡边伊津夫
永井朗
渡边治
小岛和良
中祖昭士
山本和德
靍义之
稻田祯一
岛田靖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Publication of CN1235699A publication Critical patent/CN1235699A/zh
Application granted granted Critical
Publication of CN1110079C publication Critical patent/CN1110079C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13034—Silicon Controlled Rectifier [SCR]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0133—Elastomeric or compliant polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

在把半导体芯片10装配到装配基板20上的装置中,对玻璃环氧树脂两面贴铜层压板21的表面,施行电路加工32和内层粘接处理,接着,把带铜箔的环氧树脂粘接膜冲压叠层粘接到上述内层电路表面上,在它上面开贯通孔,施行无电解镀铜,用去掉(subtract)法进行的外层电路加工31和33,及涂敷焊锡,得到装配基板20。用粘接剂膜40把半导体芯片的突出电极11和装配基板连接起来。

Description

电子元件装置
技术领域
本发明涉及半导体装置等的电子元件，特别是涉及使半导体芯片的连接用电极和半导体装配用基板上的对应的连接用电极进行搭接，并用各向异性导电性粘接剂进行粘接固定的同时，使两者的电极彼此电连的半导体装置等的电子元件装置。
背景技术
一般说，作为用面朝下键合方式把半导体芯片直接装配到装配基板上的方法，可以使用先在半导体芯片的电极部分形成焊料凸点，然后焊接的倒装芯片方式，和先把导电性粘接剂涂到设于半导体芯片上的突出电极上，然后粘接到装配基板电极上的连接方法。
此外，作为用机械式的电极连接使半导体芯片等的电子元件和装配基板进行电连的方法，有使导电粒子分散开来的各向异性导电粘接剂。就是说，把粘接膜设于电子元件和电极或电路之间，采用加压或加热加压方法，使两者的电极彼此电连的同时，赋予相邻电极间的绝缘性使电子元件和电路粘接固定。利用这种机械式的电极连接的装配方法，现在除在玻璃基板中使用之外，也正在探讨在通用性高的玻璃纤维增强树脂制的布线板上使用。
此外，作为用机械式的电连使半导体芯片等的电子元件和装配基板电连的方法，人们还提出了先在半导体芯片的电极上形成金凸点，然后在使之与装配基板一侧的金电极接触的同时，用热硬化性或光硬化性粘接剂进行保持固定化的方法。
作为装配基板使用的玻璃纤维增强树脂制的布线基板，布线密度超群、而且可以廉价地多层化，作为布线板材料用得最为普遍。但是，若用现有的FR-4等级的玻璃纤维增强树脂制布线板，则由于其X和Y方向的线膨胀率比芯片大，而且玻璃纤维增强树脂制布线板的弹性模量高，故存在着在半导体芯片/粘接剂/装配基板这种构造中产生的热循环时的热应力大，使上述装配构造的连接可靠性降低的问题。
此外，由于玻璃纤维作为增强材料加入进来，故在表面上形成的电极的表面，沿着玻璃纤维的布纹，周期性地重复着起伏，所以存在着在电极的高度上产生不均一，从而使连接可靠性降低的问题。
发明的公开
本发明是在借助于使导电粒子分散后的各向异性导电性粘接剂等的粘接剂，用机械式的电极连接把半导体芯片等的电子元件和装配基板连接起来，得到电气连接之际，有鉴于上述存在的问题而发明的，目的是提供一种可以把半导体芯片连接到用多层布线板制作的装配基板上，而且长期连接可靠性优良的半导体装置等的电子元件装置。
本发明，在具有装配基板和装载到该装配基板上的至少一个电子元件，上述电子元件在与上述装配基板接连的一侧具有连接电极，上述装配基板在其表面上具有与应当装载的电子元件的连接电极对应的连接用电极端子，上述电子元件，与其自身的连接电极对应地装载到上述装配基板表面的应该装载位置的上述连接用电极端子上边，并通过粘接剂把上述电子元件的已经形成了上述连接电极的面和上述装配基板表面粘接固定，使上述连接用电极端子和上述电子元件的连接电极电连起来构成的电子元件装置中，
其特征是：
上述装配基板具有：
多层绝缘层；
通过上述各绝缘层配置的多层布线层；
为使预先确定的上述布线层间电连，贯通上述绝缘层中至少一部分层设置的导体，
上述多层绝缘层具有
含有用玻璃基材增强后的树脂的至少一层以上的第1绝缘层；
作为最外层，至少构成粘接固定上述电子元件一侧的1层第2绝缘层；
如设用DVE法测定的上述第1绝缘层的存储弹性模量为E1，用DVE法测定的上述第2绝缘层的存储弹性模量为E2，则
E2=0.01E1～0.5E1
上述存储弹性模量，例如，可以用レォロジ株式会社生产的レォスペクトラDVE-4(拉伸模式，频率10Hz，以5℃/分升温，在-40℃～250℃间测定)进行测定。存储弹性模量E1、E2可以用玻化温度Tg以下的相同的温度值进行比较。
若采用本发明，可以得到半导体芯片等的电子元件和装配基板之间的连接可靠性优良的半导体装置等的电子元件装置。
附图的简单说明
图1的剖面图示出了本发明的电子元件装置的构成的一个例子。
图2的剖面图示出了电子元件和装配基板之间的连接状态的一个例子。
优选实施方案
用图1和图2对把半导体芯片连接到装配基板上的例子进行说明。图1的例子用不含导电粒子的粘接剂连接半导体芯片和装配基板。图2示出了在图1的情况下，用含有导电粒子的粘接剂连接半导体芯片和装配基板情况下的连接部分。
图1的电子元件装置由装配基板20和已经装配到其上边的半导体芯片10构成。另外，图1示出了电子元件装置的一部分，实际上，在装配基板20上边还将装配其它的半导体芯片等别的元件。
半导体芯片10在其一个面上已形成了将成为突出电极(凸点)的连接电极11。通过该连接电极11与装配基板电连。
装配基板20具有：多层绝缘层21、22；和通过上述各绝缘层配置的多层布线层32、33；上述半导体芯片10用来与连接电极11连接的连接用电极端子31；为了对上述布线层32、33中的特定布线层间进行电连贯通上述绝缘层21、22设置的导体34。为了贯通上述导体34，在绝缘层21、22上，在需要的部位，设有用做贯通孔的孔25。就是说，该装配基板构成树脂复合系多层布线板。其中，布线层32被设置为内层电路，布线层33和连接用电极31则被设置为外层电路。连接用电极31的功能是用做在其上边装载芯片的导体电路。
作为设置于半导体芯片10上的连接电极11的突出电极(凸点)和设置于装配基板20的表面上的连接用电极端子31进行位置对准。在半导体芯片10和装配基板20之间，配置用于进行粘接的膜状粘接剂40。采用在该状态下从半导体芯片10一侧加压加热的办法，使粘接剂40进行流动和硬化，使设于半导体芯片10上的连接电极11和设于装配基板20表面上的连接用电极端子31直接接连，得到电学连接。
在使用使导电粒子分散后的各向异性导电粘接剂等的粘接剂40的情况下，如图2所示，连接电极11和连接用电极端子31，在它们中间存在着导电粒子41的状态下进行连接，同时进行粘接固定。在使用各向异性导电粘接剂40的情况下，在变成为使之加压粘接应该连接的相向的电极面的状态下，在相向电极间通过存在于它们之间的导电性粒子进行导通。此外，在相邻的电极间，粘接剂尽管内含导电粒子，但由于导电粒子的密度低，故并不呈现导电性。
上述装配基板20具有由用玻璃基材增强后的树脂构成的至少一层以上的第1绝缘层21，和作为最外层至少构成粘接固定上述电子元件一侧的1层第2绝缘层22。另外，在图1的例子中，在与粘接固定上述电子元件的一侧不同的另一侧，也设有第2绝缘层22。在图1的例子中，虽然仅仅示出了1层绝缘层21，但是，本发明不限于此。可以设置多层绝缘层21。此外，对于第2绝缘层22，除上述之外也还可以多设置。
上述装配基板20，如设用DVE法测定的上述第1绝缘层的存储弹性模量为E1，用DVE法测定的上述第2绝缘层的存储弹性模量为E2，则变成为如下式所示，
E2=0.01E1～0.5E1
是已构成了绝缘层的多层布线板。
其中，上述E2，理想的是：
E2=0.05E1～0.2E1
构成多层布线板的第2绝缘层(没用玻璃纤维等的玻璃基材的绝缘层硬化后(在热可塑性树脂的情况下，是叠层后))用DVE法测定的弹性模量为
25℃    102～104MPa
100℃   101～103MPa
这对于连接可靠性更为合适。
在由使用玻璃纤维的绝缘层构成的基材或具有1层以上的导体电路的布线基板上边，可以用交互地形成了绝缘层和导体电路层的组合(build up)多层板构成上述装配基板20。上述装配基板20是这样的组合多层板，对于实现本发明的构成，是一种合适的构成。
在上述多层布线板中，至少一个第1绝缘层是平面方向的线膨胀率在13ppm/℃以下的绝缘层，这对于降低该多层布线板全体的热膨胀率是合适的，且可以提高连接可靠性。
本发明中的装配基板20，在将成为绝缘层的最外层的绝缘层22中，也可以使用不含玻璃纤维的树脂膜。
该树脂膜，可以使用环氧树脂、聚酰亚胺树脂、聚酰胺亚胺树脂、变质聚对二甲苯树脂、苯氧基树脂、酰胺环氧树脂、酚醛树脂或它们的混合物，异分子聚合物等，还可以使它们与丙烯酸橡胶、丙烯腈橡胶、苯氧基树脂、PVB等的赋予可挠性的高分子化合物混合使用。此外，也可以使用聚砜、聚醚砜、聚醚酮醚、全芳香族液晶聚酯、氟系树脂等的耐热性热可塑性工程塑料的膜。
可以使用在上述树脂膜中含有有机或无机填料的膜。
此外，本树脂膜的厚度理想的是20～100微米。
再有，在本发明的装配基板20的用玻璃基材增强后的树脂构成的第1绝缘层中，可以含有无机填料。
作为在本发明中使用的粘接剂，不论是膜状还是液态的状态都可以使用。膜状不是像液态那样用涂敷或印刷法在基板上形成，仅仅进行配置就可以进入粘接工序。因此，不仅加工性容易，还具有考虑到连接端子的高度容易控制膜厚的特征，是合适的。作为粘接剂，理想的是热可塑性高分子或借助于热、电子射线、光等的能量硬化的交联型高分子，其中，理想的是环氧树脂、氰酸酯树脂，酰亚胺树脂。此外，还可以以赋予可挠性、膜形成性为目的，向这些树脂中混合热可塑性高分子。粘接用加压加热的办法进行，所以若加热时的粘接剂的熔融粘度过高，则不能排除粘接剂，不能确保电导通，故粘接剂的粘接加热温度下的熔融粘度理想的是1000泊以下。
本发明中的粘接剂，出于缓和基于芯片和基板的热膨胀系数的不同而产生的应力的目的，在粘接后的40℃下的弹性模量理想的是100～4000MPa，若为100～2000MPa，则特别理想。例如，作为粘接剂可以举出向环氧树脂和咪唑系、酰肼系、三氟化硼-胺络合物、锍盐、胺酰亚胺、聚胺的盐、双氰基双酰胺等的潜在性硬化剂的混合物中配合丙烯酸橡胶，使得在粘接后40℃下的弹性模量变成为100～1500MPa。与粘接剂粘接后的阶段相当的粘接膜硬化物的弹性模量，例如，可以使用レォロジ株式会社生产的レォスペクトラDVE-4(拉伸模式，频率10Hz，以5℃/分升温，在-40℃～250℃间测定)进行测定。粘接膜的硬化，可以在与粘接工序时的加热温度和时间相同的条件下进行，作为硬化方法，可以把粘接剂(膜)浸泡到油浴中进行。
作为在本发明中使用的丙烯酸橡胶，可以举出以丙烯酸、丙烯酸酯、异丁烯酸酯或者丙烯腈中的至少一种为单聚物成分的聚合物或异分子聚合物，其中，含有缩水甘油乙醚基的缩水甘油基丙烯酸酯或含有甲基丙烯酸缩水甘油酯的异分子聚合物系丙烯酸橡胶用起来很合适。这些丙烯酸橡胶的分子量，从提高粘接剂的凝集力的观点出发，理想的是20万以上。丙烯酸橡胶在粘接剂中的配合量若低于15wt％，则粘接后的40℃下的弹性模量将超过2000MPa，而若大于40wt％，则虽然可以实现低弹性模量化，但连接时的熔融粘度变高，在连接电极边界间或连接电极和导电粒子界面的熔融粘接剂的排除性会降低，因而，变得难于确保连接电极间或连接电极和导电粒子间的电导通。为此，作为丙烯酸配合量理想的是15～40wt％。已经配合到粘接剂中的这些丙烯酸橡胶，由于归因于橡胶成分的介电损耗角正切的峰值温度位于40～60℃附近，故可以实现粘接剂的低弹性模量化。
为了吸收芯片的凸点或电路电极的高度的不均一性，出于积极地赋予各向异性导电性的目的，还可以向本发明中使用的粘接剂内分散导电粒子。在本发明中，作为导电粒子，例如可以使用Au、Ni、Ag、Cu、W或焊锡等的金属粒子，或者用向这些金属粒子表面上电镀或蒸发金或钯等的薄膜形成的金属粒子。此外，还可以用在聚苯乙烯等的高分子的球状的核心材料中设置有Ni、Cu、Au和焊锡等的导电层的导电粒子。
粒径必须比基板的电极的最小间隔还小，在电极高度有不均一的情况下，理想的是比高度不均一大，理想的是1微米～10微米。此外，分散到粘接剂中的导电粒子量是0.1～30体积％，理想的是0.2～15体积％。
本发明中的半导体芯片的连接电极11可以使用突出电极，这种突出电极可以用本身为镀上金、镍、焊锡等后用热能使已作成为突出电极的电镀凸点或金、铝等的金属丝的顶端变成球状，在把该球压到构成连接端子的半导体芯片的电极焊盘上之后，切断上述金属丝构成的突出电极的球状凸点、焊料球、熔融焊料成型凸点、柱状的焊锡等形成。
如现有的仅仅用玻璃纤维增强树脂基材构成的半导体装配基板那样，若用Tg为
Tg以下    (1.5～2.0)×104MPa
Tg以上    (4～10)×103MPa
的基板，则由于热冲击试验、PCT试验或焊锡浴浸泡试验等的可靠性实验中产生的内部应力将会产生在连接部分处的连接电阻的增大或粘接剂的剥离。但是，若用本发明的装配基板，设用DVE法测定的上述第1绝缘层的存储弹性模量为E1，用DVE法测定的上述第2绝缘层的存储弹性模量为E2，则变成为如下式所示，
E2=0.01E1～0.5E1
所以，可以吸收在上述可靠性实验中产生的内部应力，即便是在可靠性试验后，也不会有在连接部分处的连接电阻的增大和粘接剂的剥离，将大幅度地改善连接可靠性。
一般的玻璃环氧树脂基材(FR-4等级)在X和Y方向的线膨胀率为16ppm/℃，对此，如果使用至少一层以上的线膨胀率为13ppm/℃以下的玻璃纤维增强树脂制作的绝缘层，由于装配基板全体的线膨胀率降低，故可以减小在与半导体芯片之间的连接部分处产生的内部应力。
本发明中的粘接剂，其本身虽然具有缓和连接部分的内部应力的作用，但借助于本发明中的装配基板所提供的应力缓和作用，可以使用在40℃下的弹性模量为100～4000MPa的粘接剂。如设弹性模量为100～2000MPa，由于在热冲击试验、PCT试验或焊锡浴浸泡试验等的可靠性实验中产生的内部应力还可以用粘接剂吸收，故将大幅度地改善连接可靠性。
作为本发明的电子元件，可以使用半导体芯片、晶体管、二极管、可控硅等的有源器件和电容、电阻和线圈等的无源元件。
实施例1
对本身为X和Y方向的线膨胀率为16ppm/℃,Tg约170℃，Tg以下的弹性模量为1.8×104MPa的玻璃纤维环氧树脂两面贴铜层压板的MCL-E-679(日立化成工业株式会社生产，商品名)的表面铜箔，用现有的去掉(subtract)法施行内层电路加工、内层粘接处理。其次，在该内层电路表面上，在170℃,40kgf/cm2,60分钟冲压叠层粘接已先施行了钻孔加工的、无玻璃纤维的、带铜箔的环氧树脂粘接膜MCF-3000E，开贯通孔，进行无电解镀铜，用去掉法施行外层电路加工和焊料涂敷，得到装配基板。半导体芯片，使用作为连接电极使用由焊料球形成突出电极的芯片。
之后，用粘接后的在40℃下的弹性模量为1500MPa的粘接剂膜，把半导体芯片的突出电极和装配基板连接起来。首先，在复制粘接剂膜之后，进行半导体芯片的突出电极和装配基板的半导体芯片装载用电路(连接用电极端子)之间的位置对准，用180℃,10kgf/cm2的温度和压力，对半导体芯片进行20秒钟加热加压粘接，并使各向异性导电膜硬化。这样，半导体芯片的突出电极和装配基板的半导体芯片装载用电路就通过粘接剂膜电连，同时，半导体芯片和装配基板之间，得以因粘接剂的硬化保持该连接状态。
把将这样得到的半导体芯片和装配基板连接起来的构件，在(-55℃,30分)/(125℃,30分)的条件下放置于反复进行的冷热循环试验中。测定在进行该冷热循环1000次之后的半导体芯片的突出电极和装配基板的半导体芯片装载用电路的连接电阻，该电阻为100mΩ以下。
实施例2
对本身为X和Y方向的线膨胀率为16ppm/℃,Tg约170℃，Tg以下的弹性模量为1.8×104MPa的玻璃纤维环氧树脂两面贴铜层压板的MCL-E-679(日立化成工业株式会社生产，商品名)的表面铜箔，用现有的去掉(subtract)法施行内层电路加工、内层粘接处理。其次，在该内层电路表面上，在170℃,40kgf/cm2,60分钟冲压叠层粘接已先施行了钻孔加工的、无玻璃纤维的、带铜箔的环氧树脂粘接膜MCF-3000E，开贯通孔，进行无电解镀铜，用去掉法施行外层电路加工和施行无电解镀镍/镀金，得到装配基板。
半导体芯片，使用作为连接电极由本身为在把金丝键合到电极上后切断构成的突出电极的球状凸点形成了突出电极的芯片。之后，把导电性粘接剂涂到与半导体芯片的突出电极对应的装配基板上的连接电极上边并使之半硬化。然后用粘接后在40℃的弹性模量为1500MPa的粘接剂膜连接半导体芯片的突出电极和装配基板。首先，在把粘接剂膜位置对准并粘贴到装配基板上边之后，进行半导体芯片的突出电极和装配基板的半导体芯片装载用电路之间的位置对准，用180℃,10kgf/cm2的温度和压力，对半导体芯片进行20秒钟加热加压粘接，并使各粘接剂膜硬化。这样，半导体芯片的突出电极和装配基板的已经涂上导电性粘接剂的半导体芯片装载用电路就通过粘接剂膜电连，同时，半导体芯片和装配基板之间，得以因粘接剂的硬化保持该连接状态。
把将这样得到的半导体芯片和装配基板连接起来的构件，在(-55℃,30分)/(125℃,30分)的条件下放置于反复进行的冷热循环试验中。测定在进行该冷热循环1000次之后的半导体芯片的突出电极和装配基板的半导体芯片装载用电路的连接电阻，该电阻为100mΩ以下。
实施例3
对本身为X和Y方向的线膨胀率为16ppm/℃,Tg约170℃，Tg以下的弹性模量为1.8×104MPa的玻璃纤维环氧树脂两面贴铜层压板的MCL-E-679(日立化成工业株式会社生产，商品名)的表面铜箔，用现有的去掉(subtract)法施行内层电路加工、内层粘接处理。其次，在该内层电路表面上，在170℃,40kgf/cm2,60分钟冲压叠层粘接已先施行了钻孔加工的、无玻璃纤维的、带铜箔的环氧树脂粘接膜MCF-3000E，开贯通孔，进行无电解镀铜，用去掉法施行外层电路加工和施行无电解镀镍/镀金，得到装配基板。
作为半导体芯片的连接电极，使用由镀金形成了突出电极的芯片。然后用粘接后在40℃的弹性模量为1500MPa的各向异性导电膜连接半导体芯片的突出电极和装配基板。首先，在把各向异性导电膜复制到装配基板上之后，进行半导体芯片的突出电极和装配基板的半导体芯片装载用电路之间的位置对准，用180℃,10kgf/cm2的温度和压力，对半导体芯片进行20秒钟加热加压粘接，并使各向异性导电膜硬化。这样，半导体芯片的突出电极和装配基板的半导体芯片装载用电路就通过各向异性导电膜电连，同时，半导体芯片和装配基板之间，得以因各向异性导电膜的粘接剂的硬化保持该连接状态。
把将这样得到的半导体芯片和装配基板连接起来的构件，在(-55℃,30分)/(125℃,30分)的条件下放置于反复进行的冷热循环试验中。测定在进行该冷热循环1000次之后的半导体芯片的突出电极和装配基板的半导体芯片装载用电路的连接电阻，该电阻为100mΩ以下。
实施例4
在实施例1～3中，除把玻璃纤维环氧树脂两面贴铜层压板变更为本身为X和Y方向的线膨胀率为9～11ppm/℃,Tg以下的弹性模量为2.2×104Mpa的玻璃纤维环氧树脂两面贴铜层压板的MCL-E-679LD(商品名，日立化成工业株式会社生产)外，同样地加工装配基板，用与实施例1、2、3同样的半导体芯片、粘接剂膜或各向异性导电性粘接剂膜的装配条件下，把半导体芯片和装配基板连接起来。
把将这样得到的半导体芯片和装配基板连接起来的构件，在(-55℃,30分)/(125℃,30分)的条件下放置于反复进行的冷热循环试验中。测定在进行该冷热循环1000次之后的半导体芯片的突出电极和装配基板的半导体芯片装载用电路的连接电阻，该电阻为50mΩ以下。
实施例5
在实施例4中，除把粘接剂膜或各向异性导电性粘接剂膜变更为在粘接后的40℃下的弹性模量为1200MPa的各向异性导电膜外，经与实施例4相同的处理连接半导体芯片和装配基板。
把将这样得到的半导体芯片和装配基板连接起来的构件，在(-55℃,30分)/(125℃,30分)的条件下放置于反复进行的冷热循环试验中。测定在进行该冷热循环1000次之后的半导体芯片的突出电极和装配基板的半导体芯片装载用电路的连接电阻，该电阻为50mΩ以下。
实施例6
除在内层电路基板的加工后，依次载置没有玻璃纤维的环氧树脂粘接膜AS-3000(商品名，日立化成工业株式会社生产，Tg约为130℃,Tg以下的弹性模量为0.23～0.3×104MPa)和没有玻璃纤维的带铜箔的环氧树脂粘接膜MCF-3000E(商品名，日立化成工业株式会社生产)，进行层压粘接，开贯通孔，进行外层电路加工外，经与实施例4同样的处理把半导体芯片和装配基板连接起来。把将这样得到的半导体芯片和装配基板连接起来的构件，在(-55℃,30分)/(125℃,30分)的条件下放置于反复进行的冷热循环试验中。测定在进行该冷热循环1000次之后的半导体芯片的突出电极和装配基板的半导体芯片装载用电路的连接电阻，该电阻为50mΩ以下。
比较例
在实施例1～3中，作为装配用基板，用已经对本身为X和Y方向的线膨胀率为16ppm/℃的玻璃纤维环氧树脂两面贴铜层压板的MCL-E-679(日立化成工业株式会社生产，商品名)进行了电路加工的基板外，经与实施例1同样的处理把半导体芯片和装配基板连接起来。
把将这样得到的半导体芯片和装配基板连接起来的构件，在(-55℃,30分)/(125℃,30分)的条件下放置于反复进行的冷热循环试验中。测定在进行该冷热循环1000次之后的半导体芯片的突出电极和装配基板的半导体芯片装载用电路的连接电阻，该电阻为1Ω以上。

Claims (7)

1．一种电子元件装置，该电子元件装置具有装配基板和装载到该装配基板上的至少一个电子元件，
上述电子元件在与上述装配基板接连的一侧具有连接电极，
上述装配基板在其表面上具有与应当装载的电子元件的连接电极对应的连接用电极端子，
上述电子元件的构成是，与其自身的连接电极对应地装载到上述装配基板表面的应该装载位置的上述连接用电极端子上边，并通过粘接剂把上述电子元件的已经形成了上述连接电极的面和上述装配基板表面粘接固定，使上述连接用电极端子和上述电子元件的连接电极电连起来，
其特征是：
上述装配基板具有：
多层绝缘层；
通过上述各绝缘层配置的多层布线层；
为使预先确定的上述布线层间电连，贯通上述绝缘层中至少一部分层设置的导体，
上述多层绝缘层具有
含有用玻璃基材增强后的树脂构成的至少一层以上的第1绝缘层；
作为最外层，至少构成粘接固定上述电子元件一侧的1层第2绝缘层；
如设用DVE法测定的上述第1绝缘层的存储弹性模量为E1，用DVE法测定的上述第2绝缘层的存储弹性模量为E2，则
E2=0.01E1～0.5E1。
2．权利要求1所述的电子元件装置，其特征是：用DVE法测定的第2绝缘层的存储弹性模量E2，
在25℃为102～104MPa，
在100℃为101～103MPa。
3．权利要求1或2所述的电子元件装置，其特征是：至少一个第1绝缘层是平面方向的线膨胀率为13ppm/℃以下的绝缘层。
4．权利要求1～3所述的电子元件装置，其特征是：粘接剂是在粘接后的40℃下的存储弹性模量为100～4000MPa的粘接剂。
5．权利要求1～4所述的电子元件装置，其特征是：粘接剂至少含有环氧树脂、丙烯酸橡胶和潜在性硬化剂。
6．权利要求5所述的电子元件装置，其特征是：在粘接剂中分散有0.2～15体积％的导电粒子。
7．权利要求1～6所述的电子元件装置，其特征是：电子元件是半导体芯片。
CN97199379A 1996-11-01 1997-11-04 电子元件装置 Expired - Fee Related CN1110079C (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP29205096 1996-11-01
JP292050/96 1996-11-01
JP292050/1996 1996-11-01
JP320116/1996 1996-11-29
JP32011696 1996-11-29
JP320116/96 1996-11-29
JP298938/97 1997-10-30
JP29893897 1997-10-30
JP298938/1997 1997-10-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNB021574987A Division CN1212657C (zh) 1996-11-01 2002-12-25 电子元件装置用粘接剂

Publications (2)

Publication Number Publication Date
CN1235699A true CN1235699A (zh) 1999-11-17
CN1110079C CN1110079C (zh) 2003-05-28

Family

ID=27337707

Family Applications (2)

Application Number Title Priority Date Filing Date
CN97199379A Expired - Fee Related CN1110079C (zh) 1996-11-01 1997-11-04 电子元件装置
CNB021574987A Expired - Fee Related CN1212657C (zh) 1996-11-01 2002-12-25 电子元件装置用粘接剂

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB021574987A Expired - Fee Related CN1212657C (zh) 1996-11-01 2002-12-25 电子元件装置用粘接剂

Country Status (9)

Country Link
US (1) US6184577B1 (zh)
EP (2) EP0957513A4 (zh)
JP (1) JP3073532B2 (zh)
KR (1) KR100338264B1 (zh)
CN (2) CN1110079C (zh)
AU (1) AU4793597A (zh)
HK (1) HK1022781A1 (zh)
TW (1) TW383435B (zh)
WO (1) WO1998020542A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100405591C (zh) * 2004-03-10 2008-07-23 株式会社东芝 半导体器件及其制造方法
CN100437959C (zh) * 2005-08-24 2008-11-26 索尼株式会社 元件安装方法及安装了元件的主体
CN101083247B (zh) * 2006-02-24 2010-12-15 三星Techwin株式会社 板条和使用其制造半导体封装的方法
US8035202B2 (en) 2003-10-06 2011-10-11 Nec Corporation Electronic device having a wiring substrate
CN103443169A (zh) * 2011-04-01 2013-12-11 第一毛织株式会社 复合片和使用它的用于显示装置的基板
CN103579187A (zh) * 2012-07-31 2014-02-12 台湾积体电路制造股份有限公司 减少金属的接触电阻的方法
CN104952839A (zh) * 2014-03-28 2015-09-30 恒劲科技股份有限公司 封装装置及其制作方法

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100507584B1 (ko) * 1996-10-08 2005-08-10 히다치 가세고교 가부시끼가이샤 반도체 장치, 반도체칩 탑재용 기판, 이들의 제조법,접착제, 및 양면 접착 필름
WO1998046811A1 (en) * 1997-04-17 1998-10-22 Sekisui Chemical Co., Ltd. Conductive particles and method and device for manufacturing the same, anisotropic conductive adhesive and conductive connection structure, and electronic circuit components and method of manufacturing the same
JPH11289103A (ja) * 1998-02-05 1999-10-19 Canon Inc 半導体装置および太陽電池モジュ―ル及びその解体方法
JP3374778B2 (ja) * 1999-02-25 2003-02-10 株式会社村田製作所 チップ型電子部品
WO2000078887A1 (fr) 1999-06-18 2000-12-28 Hitachi Chemical Company, Ltd. Adhesif, element adhesif, substrat de circuit pour montage de semi-conducteur presentant un element adhesif, et dispositif a semi-conducteur contenant ce dernier
JP2001093938A (ja) * 1999-09-20 2001-04-06 Nec Kansai Ltd 半導体装置及びその製造方法
JP3441412B2 (ja) * 1999-10-29 2003-09-02 シャープ株式会社 樹脂封止型半導体装置およびこれを用いた液晶表示モジュール
SE523150C2 (sv) 2000-01-14 2004-03-30 Ericsson Telefon Ab L M Kretsmönsterkort och metod för tillverkning av kretsmönsterkort med tunt kopparskikt
JP3541777B2 (ja) * 2000-03-15 2004-07-14 ソニーケミカル株式会社 異方性導電接続材料
JP4041675B2 (ja) * 2000-04-20 2008-01-30 株式会社ルネサステクノロジ 半導体集積回路装置
US6423905B1 (en) * 2000-05-01 2002-07-23 International Business Machines Corporation Printed wiring board with improved plated through hole fatigue life
JP3292723B2 (ja) * 2000-05-26 2002-06-17 アルス電子株式会社 半導体パッケージ及びその製造方法
GB2365816B (en) * 2000-08-09 2002-11-13 Murata Manufacturing Co Method of bonding conductive adhesive and electrode,and bonded structure
JP4174174B2 (ja) * 2000-09-19 2008-10-29 株式会社ルネサステクノロジ 半導体装置およびその製造方法並びに半導体装置実装構造体
JP3851767B2 (ja) * 2000-10-16 2006-11-29 ソニーケミカル＆インフォメーションデバイス株式会社 接着フィルム、及び接着フィルムの製造方法
JP3905325B2 (ja) * 2001-04-23 2007-04-18 富士通株式会社 多層プリント配線板
US7385286B2 (en) * 2001-06-05 2008-06-10 Matsushita Electric Industrial Co., Ltd. Semiconductor module
KR100488412B1 (ko) * 2001-06-13 2005-05-11 가부시키가이샤 덴소 내장된 전기소자를 갖는 인쇄 배선 기판 및 그 제조 방법
JP3840921B2 (ja) 2001-06-13 2006-11-01 株式会社デンソー プリント基板のおよびその製造方法
JP2003007962A (ja) * 2001-06-19 2003-01-10 Toshiba Corp 半導体積層モジュール
JP2003023250A (ja) * 2001-07-06 2003-01-24 Denso Corp 多層基板のおよびその製造方法
KR20030056819A (ko) * 2001-12-28 2003-07-04 삼성전기주식회사 필름형태의 절연재를 적층하는 방법
EP1496587A4 (en) * 2002-04-11 2007-06-20 Nok Corp SEALING STRUCTURE
US7294928B2 (en) * 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
JP5000071B2 (ja) * 2003-02-26 2012-08-15 新光電気工業株式会社 半導体装置用基板及び半導体装置
TWI234867B (en) * 2003-06-03 2005-06-21 Gigno Technology Co Ltd Flip-chip attach structure and method
JP4360240B2 (ja) * 2004-03-22 2009-11-11 日立化成工業株式会社 半導体装置と半導体装置用多層基板
CN101048868B (zh) * 2004-08-20 2010-06-09 佐伊科比株式会社 具有三维层叠结构的半导体器件的制造方法
CN100373421C (zh) * 2004-09-17 2008-03-05 奇菱科技股份有限公司 具有防护层的平面显示器结构元件的制造方法
WO2006067827A1 (ja) * 2004-12-20 2006-06-29 Senju Metal Industry Co., Ltd はんだプリコート方法および電子機器用ワーク
JP2007149870A (ja) * 2005-11-25 2007-06-14 Denso Corp 回路基板及び回路基板の製造方法。
WO2007125789A1 (ja) * 2006-04-27 2007-11-08 Panasonic Corporation 接続構造体及びその製造方法
CN102153957B (zh) * 2006-11-10 2013-12-04 日立化成株式会社 粘接膜、以及电路部件的连接结构和连接方法
CN101828434A (zh) * 2007-10-18 2010-09-08 日立化成工业株式会社 粘接剂组合物和使用其的电路连接材料、以及电路部件的连接方法和电路连接体
JP2010034197A (ja) * 2008-07-28 2010-02-12 Fujitsu Ltd ビルドアップ基板
JP5585447B2 (ja) * 2008-07-31 2014-09-10 日本電気株式会社 半導体装置及びその製造方法
EP2408277B1 (de) * 2010-07-16 2016-02-17 Schurter AG Sicherungselement
US8575755B1 (en) * 2010-10-19 2013-11-05 Maxim Integrated Products, Inc. Semiconductor device having mode of operation defined by inner bump assembly connection
CN102064149A (zh) * 2010-10-21 2011-05-18 日月光半导体制造股份有限公司 具有穿导孔的半导体装置及具有穿导孔的半导体装置的封装结构及其制造方法
US8338294B2 (en) * 2011-03-31 2012-12-25 Soitec Methods of forming bonded semiconductor structures including two or more processed semiconductor structures carried by a common substrate, and semiconductor structures formed by such methods
US20120248621A1 (en) * 2011-03-31 2012-10-04 S.O.I.Tec Silicon On Insulator Technologies Methods of forming bonded semiconductor structures, and semiconductor structures formed by such methods
JP6295206B2 (ja) * 2012-12-11 2018-03-14 三井金属鉱業株式会社 多層プリント配線板及びその製造方法
JP6161380B2 (ja) * 2013-04-17 2017-07-12 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20170287838A1 (en) 2016-04-02 2017-10-05 Intel Corporation Electrical interconnect bridge
CN106099621A (zh) * 2016-05-30 2016-11-09 铜陵东晟生态农业科技有限公司 端子和线束的连接前处理方法
KR102009746B1 (ko) 2018-01-09 2019-10-21 주식회사 신성이엔티 냉각효율을 높힌 변압기용 권선코일의 제조방법
KR102080865B1 (ko) * 2018-02-12 2020-02-24 세메스 주식회사 다이 본딩 방법
US10645808B2 (en) * 2018-02-22 2020-05-05 Apple Inc. Devices with radio-frequency printed circuits
US10381322B1 (en) 2018-04-23 2019-08-13 Sandisk Technologies Llc Three-dimensional memory device containing self-aligned interlocking bonded structure and method of making the same
CN109651987A (zh) * 2018-12-17 2019-04-19 深圳市华星光电技术有限公司 一种各向异性导电胶黏剂及其导电膜
US10879260B2 (en) 2019-02-28 2020-12-29 Sandisk Technologies Llc Bonded assembly of a support die and plural memory dies containing laterally shifted vertical interconnections and methods for making the same
US10790241B2 (en) 2019-02-28 2020-09-29 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04332404A (ja) * 1991-05-07 1992-11-19 Nec Corp 異方性導電材料及びこれを用いた集積回路素子の接続方法
US5282312A (en) * 1991-12-31 1994-02-01 Tessera, Inc. Multi-layer circuit construction methods with customization features
JPH0653684A (ja) * 1992-07-29 1994-02-25 Hitachi Ltd 薄膜多層配線基板とそれを用いたモジュール
US5350621A (en) * 1992-11-30 1994-09-27 Allied-Signal Inc. System of electronic laminates with improved registration properties
JP3320932B2 (ja) 1993-12-13 2002-09-03 松下電器産業株式会社 チップパッケージ実装体、及びチップパッケージが実装される回路基板、並びに回路基板の形成方法
JP3210520B2 (ja) * 1994-03-18 2001-09-17 富士通株式会社 薄膜多層基板
US5571608A (en) * 1994-07-15 1996-11-05 Dell Usa, L.P. Apparatus and method of making laminate an embedded conductive layer
JPH08124965A (ja) 1994-10-27 1996-05-17 Oki Electric Ind Co Ltd 多層配線基板と半導体チップの接続方法
JP3409957B2 (ja) * 1996-03-06 2003-05-26 松下電器産業株式会社 半導体ユニット及びその形成方法
US5789278A (en) * 1996-07-30 1998-08-04 Micron Technology, Inc. Method for fabricating chip modules
EP0831528A3 (en) * 1996-09-10 1999-12-22 Hitachi Chemical Company, Ltd. Multilayer wiring board for mounting semiconductor device and method of producing the same
US6121289A (en) * 1998-10-09 2000-09-19 Theramax, Inc. Method for enhanced brain delivery of nicotinic antagonist

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8035202B2 (en) 2003-10-06 2011-10-11 Nec Corporation Electronic device having a wiring substrate
CN100405591C (zh) * 2004-03-10 2008-07-23 株式会社东芝 半导体器件及其制造方法
CN100437959C (zh) * 2005-08-24 2008-11-26 索尼株式会社 元件安装方法及安装了元件的主体
CN101083247B (zh) * 2006-02-24 2010-12-15 三星Techwin株式会社 板条和使用其制造半导体封装的方法
CN103443169A (zh) * 2011-04-01 2013-12-11 第一毛织株式会社 复合片和使用它的用于显示装置的基板
CN103579187A (zh) * 2012-07-31 2014-02-12 台湾积体电路制造股份有限公司 减少金属的接触电阻的方法
CN103579187B (zh) * 2012-07-31 2017-10-27 台湾积体电路制造股份有限公司 减少金属的接触电阻的方法
CN104952839A (zh) * 2014-03-28 2015-09-30 恒劲科技股份有限公司 封装装置及其制作方法
CN104952839B (zh) * 2014-03-28 2018-05-04 恒劲科技股份有限公司 封装装置及其制作方法

Also Published As

Publication number Publication date
JP3073532B2 (ja) 2000-08-07
EP2194572A1 (en) 2010-06-09
KR20000052888A (ko) 2000-08-25
WO1998020542A1 (en) 1998-05-14
CN1212657C (zh) 2005-07-27
KR100338264B1 (ko) 2002-05-27
TW383435B (en) 2000-03-01
EP0957513A1 (en) 1999-11-17
US6184577B1 (en) 2001-02-06
AU4793597A (en) 1998-05-29
CN1110079C (zh) 2003-05-28
EP0957513A4 (en) 2001-04-25
CN1441473A (zh) 2003-09-10
HK1022781A1 (en) 2000-11-03

Similar Documents

Publication Publication Date Title
CN1110079C (zh) 电子元件装置
US6328844B1 (en) Filmy adhesive for connecting circuits and circuit board
US6270363B1 (en) Z-axis compressible polymer with fine metal matrix suspension
KR101376002B1 (ko) 접착제 조성물 및 이것을 이용한 회로 접속 재료, 및 회로 부재의 접속 방법 및 회로 접속체
US20020046880A1 (en) Hybrid wiring board, semiconductor apparatus, flexible substrate, and fabrication method of hybrid wiring board
WO1996042107A1 (en) Semiconductor device, wiring board for mounting semiconductor and method of production of semiconductor device
JP2008537338A (ja) 導電性物品の接続方法、及び当該接続方法により接続された部品を備えた電気又は電子構成要素
JP2002151170A (ja) 導電性材料の使用方法
CN1575096A (zh) 电子电路装置及其制造方法
CN1532919A (zh) 电路装置及其制造方法
JP2009074020A (ja) 異方性導電膜
JPH1150032A (ja) 回路用接続部材及び回路板
KR100735211B1 (ko) 접속 신뢰성이 우수한 도전 입자를 구비한 이방성 도전필름
US20100123258A1 (en) Low Temperature Board Level Assembly Using Anisotropically Conductive Materials
JP3554249B2 (ja) 接着材およびこれを用いた電子部品
JP2003049152A (ja) 回路接続用接着剤及びそれを用いた接続方法、接続構造体
JPH087957A (ja) 回路基板の接続方法、並びに接続構造体、及びそれに用いる接着フィルム
JP3835583B2 (ja) 電子部品装置
CN113785027B (zh) 粘接剂组合物
JP2000252321A (ja) 電子部品装置の製造法
JP4123544B2 (ja) 回路板
JP3783791B2 (ja) 接続部材および該接続部材を用いた電極の接続構造・接続方法
JP3882967B2 (ja) 回路板の製造法
JP4123543B2 (ja) 回路板
JPH11219978A (ja) 電子部品装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030528

Termination date: 20141104

EXPY Termination of patent right or utility model