CN101083247B - 板条和使用其制造半导体封装的方法 - Google Patents
板条和使用其制造半导体封装的方法 Download PDFInfo
- Publication number
- CN101083247B CN101083247B CN2007101053913A CN200710105391A CN101083247B CN 101083247 B CN101083247 B CN 101083247B CN 2007101053913 A CN2007101053913 A CN 2007101053913A CN 200710105391 A CN200710105391 A CN 200710105391A CN 101083247 B CN101083247 B CN 101083247B
- Authority
- CN
- China
- Prior art keywords
- hole
- base substrate
- pattern
- pseudo
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000000758 substrate Substances 0.000 claims abstract description 159
- 239000011241 protective layer Substances 0.000 claims abstract description 42
- 239000010410 layer Substances 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 14
- 238000007789 sealing Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 claims description 3
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 claims description 3
- 229920003192 poly(bis maleimide) Polymers 0.000 claims description 3
- 229920005989 resin Polymers 0.000 description 20
- 239000011347 resin Substances 0.000 description 20
- 229920002799 BoPET Polymers 0.000 description 16
- 239000005041 Mylar™ Substances 0.000 description 16
- 239000003365 glass fiber Substances 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 238000005538 encapsulation Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000002657 fibrous material Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000003100 immobilizing effect Effects 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/02—Arrangements of circuit components or wiring on supporting structure
- H05K7/12—Resilient or clamping means for holding component to structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
- H01L21/481—Insulating layers on insulating parts, with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/145—Organic substrates, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/08—Treatments involving gases
- H05K2203/082—Suction, e.g. for holding solder balls or components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
提供了一种板条，包括：具有至少一个孔和其中封装有至少一个半导体芯片的多个功能部分的基础衬底；具有分别在基础衬底的表面上形成的功能部分上形成的电路图案和非功能部分上形成伪图案的电路层；在电路层上形成的保护层；形成在非功能部分的一部分上的至少一个抽真空孔安置单元，设置在接触抽真空孔的部分上，并且很平坦而没有台阶差别。
Description
相关专利申请的交叉引用
本申请要求于2006年2月24日在韩国知识产权局提交的韩国专利申请No.10-2006-0018447的优先权，这里引入其全部内容作为参考。
技术领域
本发明涉及板条，更具体地，涉及一种具有在基础衬底上形成保护层期间，能够防止保护层渗透到基础衬底和围绕孔的真空台之间界面的结构的板条。
背景技术
通常的半导体封装包括印刷电路板(PCB)衬底和至少一个安装在其上的电路元件(例如半导体集成电路(IC)芯片等)。参考图1、2和3，多个PCB衬底10通常从单个板条制造而成。多个PCB衬底10可以以一个或多个单元衬底20的方式设置或排列在板条上。如图1所示，示例板条可以包括三个单元衬底20，并且每个单元衬底20可以包括15个PCB衬底10，由此该板条可以生产45个衬底10。当然，板条和/或衬底10、20可以不同地设置(例如形状和/或尺寸)以产生更少或额外的PCB衬底10。单元衬底20通过伪衬底30彼此连接。在至少一个半导体芯片安装在每个印刷电路衬底10之后，使用成型材料模制或封装所得的产品，印刷电路衬底10通过切割工艺分割成独立的封装单元。
在这种情况下，单元衬底20和伪衬底30共享基础衬底11(图3)。基础衬底11通过层叠至少一层聚酯胶片(prepreg)(由树脂材料13例如双马来酰亚胺三嗪(BT)或FR-4形成)和纤维材料12例如玻璃纤维形成。
在包括单元衬底20的基础衬底11的一个或多个部分的顶和/或底表面上形成具有特定图案的电路图案24。另外，可以形成连接顶和底表面上的电路图案24的通孔或透孔36，在包括在单元衬底20中包括的基础衬底11的一部分中可以形成用于连接半导体芯片到电路图案24的器件孔。因为包括单元衬底20和电路图案24的基础衬底11的一部分用于制造半导体封装，通常将其称为“功能”部分。
在伪衬底30的基础衬底11的上和/或下表面上形成具有特定图案的伪图案34。因为包括伪衬底30和伪图案34的基础衬底11的一部分不适于在其上安装部件，因此经常被去掉，通常将它称作“非功能”部分。设置伪图案34以使基础衬底11的上和下表面具有基本相同的热膨胀系数，并增强板条的强度。在这种情况下，具有长方形形状(图2)的伪图案34可以彼此平行设置。
为了保护电路图案24不受环境的影响，在电路图案24和伪图案34上形成保护层40(例如阻焊剂或光阻焊剂)。通过在基础衬底11上涂敷保护层材料形成保护层40，同时基础衬底11被吸附到真空台50且使用真空固定在那儿。然后保护层40可以被曝光和显影。
真空台50包括其上安置有基础衬底11的安置表面52和多个抽真空孔54以把基础衬底11吸附到安置表面52。最好如图1中所示，设置多个抽真空孔54以使多个孔54的每一个孔基本与伪衬底30对准。更具体地，通常设置板条的单元衬底20和伪衬底30以使伪衬底30与多个抽真空孔54对准。在多个抽真空孔54内部建立负压以吸附基础衬底11的设置有伪图案34的一部分。由此，基础衬底11紧密地安置或保持在真空台50的安置表面52上。
然而，人们可以理解，抽真空孔54具有大于预定尺寸的直径以使基础衬底11可以被充分地吸附和保持在安置表面52上。如图2和3中最好地所示，伪图案34比抽真空孔54小。如进一步示出，伪图案34可以不形成在衬底底面上。因此，当抽真空孔54吸附基础衬底11时，在衬底被吸引到真空台50时，抽真空孔54没有被衬底11或图案24、34完全密封。
如图3所示，由于在形成了伪图案34之处的基础衬底11的表面和其中没有形成伪图案34之处的基础衬底11的表面之间的图案24和34的厚度，存在台阶差别(step difference)。台阶差别导致在基础衬底11的底表面和抽真空孔54之间形成间隙。结果，当在抽真空孔54中形成真空时，也在基础衬底11和安置表面52之间的间隙中形成了真空。
特别地，在涂敷保护层40的工艺中，保护层40填充孔例如通孔或透孔36。在此时，由于基础衬底11不紧密地接触抽真空孔54，保护层40渗透到围绕基础衬底11的底表面和真空台50之间的透孔的区。
结果，面对真空台50的基础衬底11的表面被至少部分涂敷保护层40。因此，损害了基础衬底11的平坦性。并且，可以在保护层40(例如在通孔36中)中产生空隙，由此减小产品可靠性。
根据前面所述，具有能够阻止保护层渗透到围绕在基础衬底和真空台之间的通孔的区的结构的板条在本领域中将是一个重大改进。
发明内容
根据本发明的一个方面，提供一种板条，包括：包括其上封装至少一个半导体芯片的功能部分、非功能部分和至少一个孔的基础衬底；包括在功能部分的至少一个表面上形成的电路图案和在非功能部分的至少一个表面上形成的伪图案的电路层；在电路层上形成的保护层；和在非功能部分上形成的至少一个抽真空孔安置单元，该至少一个抽真空孔安置单元设置为密封真空台的至少一个抽真空孔。
抽真空孔安置单元可以由与伪图案相同的材料形成。
基础衬底可以由包括FR-4和双马来酰亚胺三嗪(BT)中的至少一种的材料形成。
根据本发明的另一方面，提供一种制造半导体封装的方法，包括：例如通过卷到卷工艺提供基础衬底；在基础衬底的功能部分的至少一个表面上形成电路图案；在基础衬底的非功能部分的至少一个表面上形成伪图案；在基础衬底中形成孔；在基础衬底的非功能部分上形成抽真空孔安置单元，该至少一个抽真空孔安置单元设置为密封真空台的至少一个抽真空孔；把基础衬底安置在真空台上以通过抽真空孔安置单元密封真空台的至少一个抽真空孔；在基础衬底上形成保护层；和在基础衬底上封装半导体芯片。
根据本发明的另一个方面，提供了一种板条，包括：基础衬底，其包括至少一个其中封装有至少一个半导体芯片的功能部分、至少一个临近所述至少一个功能部分的非功能部分和至少一个孔；电路层，其包括在所述至少一个功能部分的至少一个表面上形成的电路图案和在所述至少一个非功能部分的至少一个表面上形成的伪图案，所述伪图案包括多个伪图案单元，所述伪图案单元彼此分离且从所述伪图案单元位于其上的基础衬底突出，所述伪图案单元的面积小于限定真空台的抽真空孔的预定尺寸；在电路层上形成的保护层；以及至少一个抽真空孔安置单元，其形成在所述至少一个非功能部分的一部分上，该至少一个抽真空孔安置单元设置为面积大于所述预定尺寸并且位于对应于抽真空孔的预定位置，以密封所述真空台的抽真空孔。
根据本发明的另一个方面，提供了一种包括基础衬底的板条，其中该基础衬底具有至少一个其上封装有至少一个半导体芯片的具有电路图案的功能部分、至少一个具有伪图案的非功能部分、以及在电路图案和伪图案上形成的保护层，所述伪图案包括多个伪图案单元，所述伪图案单元彼此分离且从所述伪图案单元位于其上的基础衬底突出，所述伪图案单元的面积小于限定真空台的抽真空孔的预定尺寸；其中该板条还包括至少一个在所述非功能部分的一部分上形成的抽真空孔安置单元，该至少一个抽真空孔安置单元设置为面积大于所述预定尺寸并且位于对应于抽真空孔的预定位置，以密封所述真空台的抽真空孔。
根据本发明的另一个方面，提供了一种制造半导体封装的方法，包括：提供基础衬底；在基础衬底的功能部分上形成电路图案，并在基础衬底的非功能部分上形成伪图案，所述伪图案包括多个伪图案单元，所述伪图案单元彼此分离且从所述伪图案单元位于其上的基础衬底突出，所述伪图案单元的面积小于限定真空台的抽真空孔的预定尺寸；穿过基础衬底形成至少一个孔；在所述基础衬底的非功能部分上形成至少一个抽真空孔安置单元，该至少一个抽真空孔安置单元设置为面积大于所述预定尺寸并且位于对应于抽真空孔的预定位置，以与真空台的至少一个抽真空孔对应；把基础衬底安置在真空台上以使所述至少一个抽真空孔安置单元密封所述至少一个抽真空孔；在所述至少一个抽真空孔中建立负压以把基础衬底保持在所述真空台上；在基础衬底上形成保护层；和在基础衬底上封装半导体芯片。
附图说明
图1是传统板条的平面图；
图2是由图1中的A表示的部分的放大的平面图；
图3是沿图1的线Ⅲ-Ⅲ的截面图；
图4是根据本发明的一个方面的示例板条的平面图；
图5是由图4中的B表示的部分的放大的平面图；
图6是沿图4的线VI-VI的截面图；
图7是图5的变型的放大的平面图；
图8是根据本发明另一方面，制造半导体封装的示例方法的流程图；
图9是示出提供基础衬底的步骤的透视图；
图10是沿图9的线X-X的截面图；
图11是形成电路图案、伪图案、抽真空孔安置单元和安置表面以及在基础衬底中的孔的步骤的截面图；以及
图12是说明在基础衬底上形成保护层的截面图。
具体实施方式
现在将参考示出了本发明的示例实施例的附图更加详细地描述本发明。
图4是根据本发明的一个实施例的示例板条100的平面图；图5是由图4中的B表示的部分的放大的平面图；图6是沿图4的线VI-VI的截面图；参考图4到图6，板条100包括基础衬底141、电路层144、保护层146和抽真空孔安置单元150。
如图4和6所示，基础衬底141设置有至少一个功能部分120和至少一个非功能部分130。功能部分120包括多个与半导体芯片结合使用以制造多个半导体封装的单元衬底110。非功能部分130通常设置在功能部分120之间且包围功能部分120。基础衬底141可以由BT或FR-4形成。如图6中所示，BT或FR-4可以包括聚酯胶片122和围绕聚酯胶片122的树脂材料123。在这种情况下，聚酯胶片122表示玻璃纤维和树脂的合成物。一个示例聚酯胶片122包含70％或更少的树脂，具有0.15mm或更小的整体厚度，并且具有25Gpa或更大的强度。当使用例如卷到卷方法形成基础衬底141时，包括聚酯胶片122和树脂123的基础衬底141可能需要一些条件。聚酯胶片122的强度可以通过控制与玻璃纤维一起构成聚酯胶片122的树脂123的量来控制。
电路层144形成在基础衬底141的至少一个表面上。电路层144包括多个电路图案124，这些电路图案设置在基础衬底141的功能部分120上以电连接到半导体芯片。电路层144也包括多个设置在基础衬底141的非功能部分130上的伪图案134。设置该伪图案134以使基础衬底141的上和下表面具有基本相同的热膨胀系数。
在这种情况下，电路图案124和伪图案134可以通过在基础衬底141上形成导电膜之后曝光和显影由例如铜形成的导电膜而构图，或通过其它本领域已知的方法例如溅射、蒸镀等构图。电路图案124可以形成在基础衬底141的一个或两个表面上。当电路图案124形成在基础衬底141的上和下表面上时，电路图案124可以通过孔例如通孔或透孔126彼此连接。
保护层146形成在电路层144上。保护层146可以由阻焊剂或光阻焊剂形成，其保护电路图案124不受环境的影响。在这种情况下，基础衬底141用于芯片上板(BOC)的封装，且每个电路图案124都可以包括电连接单元、球安置单元和连接单元。
虽然未示出，电路图案124的电极连接单元连接到半导体芯片的电极单元，电连接到外部衬底的导电球安置在球安置单元上，连接单元连接电极连接单元到球安置单元。在这种情况下，能够在不具有电极连接单元和球安置单元的情况下形成保护层146。可以通过通孔126在基础衬底141的上和下表面上形成保护层146。
特别地，如图6所示，为了形成保护层146，在将基础衬底141安置在真空台50上之后，在真空台50的抽真空孔54中形成负压以使基础衬底141的表面(例如在基础衬底141的非功能区130中)可以被吸附且保持在真空台50上。在这种状态下，例如使用丝网印刷方法涂敷保护层146。
在本实施例中，通常在基础衬底141上设置至少一个抽真空孔安置单元150以总体上与至少一个抽真空孔54的结构对应。如图6中所示，抽真空孔安置单元150的厚度基本上与电路层144的厚度相同。然而，在其它实施例中，抽真空孔安置单元150的厚度可以比电路层144更大。因此，因为抽真空孔安置单元150密封孔54，在抽真空孔54中的负压不会影响围绕抽真空孔安置单元150的区域，因此保护层146的粘性材料穿过透孔126被吸引到衬底141的区域。因此，由于负压不会影响孔的周围区域，而不会产生保护层146的渗透。
抽真空孔安置单元150可以由与基础衬底141相同的材料形成。即，例如通过在与至少一个抽真空孔54的结构对应的某些区域添加附加的树脂123，可以使衬底141更厚。可选择地，抽真空孔安置单元150可以由与电路层144相同的材料形成，并且例如可以基本上与伪图案134同时形成。抽真空孔安置单元150可以具有比抽真空孔54更大的直径。如图5中所示，抽真空孔安置单元150可以由与伪图案134相同的材料形成并且可以具有正方形或长方形的形状。当然，抽真空孔安置单元150可以具有其它合适的形状例如圆形、椭圆或其它多边形和曲线结构。如图7中所示，抽真空孔安置单元150可以为具有直径大于抽真空孔54的直径的外环单元151和具有直径小于抽真空孔54直径的内环单元的环形或螺旋管形。
根据本发明，通过利用至少一个抽真空孔安置单元150密封至少一个抽真空孔54，可以防止在设置在通孔126中的保护层146中产生空隙以及防止未硬化的保护层146渗透到基础衬底141和真空台50之间的透孔126周围的区域。同样地，可以增加基础衬底141的平坦度。
图8是根据本发明的一个方面制造半导体封装的示例方法的流程图。参考图8，制造半导体封装的方法包括：提供基础衬底，例如使用卷到卷工艺(S10)；在基础衬底的功能部分中形成电路图案和孔，以及在基础衬底的非功能部分上形成伪图案(S20)；在非功能部分(S30)上形成抽真空孔安置单元；在真空台(S40)上安置基础衬底以使抽真空孔安置单元基本密封真空台的抽真空孔；当基础衬底的抽真空孔安置单元通过对抽真空孔抽真空而固定在抽真空孔上时，在基础衬底上形成保护层(S50)；以及在基础衬底上封装半导体芯片(S60)。
现在将参考图9至12详细描述图8中示出的示例方法的步骤。参考图9和10，提供了基础衬底141。基础衬底141可以包括至少一层由玻璃纤维和树脂的混合物而形成的聚酯胶片122和形成在聚酯胶片122周围的树脂材料123。在本实施例中，可以使用卷到卷方法提供聚酯胶片122。
在示例的卷到卷方法中，缠绕卷提供装置201的玻璃纤维材料122a提供给树脂槽205。树脂槽205包含从树脂储仓203提供的液态树脂122b。玻璃纤维材料122a馈送进树脂槽205并浸入到液态树脂122b中。在浸入到树脂122b中之后，玻璃纤维材料122a和其上的树脂122b例如通过在炉内加热而硬化，并且由此制造聚酯胶片122。一个或多个滚筒207可以用于引导聚酯胶片122。
一种示例的聚酯胶片122包含70％或更少的树脂，具有0.15mm或更小的总体厚度，且具有25Gpa或更大的强度。当这些条件满足时，基础衬底141可以通过卷到卷方法提供，并且当基础衬底在随后的工艺中弯曲时也可以保持预定的强度。可以通过控制与玻璃纤维122a一起构成聚酯胶片122的树脂材料123的量来控制聚酯胶片122的强度。
基础衬底141可以由FR-4 or BT形成。在一些情况下，由于FR-4的吸湿、阻滞、粘性和高导电性材料属性，使用它是有优势的。通过控制加入到树脂122b的填料的量，可以控制基础衬底141的热膨胀系数。
然后，如图11中所示，在基础衬底141的功能部分120的至少一个表面上形成电路图案124，同样，在基础衬底141的非功能部分130的至少一个表面上形成伪图案134。例如，在本发明的实施例中，通过浸渍、溅射、蒸镀等在基础衬底141的至少一个表面上形成导电膜。然后，在导电膜的上表面上涂敷光敏膜，通过曝光和显影(例如蚀刻)可以形成电路图案124和伪图案134。在形成图案124、134之前或基本与之同时可以进行在基础衬底141中形成多个孔126的操作。孔126包括电连接在基础衬底141的上和下表面上形成的电路图案124的孔或透孔。
本发明进一步包括例如在基础衬底141的非功能部分130中形成抽真空孔安置单元150的操作。在某些实施例中，抽真空孔安置单元150由与伪图案134相同的材料形成，并且可以在与伪图案134相同的工艺中形成。设置抽真空孔安置单元150以总体上与抽真空孔54的结构对应，并且，可以具有比抽真空孔54更大的直径以使抽真空孔54的负压不会影响围绕抽真空孔54的区域。抽真空孔安置单元150可以具有任何适当的结构以密封抽真空孔54，例如，抽真空孔安置单元150可以具有比抽真空孔54的直径更大的外环单元151和具有比抽真空孔54的直径更小的内环单元153的环形形状。
然后，如图12中所示，为了在电路图案124上形成保护层146，通过在真空台50中包括的抽真空孔54中建立负压以吸引抽真空孔安置单元150，把基础衬底141安置在真空台50上并固定基础衬底141。抽真空孔安置单元150具有基本与那里临近的图案124、134的厚度相似的厚度(或者在一些情况下更大)。因此，当抽真空孔54接触抽真空孔安置单元150时，密封抽真空孔54以使负压不会影响抽真空孔54周围的区域。在这种情况下，在基础衬底141上形成保护层146。因此，在基础衬底141完全平坦并且保护层146填充透孔126的情况下，涂敷保护层146。
在这种情况下，透孔126不会受到抽真空孔54的负压的影响。因此，保护层146基本完全填充了透孔126，并且不会穿透基础衬底141和真空台50之间的透孔126周围的区域。
然后，虽然未示出，封装半导体芯片和基础衬底141。在这种情况下，半导体芯片和基础衬底141可以是芯片上板(BOC)的封装。即，半导体芯片上表面朝下地安置在具有电极连接单元和在下表面上的球安置单元的基础衬底141的上部分上。在这种情况下，在窗口缝隙的内部空间中设置半导体芯片的电极单元。然后，半导体芯片的电极单元和基础衬底141的电极连接单元引线键合。然后，使用成型材料模制或封装得到的包括引线键合部分的产品。
然后，通过例如通过切割分开每个印刷电路衬底，完成半导体封装的制作。
根据本发明，由于在通过接触平坦抽真空孔安置单元的抽真空孔抽真空吸引基础衬底的情况下形成保护层，可以防止保护层渗透到基础衬底和真空台之间的透孔周围的区域，并由此可以防止在保护层中产生空隙，并且印刷电路板可以具有高的平坦性。因此，增加了半导体封装的可靠性。
虽然参考示例实施例具体描述和说明了本发明，但是本领域技术人员可以理解，在不脱离由所附权利要求限定的精神和范围的情况下，可以对本发明在形式和细节上作出多种修改。
Claims (10)
1.一种板条，包括：
基础衬底，其包括至少一个其中封装有至少一个半导体芯片的功能部分、至少一个临近所述至少一个功能部分的非功能部分和至少一个孔；
电路层，其包括在所述至少一个功能部分的至少一个表面上形成的电路图案和在所述至少一个非功能部分的至少一个表面上形成的伪图案，所述伪图案包括多个伪图案单元，所述伪图案单元彼此分离且从所述伪图案单元位于其上的基础衬底突出，所述伪图案单元的面积小于限定真空台的抽真空孔的预定尺寸；
在电路层上形成的保护层；以及
至少一个抽真空孔安置单元，其形成在所述至少一个非功能部分的一部分上，该至少一个抽真空孔安置单元设置为面积大于所述预定尺寸并且位于对应于抽真空孔的预定位置，以密封所述真空台的抽真空孔。
2.如权利要求1的板条，其中所述至少一个抽真空孔安置单元由与所述伪图案相同的材料形成。
3.如权利要求1的板条，其中所述基础衬底是从由FR-4和双马来酰亚胺三嗪构成的组中选择的。
4.如权利要求1的板条，其中所述至少一个功能部分被所述至少一个非功能部分围绕。
5.如权利要求1的板条，其中在该板条的中心部分设置所述至少一个功能部分。
6.一种包括基础衬底的板条，其中该基础衬底具有至少一个其上封装有至少一个半导体芯片的具有电路图案的功能部分、至少一个具有伪图案的非功能部分、以及在电路图案和伪图案上形成的保护层，所述伪图案包括多个伪图案单元，所述伪图案单元彼此分离且从所述伪图案单元位于其上的基础衬底突出，所述伪图案单元的面积小于限定真空台的抽真空孔的预定尺寸；
其中该板条还包括至少一个在所述非功能部分的一部分上形成的抽真空孔安置单元，该至少一个抽真空孔安置单元设置为面积大于所述预定尺寸并且位于对应于抽真空孔的预定位置，以密封所述真空台的抽真空孔。
7.如权利要求6的板条，其中所述至少一个抽真空孔安置单元由与所述伪图案相同的材料形成。
8.一种制造半导体封装的方法，包括：
提供基础衬底；
在基础衬底的功能部分上形成电路图案，并在基础衬底的非功能部分上形成伪图案，所述伪图案包括多个伪图案单元，所述伪图案单元彼此分离且从所述伪图案单元位于其上的基础衬底突出，所述伪图案单元的面积小于限定真空台的抽真空孔的预定尺寸；
穿过基础衬底形成至少一个孔；
在所述基础衬底的非功能部分上形成至少一个抽真空孔安置单元，该至少一个抽真空孔安置单元设置为面积大于所述预定尺寸并且位于对应于抽真空孔的预定位置，以与真空台的至少一个抽真空孔对应；
把基础衬底安置在真空台上以使所述至少一个抽真空孔安置单元密封所述至少一个抽真空孔；
在所述至少一个抽真空孔中建立负压以把基础衬底保持在所述真空台上；
在基础衬底上形成保护层；和
在基础衬底上封装半导体芯片。
9.如权利要求8的方法，其中所述提供基础衬底的步骤包括从滚筒或卷提供基础衬底。
10.如权利要求8的方法，其中所述形成至少一个抽真空孔安置单元的步骤与所述形成伪图案的步骤同时进行。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060018447 | 2006-02-24 | ||
| KR10-2006-0018447 | 2006-02-24 | ||
| KR1020060018447A KR101070916B1 (ko) | 2006-02-24 | 2006-02-24 | 기판 스트립 및 반도체 패키지 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101083247A CN101083247A (zh) | 2007-12-05 |
| CN101083247B true CN101083247B (zh) | 2010-12-15 |
Family
ID=38443180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007101053913A Expired - Fee Related CN101083247B (zh) | 2006-02-24 | 2007-02-16 | 板条和使用其制造半导体封装的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20070200214A1 (zh) |
| KR (1) | KR101070916B1 (zh) |
| CN (1) | CN101083247B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101131351B1 (ko) * | 2009-10-06 | 2012-04-04 | 삼성전기주식회사 | 기판 스트립 |
| US20140093643A1 (en) * | 2012-09-28 | 2014-04-03 | Tyco Electronics Services Gmbh | Method and system of depositing a viscous material into a surface cavity |
| JP2015046450A (ja) * | 2013-08-28 | 2015-03-12 | イビデン株式会社 | プリント配線板 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5166864A (en) * | 1991-05-17 | 1992-11-24 | Hughes Aircraft Company | Protected circuit card assembly and process |
| US5285619A (en) * | 1992-10-06 | 1994-02-15 | Williams International Corporation | Self tooling, molded electronics packaging |
| CN1235699A (zh) * | 1996-11-01 | 1999-11-17 | 日立化成工业株式会社 | 电子元件装置 |
| US6596937B2 (en) * | 2001-03-19 | 2003-07-22 | Hewlett-Packard Development Company, L.P. | Board-level conformal EMI shield having an electrically-conductive polymer coating over a thermally-conductive dielectric coating |
| CN2691210Y (zh) * | 2004-02-19 | 2005-04-06 | 总格实业股份有限公司 | 具真空吸引效果的定位装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2333904B (en) * | 1998-01-29 | 2002-07-17 | John Michael Lowe | Component placement apparatus |
| US5989760A (en) * | 1998-03-18 | 1999-11-23 | Motorola, Inc. | Method of processing a substrate utilizing specific chuck |
| JP2000357711A (ja) * | 1999-06-15 | 2000-12-26 | Sony Corp | 半導体装置製造用治具および半導体装置の製造方法 |
| TW497165B (en) * | 1999-06-30 | 2002-08-01 | Hitachi Ltd | Method for manufacturing semiconductor integrated circuit device, optical mask used therefor, method for manufacturing the same, and mask blanks used therefor |
| JP2002232094A (ja) | 2001-02-01 | 2002-08-16 | Nippon Carbide Ind Co Inc | 多層配線基板 |
| JP2005159093A (ja) | 2003-11-27 | 2005-06-16 | Kyocera Corp | 多数個取り配線基板 |
| US20070004094A1 (en) * | 2005-06-30 | 2007-01-04 | Hem Takiar | Method of reducing warpage in an over-molded IC package |
| JP2007109938A (ja) * | 2005-10-14 | 2007-04-26 | Nec Electronics Corp | 半導体装置 |
-
2006
- 2006-02-24 KR KR1020060018447A patent/KR101070916B1/ko not_active IP Right Cessation
-
2007
- 2007-02-16 CN CN2007101053913A patent/CN101083247B/zh not_active Expired - Fee Related
- 2007-02-20 US US11/709,016 patent/US20070200214A1/en not_active Abandoned
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5166864A (en) * | 1991-05-17 | 1992-11-24 | Hughes Aircraft Company | Protected circuit card assembly and process |
| US5285619A (en) * | 1992-10-06 | 1994-02-15 | Williams International Corporation | Self tooling, molded electronics packaging |
| CN1235699A (zh) * | 1996-11-01 | 1999-11-17 | 日立化成工业株式会社 | 电子元件装置 |
| US6596937B2 (en) * | 2001-03-19 | 2003-07-22 | Hewlett-Packard Development Company, L.P. | Board-level conformal EMI shield having an electrically-conductive polymer coating over a thermally-conductive dielectric coating |
| CN2691210Y (zh) * | 2004-02-19 | 2005-04-06 | 总格实业股份有限公司 | 具真空吸引效果的定位装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101070916B1 (ko) | 2011-10-06 |
| US20070200214A1 (en) | 2007-08-30 |
| KR20070088178A (ko) | 2007-08-29 |
| CN101083247A (zh) | 2007-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8064215B2 (en) | Semiconductor chip package and printed circuit board | |
| KR100817075B1 (ko) | 멀티스택 패키지 및 그 제조 방법 | |
| US5677575A (en) | Semiconductor package having semiconductor chip mounted on board in face-down relation | |
| US7795742B2 (en) | Semiconductor device having a semiconductor chip, and method for the production thereof | |
| JP3163419B2 (ja) | 電子部品の製造方法 | |
| CN1652316A (zh) | 制造多层封装件的方法 | |
| CN107492529A (zh) | 半导体封装件 | |
| KR20100100680A (ko) | 패턴 기판을 구비하는 집적회로 패키지 시스템 및 그 제조 방법 | |
| US20080211078A1 (en) | Semiconductor packages and method of manufacturing the same | |
| CN108695284A (zh) | 包括纵向集成半导体封装体组的半导体设备 | |
| US7432601B2 (en) | Semiconductor package and fabrication process thereof | |
| TW200843583A (en) | Printed circuit board and method of producing the same | |
| CN101238576A (zh) | 用于半导体和电子子系统封装的芯片载体衬底和印刷电路板上的硬波图案设计 | |
| KR20220007192A (ko) | 언더필이 구비된 반도체 패키지 및 이의 제조 방법 | |
| CN101083247B (zh) | 板条和使用其制造半导体封装的方法 | |
| US8116088B2 (en) | Semiconductor package and method of forming the same, and printed circuit board | |
| US20080290513A1 (en) | Semiconductor package having molded balls and method of manufacturing the same | |
| US20080164619A1 (en) | Semiconductor chip package and method of manufacturing the same | |
| CN102104030A (zh) | 重构晶片的组装 | |
| KR20030095035A (ko) | 레진 스페이서를 사용한 칩 사이즈 스택 패키지 | |
| KR100353557B1 (ko) | 반도체 패키지 제조방법 | |
| CN101204124B (zh) | 防翘曲衬底及其制造方法 | |
| US20230395482A1 (en) | Semiconductor package | |
| CN2559098Y (zh) | 不具防焊膜的集成电路构装结构 | |
| KR101538545B1 (ko) | 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20101215 Termination date: 20140216 |