KR100353557B1 - 반도체 패키지 제조방법 - Google Patents

반도체 패키지 제조방법 Download PDF

Info

Publication number
KR100353557B1
KR100353557B1 KR1020000073399A KR20000073399A KR100353557B1 KR 100353557 B1 KR100353557 B1 KR 100353557B1 KR 1020000073399 A KR1020000073399 A KR 1020000073399A KR 20000073399 A KR20000073399 A KR 20000073399A KR 100353557 B1 KR100353557 B1 KR 100353557B1
Authority
KR
South Korea
Prior art keywords
solder
lead frame
semiconductor package
pad
semiconductor chip
Prior art date
Application number
KR1020000073399A
Other languages
English (en)
Other versions
KR20020044352A (ko
Inventor
김선동
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000073399A priority Critical patent/KR100353557B1/ko
Publication of KR20020044352A publication Critical patent/KR20020044352A/ko
Application granted granted Critical
Publication of KR100353557B1 publication Critical patent/KR100353557B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체 패키지 제조방법에 관한 것으로서, 종래에는 솔더볼을 반도체 패키지의 패드 위치에 정확하게 일치되도록 정렬시키기 어렵고, 미세한 솔더볼을 낱개 단위로 솔더 레지스터의 오픈된 부분에 위치시키기 어려울 뿐만 아니라 솔더를 스크린 프린팅한 다음 고온으로 용융시켜 반도체 패키지의 패드에 접합시키는 과정에서 솔더볼의 크기와 모양이 심하게 변화되는 문제점이 있었던 바, 본 발명은 솔더볼을 반도체 패키지의 패드 위치에 정확하게 일치되도록 정렬이 용이하게 이루어지며, 솔더볼의 크기와 모양을 항상 균일하게 형성할 수 있도록 한 반도체 패키지 제조방법에 관한 것이다.

Description

반도체 패키지 제조방법{A fabricating method of package}
본 발명은 반도체 패키지 제조방법에 관한 것으로, 특히, 솔더볼의 크기나 모양이일정하고, 솔더볼의 부착위치를 쉽게 정렬하기에 적합한 반도체 패키지 제조방법에 관한 것이다.
일반적으로 반도체 패키지는 인쇄회로기판(Printed Circuit Board : 이하 PCB)에 실장하는 방식에 따라 다양한 형태의 리드, 즉, 리드 프레임을 사용하거나 솔더볼을 사용하는 형태, 를 갖게 된다.
도 1 및 도 2 는 다양한 형태의 반도체 패키지 중에서 BGA(Ball Grid Array)타입의 반도체 패키지의 제조과정을 설명하기 위한 도면이다.
도면을 참조하면, 종래의 반도체 패키지 제조과정은 반도체 칩(1)의 패드(2)형성면에 비전도성 감광수지(3)를 스핀 코팅하는 단계와, 비전도성 감광수지(3)를 노광하여 반도체 칩의 패드(2)를 오픈시키는 단계와, 오픈된 반도체 칩의 패드(2)를 금속패턴(4)으로 재배치하는 단계와, 재배치된 금속패턴(4)상에 솔더 레지스터(5)를 스핀 코팅하는 단계와, 솔더 레지스터(5)를 노광하여 금속패턴(4)을 오픈시키는 단계와, 오픈된 금속패턴(4)에 솔더를 스크린 프린팅하거나 솔더볼(6)을 픽 앤 플레이스(pick place)하여 위치시키는 단계와, 고온으로 솔더볼(6)을 용융시켜 금속패턴(4)에 부착하는 단계와, 반도체 칩을 쏘잉하여 반도체 패키지를 완성하는 단계로 이루어진다.
그러나, 이러한 종래의 반도체 패키지 제조방법은 솔더볼을 각각의 위치에 정렬시키기 어렵고, 미세한 솔더볼을 낱개 단위로 솔더 레지스터의 오픈된 부분에 위치시키기 어렵다.
또한, 솔더를 스크린 프린팅하여 솔더 레지스터의 오픈된 부분에 채워넣고, 고온으로 용융하여 금속패턴에 부착시켜 솔더볼을 형성하므로 균일한 크기와 모양의 솔더볼 형성이 불가능하다.
따라서, 본 발명은 솔더볼의 크기나 모양이 일정하고, 솔더볼의 부착위치를 쉽게 정렬하기에 적합한 반도체 패키지 제조방법을 제공하는데 그 목적이 있다.
본 발명에 따른 반도체 패키지 제조방법은 상기 목적을 이루기 위해, 반도체 칩을 준비하는 칩 준비단계와, 칩 준비단계와는 별도로 반도체 칩의 패드에 솔더를 부착하기 위해 리드 프레임을 일부 소정깊이로 식각하여 다수개의 홈을 형성하는 리드 프레임 식각단계와, 홈이 형성된 리드 프레임에 이형제를 코팅하는 코팅단계와, 이형제가 코팅된 리드 프레임의 홈에 솔더를 채워넣는 솔더 충전단계와, 반도체 칩의 패드와 솔더가 채워진 리드 프레임의 홈 위치를 정렬하여 반도체 칩과 리드 프레임을 서로 부착하는 부착단계와, 솔더를 용융시켜 상기 패드에 부착시키는 용융단계와, 리드 프레임을 제거하는 제거단계를 포함하여 이루어지는 것이 특징이다.
도 1 은 종래의 반도체 패키지 제조방법을 설명하기 위한 공정 순서도.
도 2 는 종래의 반도체 패키지 제조방법에 의해 제조되는 반도체 패키지의 구조도.
도 3 는 본 발명에 따른 반도체 패키지 제조방법을 설명하기 위한 공정 순서도.
도 4 는 본 발명에 따른 반도체 패키지 제조방법에 의해 제조되는 반도체 패키지의 구조도.
※ 도면의 주요부분에 대한 부호의 설명 ※
1,10 : 반도체 패키지 2,11 : 패드
3 : 비전도성 감광수지 4 : 금속패턴
5 : 솔더 레지스터 6 : 솔더볼
12 : 리드 프레임 13 : 홈
14 : 이형제 15 : 솔더
16 : 밀봉재
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 패키지 제조방법의 바람직한 일실시예를 상세하게 설명한다.
도 3,4 는 본 발명에 따른 반도체 패키지 제조방법을 설명하기 위한 도면이다.
도면을 참조하면, 본 발명에 따른 반도체 패키지 제조방법은 반도체 칩(10)을 준비하는 칩 준비단계와, 칩 준비단계와는 별도로 재배치된 반도체 패키지의 패드(11)위치와 상호 대응되게 리드 프레임(12)의 일부를 소정깊이로 식각하여 다수개의홈(13)을 형성하는 리드 프레임 식각단계와, 홈(13)이 형성된 리드 프레임(12)에 이형제(14)를 코팅하는 코팅단계와, 이형제(14)가 코팅된 리드 프레임(12)의 홈(13)에 솔더(15)를 채워넣는 솔더 충전단계와, 반도체 칩의 패드(11)와 솔더(15)가 채워진 리드 프레임의 홈(11)위치를 정렬하여 반도체 칩(10)과 리드 프레임(12)을 서로 부착하는 부착단계와, 솔더(15)를 용융시켜 패드(11)에 부착시키는 용융단계와, 리드 프레임(12)을 제거하는 제거단계를 포함하여 이루어진다.
좀더 구체적으로 설명하면, 상기 칩 준비단계는 패드(11)가 재배치된 반도체 칩(10)을 준비하는 단계이다.
상기 리드 프레임 식각단계는 상기 칩 준비단계에서 준비된 반도체 칩의 패드(11)에 부착 형성될 솔더볼과 상호 대응되는 위치의 리드 프레임(12)을 부분 식각하여 솔더(15)가 채워질 다수개의 홈(13)을 형성하는 것이다.
상기 코팅단계는 홈(13)이 형성된 리드 프레임(12)상에 솔더(15)와 리드 프레임(12)의 분리가 용이하게 되도록 이형제(14)를 코팅하는 것이다.
상기 솔더 충전단계는 이형제(14)가 코팅된 리드 프레임(12)에 스텐실(stencil)을 이용하여 스크린 프린팅(screen printing)하는 것으로 솔더(15)를 리드 프레임의 홈(13)에 채워넣는 것이다.
상기 부착단계는 칩 준비단계에서 준비된 반도체 칩의 패드(11)와 솔더 충전단계에서 솔더(15)가 채워진 리드 프레임의 홈(13)위치가 서로 대응되게 정렬시킨 상태에서 다이 본딩(die bonding)용 접착제를 이용하여 반도체 칩(10)의 하면과 리드 프레임(12)의 상면을 서로 접합시키는 것이다.
상기 용융단계는 솔더(15)를 반도체 칩의 패드(11)에 부착하기 위해 고온 상태에서 용융시켜 솔더볼을 형성하는 것이다.
상기 제거단계는 리드 프레임(12)을 식각하여 완전 제거하거나, 또는 리드 프레임(12)을 반도체 칩(10)에서 분리시키는 것이다.
상기 용융단계와 제거단계 사이에는 에폭시 수지 등의 몰딩재(16)를 통해 반도체 칩(10)의 외측을 밀봉하는 밀봉단계가 추가로 이루어진다.
이와 같이 본 발명에 따른 반도체 패키지 제조방법에 의해 제조되는 반도체 패키지는 리드 프레임(12)을 식각하여 미리 반도체 칩의 패드(11)에 부착될 솔더(15)를 채워 넣을 수 있는 홈(13)을 형성함으로써 형성될 솔더볼의 위치 정렬이 용이하게 이루어진다.
또한, 홈(13)에 솔더(15)를 채워넣은 상태에서 용융이 진행되므로 홈(13)에 의해 솔더볼의 크기와 형태를 일정하게 유지시킬 수 있으며, 별도의 픽 앤 플레이스(pick place)과정이 필요없게 된다.
그리고, 본 발명에 따른 반도체 패키지 제조방법에 의해 제조되는 반도체 패키지는 반도체 칩(10)이 밀봉재(16)에 의해 밀봉되므로 외부의 충격에 견디는 기계적 강도가 좋게 된다.
상술한 바와 같이, 본 발명에 따른 반도체 패키지 제조방법은 균일한 크기 및 형태의 솔더볼을 형성할 수 있게 된다. 따라서, 솔더볼의 불량에 따른 반도체 패키지의 특성 저하를 미연에 방지할 수 있게 된다.
그리고, 본 발명에 따른 반도체 패키지 제조방법은 반도체 칩의 외부에 몰딩재가 밀봉됨으로써 외부의 충격에 의해 반도체 칩이 손상되는 것을 방지할 수 있게 된다.

Claims (3)

  1. 반도체 칩을 준비하는 칩 준비단계와;
    상기 칩 준비단계와는 별도로 반도체 칩의 패드에 솔더를 부착하기 위해 리드 프레임을 일부 소정깊이로 식각하여 다수개의 홈을 형성하는 리드 프레임 식각단계와;
    상기 홈이 형성된 리드 프레임에 이형제를 코팅하는 코팅단계와;
    상기 이형제가 코팅된 리드 프레임의 홈에 솔더를 채워넣는 솔더 충전단계와;
    상기 반도체 칩의 패드와 솔더가 채워진 상기 리드 프레임의 홈 위치를 정렬하여 상기 반도체 칩과 리드 프레임을 서로 부착하는 부착단계와;
    상기 솔더를 용융시켜 상기 패드에 부착시키는 용융단계와;
    상기 리드 프레임을 제거하는 제거단계를 포함하여 이루어지는 것이 특징인 반도체 패키지 제조방법.
  2. 청구항 1 에 있어서,
    상기 솔더 충전단계는 스크린 프린팅으로 상기 솔더를 채워넣는 것이 특징인 반도체 패키지 제조방법.
  3. 청구항 1 에 있어서,
    상기 용융단계와 제거단계 사이에는 상기 반도체 칩을 밀봉하는 밀봉 단계가 추가로 이루어지는 것이 특징인 반도체 패키지 제조방법.
KR1020000073399A 2000-12-05 2000-12-05 반도체 패키지 제조방법 KR100353557B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000073399A KR100353557B1 (ko) 2000-12-05 2000-12-05 반도체 패키지 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000073399A KR100353557B1 (ko) 2000-12-05 2000-12-05 반도체 패키지 제조방법

Publications (2)

Publication Number Publication Date
KR20020044352A KR20020044352A (ko) 2002-06-15
KR100353557B1 true KR100353557B1 (ko) 2002-09-28

Family

ID=27679682

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000073399A KR100353557B1 (ko) 2000-12-05 2000-12-05 반도체 패키지 제조방법

Country Status (1)

Country Link
KR (1) KR100353557B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11677059B2 (en) 2017-04-26 2023-06-13 Samsung Electronics Co., Ltd. Light-emitting device package including a lead frame
KR102335216B1 (ko) 2017-04-26 2021-12-03 삼성전자 주식회사 발광소자 패키지

Also Published As

Publication number Publication date
KR20020044352A (ko) 2002-06-15

Similar Documents

Publication Publication Date Title
US8445322B2 (en) Method of fabricating semiconductor package
US6546620B1 (en) Flip chip integrated circuit and passive chip component package fabrication method
US6486562B1 (en) Circuit device with bonding strength improved and method of manufacturing the same
JP2000200859A (ja) チップサイズ半導体パッケ―ジ及びその集合体並びにその製造方法
US6451625B1 (en) Method of fabricating a flip-chip ball-grid-array package with molded underfill
CN101740538A (zh) 具有防流坝的印刷电路板及其制造方法
US5736789A (en) Ball grid array casing for integrated circuits
KR100324332B1 (ko) 솔더 조인트 신뢰성을 향상시킨 비지에이 반도체 패키지및 그 제조 방법
KR20200107200A (ko) 전자 소자 모듈 및 그 제조 방법
US7791195B2 (en) Ball grid array (BGA) package and method thereof
US6673690B2 (en) Method of mounting a passive component over an integrated circuit package substrate
KR100652440B1 (ko) 반도체 패키지, 그 패키지를 이용한 스택 패키지 및 그스택 패키지 형성 방법
KR100353557B1 (ko) 반도체 패키지 제조방법
US20020084535A1 (en) Chip scale package
JPH0936275A (ja) 表面実装型半導体装置の製造方法
KR100221654B1 (ko) 스크린 프린팅을 이용한 금속 범프의 제조 방법
KR100233864B1 (ko) 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 입출력 범프 형성방법
JP2928755B2 (ja) 電子部品の製造方法
KR100209267B1 (ko) 비.지.에이 패키지의 열방출부 형성방법
KR100475338B1 (ko) 와이어본더를이용한칩스케일패키지및제조방법
KR100481424B1 (ko) 칩 스케일 패키지의 제조 방법
KR100490493B1 (ko) 반도체 칩 고정 방법
KR100733245B1 (ko) 내장된 칩 부품을 갖는 인쇄회로기판 및 그 제조방법
KR20030095036A (ko) 플립 칩 패키지의 솔더 범프 연결방법
JP3104527B2 (ja) 電子部品および電子部品の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050824

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee