JP2007109938A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007109938A
JP2007109938A JP2005300148A JP2005300148A JP2007109938A JP 2007109938 A JP2007109938 A JP 2007109938A JP 2005300148 A JP2005300148 A JP 2005300148A JP 2005300148 A JP2005300148 A JP 2005300148A JP 2007109938 A JP2007109938 A JP 2007109938A
Authority
JP
Japan
Prior art keywords
resin
conductor pattern
semiconductor device
resin substrate
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005300148A
Other languages
English (en)
Inventor
Nobuhiro Murai
暢洋 村井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2005300148A priority Critical patent/JP2007109938A/ja
Priority to KR1020060098067A priority patent/KR20070041340A/ko
Priority to TW095137405A priority patent/TW200733331A/zh
Priority to US11/546,997 priority patent/US20070096307A1/en
Priority to CNA2006101361214A priority patent/CN1949501A/zh
Publication of JP2007109938A publication Critical patent/JP2007109938A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】樹脂封止時の樹脂基板の変形（クラックの発生）を簡易な手段で防止する半導体装置を提供すること。
【解決手段】加熱・加圧時の樹脂基板の剛性を高めるため、半導体装置において、樹脂封止されている側の導体パターンの面積占有率を樹脂基板面の７０％以上にする。好ましくは、導体パターン間の間隔を０．１５ｍｍ以下に設定する。
【選択図】図１

Description

本発明は、半導体素子を樹脂封止した半導体装置に関する。
現在、携帯通信端末等の機器においては、樹脂基板上に半導体素子や受動素子等を搭載し、膜状の導体パターンや金属細線で電気経路を構成した半導体装置が使用されている。このような半導体装置において、基板上の半導体素子等は、化学的・物理的作用から保護するために樹脂によって封止されている。
図７及び図８に、半導体素子を搭載した樹脂基板面を樹脂封止した半導体装置の概略図を示す。図７は、半導体素子が搭載された樹脂基板面側から見た上面図であり、図８は、図７のVIII−VIII断面図である。なお、図７において、導体パターン２３には模様が付してあり、また封止樹脂は明示していない。半導体装置２１においては、樹脂基板２８の上下面に、導体パターン２３、２６が配されている。図８上側の導体パターンを上部導体パターン２３、その反対側の導体パターンを下部導体パターン２６と表記すると、上部導体パターン２３と下部導体パターン２６は、樹脂基板２８を貫通するスルーホール２５の内面を被覆する層間導体層２７によって電気的に接続され、半導体素子２２は、上部導体パターン２３上に導電ペースト等の接着剤３０により固着されると共に、金属細線２４を用いて上部導体パターン２３と電気的に接続されている。上部導体パターン２３側にある半導体素子２２等は、封止樹脂２９によって被覆されている。
このような半導体装置の樹脂封止方法としては、トランスファモールド法、ポッティング法、スクリーン印刷法等が知られている。例えば、トランスファモールド法を用いて、半導体装置を樹脂封止する場合、半導体素子等の電子部品の搭載やワイヤボンディング等の配線を施した基板面を上にして、約１８０℃に加熱されたトランスファ成形金型に樹脂基板を載置する。このとき、樹脂基板とトランスファ成形金型との間には、ポリイミド系等の樹脂を主成分とするテープ（リリースフィルム）（例えば、厚さ約０．０６ｍｍ）を介在させる。半導体素子等を搭載した樹脂基板面に金型のゲートより封止樹脂を注入し、封止樹脂を加圧・硬化させることによって、半導体素子等を封止する（例えば、特許文献１参照）。
金型と樹脂基板間に配したテープは、加熱及び加圧によって金型と下部導体パターンとの間を埋めるように変形する。これにより、加熱及び加圧による樹脂基板の変形を抑えて、半導体素子や樹脂基板におけるクラックの発生を防止している。
特開２００１−１２７２２８号公報
半導体装置が樹脂封止される際、樹脂封止される（半導体素子が搭載された）側の樹脂基板面は、１５０℃以上で加熱溶融された封止樹脂と接し、さらに封止樹脂の成形時には加圧されることになる。この高熱と圧力は、樹脂基板を変形させ、半導体素子及び半導体素子が搭載された樹脂基板面にクラックを発生させる。半導体素子や樹脂基板のクラックは、耐湿性の低下等、種々の問題を生じさせることになる。
樹脂基板や半導体素子のクラックを防止する手段として、先に説明したようなテープ（リリースフィルム）を用いることもできるが、この場合、樹脂基板と金型との間にテープを供給する機能を有する樹脂封止装置が必要になるので、設備コスト及び製造コストが高くつくことになる。
したがって、半導体装置の樹脂封止時の変形を防止するために、簡易な手段で半導体装置自体の剛性を向上させる手段が望まれている。
本発明の第１視点によれば、導体パターンが配されている樹脂基板の少なくとも一面に半導体素子が搭載されていると共に当該少なくとも一面が樹脂封止されており、導体パターンは、当該少なくとも一面の表面積の７０％以上を占めている半導体装置を提供する。
樹脂基板の材料となる例えばエポキシ樹脂は、１５０℃以上で曲げ弾性率が大きく低下し、トランスファ成形の加熱温度である１８０℃においては、曲げ弾性率は２５℃のときの２分の１以下となる。また、エポキシ樹脂のバーコール硬度は、弾性率と同様に１００〜１５０℃で低下が始まり、１８０℃のときの硬度は２５℃のときの２分の１以下となる。一方、樹脂基板上に形成される導体パターンを構成する金、ニッケル、銅等の金属は、弾性及び硬度が２５℃のときと１８０℃のときとでほとんど変わらない。そこで、本発明においては、樹脂封止時の加熱及び加圧による樹脂基板の変形を防止するために、樹脂封止される側の樹脂基板面のより広い範囲を導体パターン（金属）で覆うことによって、加熱及び加圧時の剛性を高めた半導体装置を提供する。
上記第１視点の好ましい形態によれば、導体パターンは、他の導体と電気的に接続されていないダミー導体パターンを含む。別の好ましい形態によれば、当該少なくとも一面において、導体パターン間の電気的絶縁をとるための間隔は０．１５ｍｍ以下である。別の好ましい形態によれば、導体パターンの厚さは少なくとも１０μｍである。別の好ましい形態によれば、導体パターンは、複数の種類の導体から構成される多層構造を有する。別の好ましい形態によれば、樹脂封止に使用される樹脂は、エポキシ系樹脂、ポリエステル系樹脂又はフェノール系樹脂である。
本発明によれば、樹脂基板と封止樹脂の接触部分における導体（金属）の割合が広範囲であるので、樹脂基板に高剛性を付与することができる。このため、樹脂封止の際に例えば約１８０℃の封止樹脂が接触しても、樹脂基板が変形しにくくなる。さらに、樹脂基板の露出面積が小さい（導体パターン間の間隔が狭い）ので、封止樹脂から軟化した樹脂基板に加わる封入圧が作用する面積が小さく、導体パターンを含む樹脂基板全体の変形が抑制される。また、１５０℃以下の低温で樹脂封止する場合であっても、封止樹脂成形時と冷却時の封止樹脂と樹脂基板との間の熱歪み差によって生じる樹脂基板の反りを抑えることが可能となる。これにより、樹脂基板及び半導体素子のクラックの発生を防止することができる。
さらに、本発明によれば、半導体装置自体の構造によって樹脂基板の変形を防止することができるので、樹脂封止時に金型と半導体装置との間に配置する変形防止用のテープが不要となる。この結果、テープを供給する工程及び装置を省略することができるので、製造コスト及び設備コストを削減することができる。また、本発明においては、エッチング又はメッキによって形成される導体パターンのパターン形状を設計に応じて変更すればよいだけであるので、非常に簡易に樹脂基板の変形を防止することができる。加えて、半導体装置の変形を抑制できることにより、半導体装置の実装性も向上する。
本発明の第１実施形態に係る半導体装置の上面図を図１に及びII−II線の断面図を図２に示す。図１においては、上部導体パターン３に模様が付されており、また封止樹脂９は図示されていない。半導体装置１は、樹脂基板８、上部導体パターン３、半導体素子２、金属細線（ボンディングワイヤ）４、下部導体パターン６、スルーホール５、及び封止樹脂９を有する。上部導体パターン３及び下部導体パターン６は、樹脂基板８の上面及び下面にメッキ又はエッチングにより形成されている。ここでは、樹脂基板８の封止樹脂９側に形成された導体パターンを上部導体パターン３、その反対側に形成された導体パターンを下部導体パターン６と表記している。上部導体パターン３と下部導体パターン６とは、樹脂基板８を貫通するスルーホール５の内面に形成された層間導体７を介して電気的に接続されている。半導体素子２は、銀等の金属粉を含む又は含まない接着剤１０により上部導体パターン３上に固着されている。さらに、半導体素子２と別の上部導体パターン３とは、金等からなる金属細線（ボンディングワイヤ）４によって電気的に接続されている。樹脂基板８の上部側、すなわち上部導体パターン３、半導体素子２及び金属細線４、は、エポキシ系等の封止樹脂９によって封止されている。
上部導体パターン３は、樹脂封止時の樹脂基板８の変形を防止するため、封止樹脂側の樹脂基板８面において樹脂基板８が上部導体パターン３から露出する領域をできるだけ少なくするように配される。すなわち、上部導体パターン間において絶縁性を確保するための領域を少なくするように上部導体パターン３のパターン形状を形成する。好ましくは、上部導体パターン３は、樹脂基板８面を少なくとも５０％を被覆するようにし、より好ましくは５０％〜７０％、さらに好ましくは７０％以上被覆するようにする。
また、樹脂基板８の露出面を少なくするため、上部導体パターン３間の間隔ｄは、好ましくは０．１５ｍｍ以下、より好ましくは０．１ｍｍ以下にする。上部導体パターン３の厚さは、厚いほど半導体装置自体の剛性を向上させるので、少なくとも１０μｍあると好ましく、より好ましくは３０μｍ以上である。
上部導体パターン３の占有面積を拡大する手段として、電気経路として使用される導体パターンの面積を拡大させてもよいし、又は他の導体ないし電子部品と電気的接続されていないダミー導体パターン３ａを設けてもよい。例えば、図１に示す半導体装置１のように、樹脂基板８の角部や半導体素子１が搭載された上部導体パターン３の周囲に、他の導体ないし部品との絶縁性を保持する領域を確保しながらダミー導体パターン３ａを形成することができる。ダミー導体パターン３ａは、電気経路として使用される導体パターンと同じ材質でもよいし、電気経路としては使用されないので安価ないし硬質な金属等を使用しても良い。
さらに下部導体パターン６においても、占有率を大きくする、及び／又は厚さを厚くするなど、上部導体パターン３と同様の形態にして補助的に半導体装置１の剛性を向上させることができる。
上部導体パターン３及び下部導体パターン６の材質は、金属ならいずれのものでもよいが、電気伝導性に優れた金属が好ましいことは言うまでもなく、単体であっても合金であってもよい。特に、導体パターン３、６は、銅、金、銀又はニッケルから形成することが好ましく、さらにメッキ等を有する多層構造にしてもよい。例えば上層から順に金、ニッケル、銅をそれぞれ厚さ１μｍ、５μｍ、３０μｍで積層した導体パターン３、６を使用することができる。
樹脂基板８の材料は適宜選択することができ、エポキシ系樹脂、ポイリイミド系樹脂等を使用することができる。また、封止樹脂９の材料としては、エポシキ系樹脂、ポリエステル系樹脂、フェノール系樹脂、シリコーン系樹脂等を使用することができる。
本発明の第２実施形態に係る半導体装置の上面図を図３に及びIV−IV線の断面図を図４に示す。図３においては、導体パターン３に模様が付されており、また封止樹脂９は図示されていない。第１実施形態に係る半導体装置１においてはスルーホール５は樹脂基板８を貫通するように形成されているが、第２実施形態に係る半導体装置１においてはスルーホール５は、内面を露出するように樹脂基板８の側面に形成されている。第２実施形態によれば、側面の半田濡れ形状を観察することができる。上部導体パターン３の形態は、第１実施形態と同様に構成されている。
導体パターン間の間隔ｄが０．０７５ｍｍ、０．１０ｍｍ、０．１５ｍｍ、０．２０ｍｍ、０．２５ｍｍ、０．３０ｍｍ、０．３５ｍｍ及び０．３７５ｍｍと異なる図５に示すような半導体装置１を作製し、各半導体装置１における樹脂封止の際のクラック等の発生状況を調べた。厚さ１１０μｍのガラスエポキシの樹脂基板８上に、銅、ニッケル及び金からなる導体パターン３、６を形成し、上部導体パターン３上に銀粉を含む接着剤１０を用いて半導体素子２を搭載した。導体パターン３、６は、下層が厚さ２３μｍの銅、上層が厚さの合計７μｍのニッケルと金から構成されている。上部導体パターン３と半導体素子２とは金属細線４によって電気的に接続し、上部導体パターン３と下部導体パターン６もスルーホール５を通じて電気的に接続した。また、樹脂基板８の角部に、半導体素子２等と電気的に接続されていない、樹脂基板８上を覆うだけのダミー導体パターン３ａを形成した。最後に、半導体素子２が搭載された面側をエポキシ樹脂で封止した。樹脂封止は、トランスファ成形法を用いて、テープを使用せずに、温度１７５℃、圧力約９．８×１０６Ｐａ（約１００ｋｇｆ／ｃｍ２）、封止保持時間約２分の条件で行った。
樹脂封止の際に半導体素子２に発生した平均クラック数（半導体装置１個当たり）と上部導体パターン３の間隔ｄとの関係を示すグラフを図６に示す。クラックは、半導体素子２の上面から下面に向けて発生していた。図６によれば、上部導体パターン３間の間隔が０．２ｍｍを超える（上部導体パターン３の占有率約５０％未満）とクラック数が増大しているが、導体パターン間の間隔ｄが１．５ｍｍ以下（上部導体パターン３の占有率約７０％以上）の範囲ではクラックの発生は認められなかった。これより、導体パターンの間隔（導体パターンの占有率）が樹脂封止時のクラックの発生に大きな影響を及ぼすことが示され、導体パターンの間隔（導体パターンの占有率）の調整によってテープを使用しなくてもクラックの発生を防止できることが判明した。
本発明の第１実施形態に係る半導体装置の上面図。 図１におけるII−II線の断面図。 本発明の第２実施形態に係る半導体装置の上面図。 図３におけるIV−IV線の断面図。 実施例で作製した半導体装置の上面図。 実施例におけるクラックの発生数を示すグラフ。 背景技術を説明するための半導体装置の上面図。 図７におけるVIII−VIII線の断面図。
符号の説明
１ 半導体装置
２ 半導体素子
３ 上部導体パターン
３ａ ダミー導体パターン
４ 金属細線（ボンディングワイヤ）
５ スルーホール
６ 下部導体パターン
７ 層間導体
８ 樹脂基板
９ 封止樹脂
１０ 接着剤
２１ 半導体装置
２２ 半導体素子
２３ 上部導体パターン
２４ 金属細線（ボンディングワイヤ）
２５ スルーホール
２６ 下部導体パターン
２７ 層間導体
２８ 樹脂基板
２９ 封止樹脂
３０ 接着剤


Claims (6)

  1. 導体パターンが配されている樹脂基板の少なくとも一面に半導体素子が搭載されていると共に前記少なくとも一面が樹脂封止されている半導体装置において、
    前記導体パターンは、前記少なくとも一面の表面積の７０％以上を占めていることを特徴とする半導体装置。
  2. 前記導体パターンは、他の導体と電気的に接続されていないダミー導体パターンを含むことを特徴とする請求項１に記載の半導体装置。
  3. 前記少なくとも一面において、前記導体パターン間の電気的絶縁をとるための間隔は０．１５ｍｍ以下であることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記導体パターンの厚さは少なくとも１０μｍであることを特徴とする請求項１〜３のいずれか一項に記載の半導体装置。
  5. 前記導体パターンは、複数の種類の導体から構成される多層構造を有することを特徴とする請求項１〜４のいずれか一項に記載の半導体装置。
  6. 樹脂封止に使用される樹脂は、エポキシ系樹脂、ポリエステル系樹脂又はフェノール系樹脂であることを特徴とする請求項１〜５のいずれか一項に記載の半導体装置。
JP2005300148A 2005-10-14 2005-10-14 半導体装置 Withdrawn JP2007109938A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005300148A JP2007109938A (ja) 2005-10-14 2005-10-14 半導体装置
KR1020060098067A KR20070041340A (ko) 2005-10-14 2006-10-09 반도체 장치
TW095137405A TW200733331A (en) 2005-10-14 2006-10-11 Semiconductor device
US11/546,997 US20070096307A1 (en) 2005-10-14 2006-10-13 Semiconductor device
CNA2006101361214A CN1949501A (zh) 2005-10-14 2006-10-16 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005300148A JP2007109938A (ja) 2005-10-14 2005-10-14 半導体装置

Publications (1)

Publication Number Publication Date
JP2007109938A true JP2007109938A (ja) 2007-04-26

Family

ID=37995192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005300148A Withdrawn JP2007109938A (ja) 2005-10-14 2005-10-14 半導体装置

Country Status (5)

Country Link
US (1) US20070096307A1 (ja)
JP (1) JP2007109938A (ja)
KR (1) KR20070041340A (ja)
CN (1) CN1949501A (ja)
TW (1) TW200733331A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101070916B1 (ko) * 2006-02-24 2011-10-06 삼성테크윈 주식회사 기판 스트립 및 반도체 패키지 제조방법
US9449943B2 (en) * 2013-10-29 2016-09-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of balancing surfaces of an embedded PCB unit with a dummy copper pattern
WO2018150560A1 (ja) * 2017-02-20 2018-08-23 新電元工業株式会社 電子装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW368745B (en) * 1994-08-15 1999-09-01 Citizen Watch Co Ltd Semiconductor device with IC chip highly secured
JP3310617B2 (ja) * 1998-05-29 2002-08-05 シャープ株式会社 樹脂封止型半導体装置及びその製造方法
JP4359257B2 (ja) * 2004-07-06 2009-11-04 三星電機株式会社 Ｂｇａパッケージおよびその製造方法

Also Published As

Publication number Publication date
US20070096307A1 (en) 2007-05-03
CN1949501A (zh) 2007-04-18
TW200733331A (en) 2007-09-01
KR20070041340A (ko) 2007-04-18

Similar Documents

Publication Publication Date Title
US20200091111A1 (en) Stacked semiconductor system having interposer of half-etched and molded sheet metal
JP4882562B2 (ja) 熱伝導基板とその製造方法及び電源ユニット及び電子機器
KR20140021910A (ko) 코어기판 및 이를 이용한 인쇄회로기판
KR101070098B1 (ko) 인쇄회로기판 및 그의 제조 방법
TW201021186A (en) Lead frame board, method of forming the same, and semiconductor device
JP4946488B2 (ja) 回路モジュール
JP2012074497A (ja) 回路基板
JP5611315B2 (ja) パッケージキャリア
JP2008192787A (ja) 熱伝導基板とこれを用いた回路モジュールとその製造方法
JP5003202B2 (ja) 熱伝導基板とその製造方法及び回路モジュール
JP2007109938A (ja) 半導体装置
JP2008205344A (ja) 熱伝導基板とその製造方法及びこれを用いた回路モジュール
CN107845610B (zh) 基板结构及其制作方法
JP3632024B2 (ja) チップパッケージ及びその製造方法
KR20140020767A (ko) 칩형 전자 부품 및 접속 구조체
JP4924045B2 (ja) 回路モジュール
JP2007258197A (ja) 半導体装置用テープキャリア及びその製造方法
TW201036113A (en) Substrateless chip package and fabricating method
JP2008177382A (ja) 熱伝導基板とその製造方法及びこれを用いた回路モジュール
JP2008021817A (ja) 熱伝導基板とその製造方法及び電源ユニット及び電子機器
JP2008177381A (ja) 熱伝導基板とその製造方法及びモジュール
JP2011166029A (ja) 配線基板、それを用いた電子装置、及び配線基板の製造方法
JP2011029518A (ja) フレキシブルプリント配線板、半導体装置及びその製造方法
JP2006108130A (ja) 半導体装置およびその製造方法
JP2008084949A (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090106