KR101131351B1 - 기판 스트립 - Google Patents

기판 스트립 Download PDF

Info

Publication number
KR101131351B1
KR101131351B1 KR1020090094801A KR20090094801A KR101131351B1 KR 101131351 B1 KR101131351 B1 KR 101131351B1 KR 1020090094801 A KR1020090094801 A KR 1020090094801A KR 20090094801 A KR20090094801 A KR 20090094801A KR 101131351 B1 KR101131351 B1 KR 101131351B1
Authority
KR
South Korea
Prior art keywords
substrate
bumps
dummy region
carrier dam
substrate strip
Prior art date
Application number
KR1020090094801A
Other languages
English (en)
Other versions
KR20110037381A (ko
Inventor
강귀원
신영환
김근호
문금영
김진관
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090094801A priority Critical patent/KR101131351B1/ko
Publication of KR20110037381A publication Critical patent/KR20110037381A/ko
Application granted granted Critical
Publication of KR101131351B1 publication Critical patent/KR101131351B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333Trays for chips

Abstract

본 발명은 기판 스트립에 관한 것으로, 상면에 범프가 형성된 복수의 기판 유닛, 상기 복수의 기판 유닛이 포함된 복수의 기판 영역, 상기 복수의 기판 영역을 둘러싸는 더미 영역, 및 상기 더미 영역에 돌출되게 형성되되, 기판 스트립의 병렬 적치시 상기 범프의 상부에 이격 공간을 형성하여 상기 범프를 보호하는 캐리어댐을 포함하는 것을 특징으로 하며, 기판 유닛의 범프 손상을 방지하면서 병렬 적치가 가능한 기판 스트립을 제공한다.
기판 스트립, 캐리어댐, 범프 손상 방지

Description

기판 스트립{Substrate Strip}
본 발명은 기판 스트립에 관한 것이다.
일반적으로 웨이퍼 한 장당 칩이 수십 개에서 혹은 수백 개를 형성할 수 있으나, 칩 자체만으로는 외부로부터 전기를 공급받아 전기신호를 주고 받을 수 없을 뿐만 아니라 미세한 회로를 담고 있기 때문에 외부의 충격에 의해 쉽게 손상된다. 이에 따라, 칩에 전기적인 연결을 해주고, 또한 외부의 충격으로부터 보호해주는 패키징 기술이 점진적으로 발전하게 되었다.
최근에는 반도체 장치의 고집적화, 메모리 용량의 증가, 다기능화 및 고밀도 실장의 요구 등이 가속화되고 있으며, 이들의 요구를 만족시키기 위해 와이어 본딩 (Wire Bonding) 접합구조에서 플립 칩 범프(Flip Chip Bump)를 이용하는 접합구조로 확대되고 있으며, 이중 하이-엔드(high-end) 급 기능을 하는 구조는 어셈블리 수율 향상을 위하여 기판 스트립 상태에서 범프를 형성하게 된다.
한편, 플립 칩 범프를 이용한 기판 스트립의 경우, 플립 칩 범프의 손상을 방지하기 위하여 별도의 매거진을 사용하여 제품을 이동하고 있으며, 포장시에는 기판 스트립 간 별도의 간지를 삽입하여 박스에 담는다.
도 1은 종래기술에 따른 기판 스트립(10)의 평면도이다. 이하, 도 1을 참조하여 종래기술에 따른 기판 스트립(10)을 설명하면 다음과 같다.
종래기술에 따른 기판 스트립(10)은 단위 반도체칩(미도시)이 실장되는 복수의 기판 유닛(11), 복수의 기판 유닛(11)이 모여서 형성된 복수의 기판 영역(12), 기판 영역(12)을 둘러싸는 더미 영역(13), 및 기판 영역(12) 사이의 더미 영역(13)에 형성되는 슬롯(17; slot)으로 구성된다.
한편, 플립 칩 범프를 이용한 기판 스트립(10)의 경우 기판 유닛(11) 상에 반도체칩(미도시)과 연결되는 범프(미도시)가 형성된다.
그러나, 종래와 같은 기판 스트립(10)의 경우, 플립 칩 범프 접합 구조로 기판 스트립(10)을 제조하여 병렬 적치할 때, 기판 유닛(11) 상의 범프(미도시)가 노출되어 범프(미도시)가 손상될 수 있으므로, 매거진과 간지를 별도로 이용해야하고, 이에 따라, 공정시간, 공정비용 및 작업공간이 증가하는 문제점이 있었다.
또한, 매거진을 이용하여 기판 스트립(10)을 이동시키는 경우, 매거진 내의 이물에 의해 기판 스트립(10)이 오염되는 문제점이 있었다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하고자 창출된 것으로서, 본 발명의 목적은 별도의 매거진과 간지를 이용하지 않음으로써, 공정비용, 공정시간, 및 작업공간을 절감하는 기판 스트립을 제공하기 위한 것이다.
본 발명의 다른 목적은 매거진 내의 이물에 의한 오염을 방지하는 기판 스트립을 제공하기 위한 것이다.
본 발명의 바람직한 제1 실시예에 따른 기판 스트립은, 상면에 범프가 형성된 복수의 기판 유닛, 상기 복수의 기판 유닛이 포함된 복수의 기판 영역, 상기 복수의 기판 영역을 둘러싸는 더미 영역, 및 상기 더미 영역에 돌출되게 형성되되, 기판 스트립의 병렬 적치시 상기 범프의 상부에 이격 공간을 형성하여 상기 범프를 보호하는 캐리어댐을 포함하는 것을 특징으로 한다. 여기서, 상기 기판 유닛이, 상면에 상기 범프와 연결되는 제1 회로층이 형성되고 하면에 제2 회로층이 형성된 베이스기판, 상기 베이스기판의 상부에 형성된 제1 솔더레지스트층, 및 상기 베이스기판의 하부에 형성된 제2 솔더레지스트층을 포함하는 것을 특징으로 한다.
또한, 상기 캐리어댐은 돌출된 높이가 상기 범프의 최상측 높이보다 높은 것을 특징으로 한다.
또한, 상기 캐리어댐은 상기 더미 영역의 상면으로부터 돌출된 것을 특징으로 한다.
또한, 상기 캐리어댐은 상기 더미 영역의 하면으로부터 돌출된 것을 특징으로 한다.
또한, 상기 캐리어댐은 상기 더미 영역의 상면, 및 하면으로부터 돌출되고, 상기 돌출된 높이의 합은 상기 범프의 최상측 높이보다 높은 것을 특징으로 한다.
또한, 상기 캐리어댐은 상기 복수의 기판 영역 사이의 상기 더미 영역에 길이방향으로 형성된 것을 특징으로 한다.
또한, 상기 캐리어댐은 솔더레지스트 또는 몰딩재로 구성된 것을 특징으로 한다.
또한, 상기 더미 영역의 최외곽에 형성되는 툴링홀, 정렬마크, 및 상기 더미 영역의 일측 너비방향 모서리부에 형성되는 몰드게이트를 더 포함하는 것을 특징으로 한다.
본 발명의 바람직한 제2 실시예에 따른 기판 스트립은, 본 발명의 바람직한 제1 실시예에 따른 기판 스트립에 있어서, 상기 캐리어댐은 상기 더미 영역의 외측 모서리부에 형성된 것을 특징으로 한다.
여기서, 상기 복수의 기판 영역 사이의 상기 더미 영역에 형성된 슬롯을 더 포함하는 것을 특징으로 한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해질 것이다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따른 기판 스트립은 더미 영역에 캐리어댐을 형성함으로써, 범프의 손상을 방지하고, 이에 따라 기판 스트립을 병렬 적치하는 것이 가능하며, 별도의 매거진 및 간지를 필요치 않아 작업공간, 공정시간, 및 공정비용이 절감되는 장점이 있다.
또한, 본 발명에 따른 기판 스트립은 별도의 매거진을 이용하지 않으므로 매거진에 의한 오염을 방지하는 장점이 있다.
또한, 본 발명에 따른 기판 스트립은 캐리어댐을 더미 영역의 외측 모서리부에 형성함으로써, 기판 영역 사이의 더미 영역에 슬롯을 형성할 수 있고, 기판 스트립의 휨 현상을 감소시키는 장점이 있다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 제1, 제2 등의 용어는 다양한 구성요소들 을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 2는 본 발명의 바람직한 제1 실시예에 따른 기판 스트립(100a)의 평면도이고, 도 3은 도 2에 도시한 기판 스트립(100a)에 형성된 기판 유닛(101)의 단면도이며, 도 4 내지 도 6은 도 2에 도시한 기판 스트립(100a)에 형성된 범프(104)와 캐리어댐(107a)의 높이를 설명하기 위한 도면이다. 이하, 이를 참조하여 본 실시예에 따른 기판 스트립(100a)에 대해 설명하기로 한다.
도 2에 도시한 바와 같이, 기판 스트립(100a)은 범프(104; 도 3에 도시)가 형성된 복수의 기판 유닛(101), 복수의 기판 유닛(101)이 포함된 복수의 기판 영역(102), 기판 영역(102)을 둘러싸는 더미 영역(103), 더미 영역(103)에 형성된 캐리어댐(107a)을 포함한다.
기판 유닛(101)은 단위 반도체칩(미도시)이 실장되는 영역으로, 도 3에 도시한 바와 같이, 베이스기판(109), 베이스기판(109)의 상, 하면에 각각 형성된 제1 회로층(110)과 제2 회로층(112), 제1 회로층(110)과 연결되는 범프(104), 및 제1 솔더레지스트층(111)과 제2 솔더레지스트층(113)으로 구성된다.
여기서, 베이스기판(109)은 이후에 기판 스트립(100a)의 기판 영역(102)에 실장되는 반도체칩(미도시)의 하중, 및 기판 스트립(100a)의 자중을 지지할 수 있는 경질의 소재로 이루어지며, 예를 들면, 금속판 또는 절연재가 될 수 있다. 베이스기판(109)이 절연재로 구성되는 경우, 예를 들어, 에폭시 수지 또는 개질된 에폭시 수지, 비스페놀 A 수지, 에폭시-노볼락 수지, 아라미드 강화되거나 유리 섬유 강화되거나 종이 강화된 에폭시 수지를 포함한 경질의 절연재로 구성될 수 있다.
제1 회로층(110)은 베이스기판(109) 상면에, 제2 회로층(112)은 베이스기판(109) 하면에 각각 형성된다. 또한, 제1 회로층(110) 및 제2 회로층(112)은 통상적인 SAP(Semi-Additive Process), MSAP(Modified Semi-Additive Process), 또는 서브트랙티브(Subtractive) 공법 등을 이용하여 형성할 수 있고, 비아(미도시)를 통해 전기적 연결될 수 있다. 한편, 제1 회로층(110) 및 제2 회로층(112)의 물질로는 예를 들면, 금, 은, 구리, 니켈 등의 전기 전도성 금속으로 이루어질 수 있다. 또한, 제1 회로층(110)은 반도체칩(미도시)이 범프(104)를 통해 연결되는 본딩 패드(114)를 포함하고, 제2 회로층(112)은 솔더볼이 형성되는 볼 랜드(115)를 포함할 수 있다.
제1 솔더레지스트층(111)은 제1 회로층(110)을 포함한 베이스기판(109)의 상면에 형성되며, 제1 회로층(110)을 함침하여 형성된다. 또한, 제2 솔더레지스트층(113)은 제2 회로층(112)을 포함한 베이스기판(109)의 하면에 형성되며, 제2 회 로층(112)을 함침하여 형성된다. 여기서, 제1 솔더레지스트층(111) 및 제2 솔더레지스트층(113)은 예를 들어, 액상 솔더레지스트 잉크를 사용하여 형성할 수 있다. 한편, 제1 회로층(110)의 본딩 패드(114)와 제2 회로층(112)의 볼 랜드(115)는 각각 제1 솔더레지스트층(111) 및 제2 솔더레지스트층(113)에 형성된 오픈부(116)를 통하여 노출된다.
범프(104)는 제1 회로층(110) 중 본딩 패드(114)에 형성되며, 본딩 패드(114)와 반도체칩(미도시)을 전기적으로 연결한다. 또한, 범프(104)는 예를 들어, 본딩 패드(114)에 솔더페이스트(Solder Paste)를 인쇄하고, 리플로우 가열한 후, 플럭스를 제거하는 디플럭스(Deflux) 과정을 거쳐서 형성할 수 있다. 한편, 범프(104)의 물질은 전기 전도성 금속인 것이 바람직하다.
기판 영역(102)은 단위 기판 유닛(101)이 모여서 하나의 영역을 구성한 부분으로, 기판 스트립(100a)에는 복수의 기판 영역(102)이 형성된다. 또한, 기판 스트립(100a)의 기판 영역(102)에 반도체칩(미도시)이 실장된다.
더미 영역(103)은 기판 영역(102)의 주위를 둘러싸면서 형성되는 부재로서, 반도체칩(미도시)이 본딩되지 않는 영역이다.
더미 영역(103)에는 몰딩 수지가 원활하게 공급될 수 있게 하는 몰드게이트(108), 기판 스트립(100a)의 가공시에 기준으로 사용되는 툴링홀(미도시; tooling hole), 반도체칩(미도시)을 실장하기 위한 정렬마크(미도시)가 형성될 수 있다. 또한, 정렬마크(미도시), 및 툴링홀(미도시)은 더미 영역(103)의 최외곽에 형성되고, 몰드게이트(108)는 더미 영역(103)의 일측 너비방향(105) 모서리부에 형성될 수 있다. 여기서, 더미 영역(103)이 넓어질수록 기판 스트립(100a) 상의 유효 면적이 감소하는바, 더미 영역(103)은 상기 툴링홀 등이 형성될 수 있을 정도 크기로 형성하는 것이 바람직하다.
캐리어댐(107a)은 기판 유닛(101)에 형성된 범프(104)를 보호하는 부재로서, 더미 영역(103)에 형성된다.
여기서, 기판 스트립(100a)을 병렬 적치식으로 배열하는 경우 상부 기판 스트립의 하면과 하부 기판 스트립의 범프(104)가 접촉되는데, 이때 범프(104)가 손상될 수 있다. 따라서, 범프(104)가 손상되지 않도록, 기판 스트립(100a) 병렬 적치시 범프(104)의 상부에 이격 공간을 형성하는 캐리어댐(107a)을 기판 영역(102) 사이의 더미 영역(103)에 길이방향(106)으로 형성할 수 있다. 캐리어댐(107a)은 각각 더미 영역(103)의 상면에만 돌출시킬 수 있고, 하면에만 돌출시킬 수도 있고, 양면 모두에 돌출시킬 수도 있다.
구체적으로, 도 4에 도시한 바와 같이, 캐리어댐(107a)을 더미 영역(103)의 상면에 돌출되게 형성하고, 캐리어댐(107a)의 돌출된 높이(t1)를 범프(104)의 최상측 높이(t2)보다 높게 구성할 수 있다(t1>t2). 이때, 상부 기판 스트립의 더미 영역 하면은 하부 기판 스트립(100a)의 캐리어댐(107a)에 접촉되는바, 하부 기판 스트립(100a)에 형성된 범프(104)의 상부에는 이격 공간이 형성될 수 있다.
또한, 도 5에 도시한 바와 같이, 캐리어댐(107a)을 더미 영역(103)의 하면에 돌출되게 형성하고, 캐리어댐(107a)의 돌출된 높이(t3)가 범프(104)의 최상측 높이(t2)보다 높도록 구성할 수 있다(t3>t2). 이때, 상부 기판 스트립에 형성된 캐리어댐은 하부 기판 스트립(100a)의 더미 영역(103) 상면에 접촉되는바, 하부 기판 스트립(100a)에 형성된 범프(104)의 상부에 이격 공간이 형성될 수 있다.
또한, 도 6에 도시한 바와 같이, 캐리어댐(107a)을 더미 영역(103)의 상면과 하면 모두에 돌출되게 형성하고, 더미 영역(103)의 상면에 돌출된 캐리어댐(107a)의 높이(t4)와 하면에 돌출된 캐리어댐(107a)의 높이(t5)의 합을 범프(104)의 최상측 높이(t2)보다 높게 구성할 수 있다(t4+t5>t2). 이때, 상부 기판 스트립의 더미 영역 하면에 돌출된 캐리어댐은 하부 기판 스트립(100a)의 더미 영역(103) 상면에 돌출된 캐리어댐(107a)과 접촉되는바, 하부 기판 스트립(100a)에 형성된 범프(104)의 상부에 이격 공간이 형성될 수 있다.
상기와 같이, 기판 스트립(100a)의 병렬 적치시에 범프(104)의 상부에 이격 공간이 형성됨에 따라, 범프(104)의 손상을 방지하면서 기판 스트립(100a)을 병렬 적치하는 것이 가능하여 별도의 매거진이 필요치 않고, 포장시에도 별도의 간지가 필요치 않을 수 있다.
한편, 캐리어댐(107a)의 물질로는 기판 스트립(100a)과 어셈블리시 문제를 일으키지 않는 재료가 바람직하다. 예를 들어, 솔더레지스트나 몰딩재는 기판 스트립(100a)과 어셈블리시 문제를 일으키지 않으므로, 캐리어댐(107a)의 물질로 구성할 수 있다.
또한, 도 2에서는 캐리어댐(107b)이 더미 영역(103)의 길이방향(106)을 모두 포함하는 길이로 형성되어 있으나, 이는 예시적인 것으로서, 범프(104)의 손상을 방지할 수 있는 형상이라면 모두 가능하다.
도 7은 본 발명의 바람직한 제2 실시예에 따른 기판 스트립(100b)의 평면도이다. 이하, 이를 참조하여 본 실시예에 따른 기판 스트립(100b)에 대해 설명하기로 한다. 여기서, 동일하거나 대응하는 구성요소는 동일한 도면부호로 지칭되며, 제1 실시예와 중복되는 설명은 생략하기로 한다.
도 7에 도시한 바와 같이, 기판 스트립(100b)은 범프(104)가 형성된 복수의 기판 유닛(101), 복수의 기판 유닛(101)이 포함된 복수의 기판 영역(102), 기판 영역(102)을 둘러싸는 더미 영역(103), 및 더미 영역(103)의 외측에 형성되는 캐리어댐(107b)을 포함한다.
본 실시예에 따른 캐리어댐(107b)은 더미 영역(103)의 외측 모서리부에 형성될 수 있다. 또한, 캐리어댐(107b)은 제1 실시예와 같이, 더미 영역(103)의 상면 또는 하면에 돌출되거나, 상, 하면 모두에 돌출되어, 기판 스트립(100b)의 병렬 적치시 기판 유닛(101)에 형성된 범프(104)의 손상을 방지할 수 있다.
한편, 캐리어댐(107b)이 더미 영역(103)의 외측 너비방향(105)과 길이방향(106) 모서리부에 형성됨에 따라, 사방에 형성된 캐리어댐(107b)이 기판 스트립(100b)의 균형을 잡아줌으로써, 기판 스트립(100b)이 높은 온도와 압력을 받더라 도 휘는 현상(warpage)을 방지할 수 있다. 이때, 캐리어댐(107b)의 물질로는 열팽창 계수가 낮고 강성이 높은 액정폴리머나 폴리이미드인 것이 바람직하다.
또한, 본 실시예의 기판 스트립(100b)은 슬롯(117)을 더 포함할 수 있다. 슬롯(117)은 기판 영역(102) 사이의 더미 영역(103)에 형성되어, 그 크기로서 기판 스트립(100b)의 휨 현상을 방지하는 부재이다. 따라서, 캐리어댐(107b)과 함께, 플립 칩 범프 접합 구조로 형성된 기판 스트립(100b)에 고온과 고압이 가해지더라도, 기판 스트립(100b)의 휨 현상을 방지할 수 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 기판 스트립은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
도 1은 종래기술에 따른 기판 스트립의 평면도이다.
도 2는 본 발명의 바람직한 제1 실시예에 따른 기판 스트립의 평면도이다.
도 3은 도 2에 도시한 기판 스트립에 형성된 기판 유닛의 단면도이다.
도 4 내지 도 6은 도 2에 도시한 기판 스트립에 형성된 범프와 캐리어댐의 높이를 설명하기 위한 도면이다.
도 7은 본 발명의 바람직한 제2 실시예에 따른 기판 스트립의 평면도이다.
<도면의 주요부분에 대한 부호 설명>
101 : 기판 유닛 102 : 기판 영역
103 : 더미 영역 104 : 범프
105 : 너비방향 106 : 길이방향
107a, 107b : 캐리어댐 108 : 몰드게이트
109 : 베이스기판 110 : 제1 회로층
111 : 제1 솔더레지스트층 112 : 제2 회로층
113 : 제2 솔더레지스트층 114 : 본딩 패드
115 : 볼 랜드 116 : 오픈부
117 : 슬롯

Claims (11)

  1. 상면에 범프가 형성된 복수의 기판 유닛;
    상기 복수의 기판 유닛이 포함된 복수의 기판 영역;
    상기 복수의 기판 영역을 둘러싸는 더미 영역; 및
    상기 더미 영역에 돌출되게 형성되되, 기판 스트립의 병렬 적치시 상기 범프의 상부에 이격 공간을 형성하여 상기 범프를 보호하는 캐리어댐;
    을 포함하는 기판 스트립.
  2. 상면에 범프가 형성된 복수의 기판 유닛;
    상기 복수의 기판 유닛이 포함된 복수의 기판 영역;
    상기 복수의 기판 영역을 둘러싸는 더미 영역; 및
    상기 더미 영역에 돌출되게 형성되되, 기판 스트립의 병렬 적치시 상기 범프의 상부에 이격 공간을 형성하여 상기 범프를 보호하는 캐리어댐;
    을 포함하되,
    상기 기판 유닛이, 상면에 상기 범프와 연결되는 제1 회로층이 형성되고 하면에 제2 회로층이 형성된 베이스기판, 상기 베이스기판의 상부에 형성된 제1 솔더레지스트층, 및 상기 베이스기판의 하부에 형성된 제2 솔더레지스트층을 포함하는 것을 특징으로 하는 기판 스트립.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 캐리어댐은 돌출된 높이가 상기 범프의 최상측 높이보다 높은 것을 특징으로 하는 기판 스트립.
  4. 청구항 3에 있어서,
    상기 캐리어댐은 상기 더미 영역의 상면으로부터 돌출된 것을 특징으로 하는 기판 스트립.
  5. 청구항 3에 있어서,
    상기 캐리어댐은 상기 더미 영역의 하면으로부터 돌출된 것을 특징으로 하는 기판 스트립.
  6. 청구항 1 또는 청구항 2에 있어서,
    상기 캐리어댐은 상기 더미 영역의 상면, 및 하면으로부터 돌출되고, 상기 돌출된 높이의 합은 상기 범프의 최상측 높이보다 높은 것을 특징으로 하는 기판 스트립.
  7. 청구항 1 또는 청구항 2에 있어서,
    상기 캐리어댐은 상기 복수의 기판 영역 사이의 상기 더미 영역에 길이방향으로 형성된 것을 특징으로 하는 기판 스트립.
  8. 청구항 1 또는 청구항 2에 있어서,
    상기 캐리어댐은 상기 더미 영역의 외측 모서리부에 형성된 것을 특징으로 하는 기판 스트립.
  9. 청구항 1 또는 청구항 2에 있어서,
    상기 캐리어댐은 솔더레지스트 또는 몰딩재로 구성된 것을 특징으로 하는 기판 스트립.
  10. 청구항 1 또는 청구항 2에 있어서,
    상기 복수의 기판 영역 사이의 상기 더미 영역에 형성된 슬롯을 더 포함하는 것을 특징으로 하는 기판 스트립.
  11. 청구항 1 또는 청구항 2에 있어서,
    상기 더미 영역의 최외곽에 형성되는 툴링홀, 정렬마크, 및 상기 더미 영역의 일측 너비방향 모서리부에 형성되는 몰드게이트를 더 포함하는 것을 특징으로 하는 기판 스트립.
KR1020090094801A 2009-10-06 2009-10-06 기판 스트립 KR101131351B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090094801A KR101131351B1 (ko) 2009-10-06 2009-10-06 기판 스트립

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090094801A KR101131351B1 (ko) 2009-10-06 2009-10-06 기판 스트립

Publications (2)

Publication Number Publication Date
KR20110037381A KR20110037381A (ko) 2011-04-13
KR101131351B1 true KR101131351B1 (ko) 2012-04-04

Family

ID=44044867

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090094801A KR101131351B1 (ko) 2009-10-06 2009-10-06 기판 스트립

Country Status (1)

Country Link
KR (1) KR101131351B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10144724A (ja) 1996-11-12 1998-05-29 Nec Corp テープキャリアパッケージテープ
KR20040083898A (ko) * 2003-03-25 2004-10-06 (주)케이나인 댐을 이용한 플립칩 패키징 방법
KR20070088178A (ko) * 2006-02-24 2007-08-29 삼성테크윈 주식회사 기판 스트립 및 반도체 패키지 제조방법
US20080241991A1 (en) 2007-03-26 2008-10-02 National Semiconductor Corporation Gang flipping for flip-chip packaging

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10144724A (ja) 1996-11-12 1998-05-29 Nec Corp テープキャリアパッケージテープ
KR20040083898A (ko) * 2003-03-25 2004-10-06 (주)케이나인 댐을 이용한 플립칩 패키징 방법
KR20070088178A (ko) * 2006-02-24 2007-08-29 삼성테크윈 주식회사 기판 스트립 및 반도체 패키지 제조방법
US20080241991A1 (en) 2007-03-26 2008-10-02 National Semiconductor Corporation Gang flipping for flip-chip packaging

Also Published As

Publication number Publication date
KR20110037381A (ko) 2011-04-13

Similar Documents

Publication Publication Date Title
US10431556B2 (en) Semiconductor device including semiconductor chips mounted over both surfaces of substrate
US8785245B2 (en) Method of manufacturing stack type semiconductor package
US9627285B2 (en) Package substrate
US7138709B2 (en) Microelectronic package array
KR101096045B1 (ko) 적층 반도체 패키지 및 그 제조방법
KR20060069229A (ko) 다단구성 반도체모듈
US10262930B2 (en) Interposer and method for manufacturing interposer
US7521289B2 (en) Package having dummy package substrate and method of fabricating the same
KR20100123664A (ko) 매입형 상호접속체를 구비하는 보강 봉입체를 포함하는 집적회로 패키징 시스템 및 그 제조 방법
CN108074905B (zh) 电子装置及其制法与基板结构
US7786564B2 (en) Semiconductor device and method for manufacturing semiconductor device
KR101131351B1 (ko) 기판 스트립
US10068838B2 (en) Glass fiber reinforced package substrate
US8823170B2 (en) Apparatus and method for three dimensional integrated circuits
KR101440342B1 (ko) 반도체 패키지 제조용 서포팅 장치 및 이를 이용한 반도체 패키지 제조 방법
US20070176284A1 (en) Multi stack package with package lid
KR20150071934A (ko) 워페이지를 억제할 수 있는 패키지 온 패키지
KR100546359B1 (ko) 동일 평면상에 횡 배치된 기능부 및 실장부를 구비하는 반도체 칩 패키지 및 그 적층 모듈
CN109427725A (zh) 中介基板及其制法
KR20040078807A (ko) 볼 그리드 어레이 적층 패키지
CN217426718U (zh) 半导体封装件
US20200381400A1 (en) Semiconductor package and semiconductor device including the same
US20230120252A1 (en) Semiconductor package aligning interposer and substrate
KR20110130017A (ko) 멀티-칩 패키지 및 그의 제조 방법
KR100891515B1 (ko) 적층형 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 9