KR101538545B1 - 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스 - Google Patents

반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스 Download PDF

Info

Publication number
KR101538545B1
KR101538545B1 KR1020130109169A KR20130109169A KR101538545B1 KR 101538545 B1 KR101538545 B1 KR 101538545B1 KR 1020130109169 A KR1020130109169 A KR 1020130109169A KR 20130109169 A KR20130109169 A KR 20130109169A KR 101538545 B1 KR101538545 B1 KR 101538545B1
Authority
KR
South Korea
Prior art keywords
circuit board
semiconductor die
insulating member
heat sink
pressing step
Prior art date
Application number
KR1020130109169A
Other languages
English (en)
Other versions
KR20150030314A (ko
Inventor
김근수
김재윤
안병준
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020130109169A priority Critical patent/KR101538545B1/ko
Publication of KR20150030314A publication Critical patent/KR20150030314A/ko
Application granted granted Critical
Publication of KR101538545B1 publication Critical patent/KR101538545B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명의 일 실시예는 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스에 관한 것으로, 해결하고자 하는 기술적 과제는 신속한 제조 공정으로 방열 성능이 향상된 반도체 디바이스를 제조할 수 있는 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스를 제공하는데 있다.
이를 위해 본 발명은 회로기판을 준비하는 단계; 상기 회로기판에 반도체 다이를 전기적으로 접속하는 단계; 제1관통홀을 갖는 히트싱크 및 제2관통홀을 갖는 절연부재를 구비하고, 상기 히트싱크의 제1관통홀 및 절연부재의 제2관통홀에 상기 반도체 다이가 위치하도록 하고, 상기 히트싱크 및 절연부재를 상기 회로기판에 압착하는 단계; 및, 상기 회로기판 중 상기 반도체 다이가 부착된 면의 반대면에 솔더볼을 접속하는 단계로 이루어진 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스를 제공한다.

Description

반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스{Manufacturing method of semiconductor device and semiconductor device thereof}
본 발명의 일 실시예는 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스에 관한 것이다.
일반적으로 반도체 디바이스의 제조 방법은 회로기판의 준비 단계, 회로기판에 반도체 다이를 전기적으로 접속하는 단계, 반도체 다이를 인캡슐란트로 인캡슐레이션하는 단계, 회로기판에 솔더볼을 본딩하는 단계, 및 회로기판을 소잉하여 낱개의 반도체 디바이스로 분리하는 단계를 포함한다.
여기서, 반도체 디바이스의 방열 성능을 향상시키기 위해서, 인캡슐레이션 전 또는 후에 별도의 히트싱크를 반도체 다이에 결합시키는 히트싱크 결합 단계가 수행되기도 한다.
이와 같이 종래에는 인캡슐레이션 단계 및 히트싱크 결합 단계가 독립적으로 각각 수행됨으로써, 반도체 디바이스의 제조 공정이 복잡하고 제조 시간이 오래 걸리는 문제가 있다.
본 발명의 일 실시예는 신속한 제조 공정으로 방열 성능이 향상된 반도체 디바이스를 제조할 수 있는 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스를 제공한다.
본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법은 회로기판을 준비하는 단계; 상기 회로기판에 반도체 다이를 전기적으로 접속하는 단계; 제1관통홀을 갖는 히트싱크 및 제2관통홀을 갖는 절연부재를 구비하고, 상기 히트싱크의 제1관통홀 및 절연부재의 제2관통홀에 상기 반도체 다이가 위치하도록 하고, 상기 히트싱크 및 절연부재를 상기 회로기판에 압착하는 단계; 및, 상기 회로기판 중 상기 반도체 다이가 부착된 면의 반대면에 솔더볼을 접속하는 단계를 포함한다.
상기 제1,2관통홀의 크기는 상기 반도체 다이의 크기와 같을 수 있다.
상기 압착 단계 이전에 상기 절연부재는 A-스테이지 또는 B-스테이지의 경화 상태이며, 상기 압착 단계 이후에 상기 절연부재는 C-스테이지의 경화 상태일 수 있다.
상기 압착 단계는 25℃ 내지 300℃의 온도 분위기가 함께 제공될 수 있다.
상기 반도체 다이는 도전성 범프를 통하여 상기 회로기판에 접속되고, 상기 압착 단계에서 상기 절연부재는 상기 도전성 범프를 감쌀 수 있다. 상기 압착 단계에서 상기 절연부재는 상기 반도체 다이와 상기 회로기판 사이의 틈에 충진될 수 있다.
상기 압착 단계 이후 상기 반도체 다이의 상면은 외측으로 노출되고, 상기 반도체 다이의 측면은 상기 히트싱크 또는 절연부재로 감싸여질 수 있다.
본 발명의 다른 실시예에 따른 반도체 디바이스의 제조 방법은 회로기판을 준비하는 단계; 상기 회로기판에 반도체 다이를 전기적으로 접속하는 단계; 히트싱크 및 관통홀을 갖는 절연부재를 구비하고, 상기 절연부재의 관통홀에 상기 반도체 다이가 위치하도록 하고, 상기 히트싱크 및 절연부재를 상기 회로기판에 압착하는 단계; 및, 상기 회로기판 중 상기 반도체 다이가 부착된 면의 반대면에 솔더볼을 접속하는 단계를 포함한다.
상기 관통홀의 크기는 상기 반도체 다이의 크기와 같을 수 있다.
상기 압착 단계 이전에 상기 절연부재는 A-스테이지 또는 B-스테이지의 경화 상태이며, 상기 압착 단계 이후에 상기 절연부재는 C-스테이지의 경화 상태일 수 있다.
상기 압착 단계는 25℃ 내지 300℃의 온도 분위기가 함께 제공될 수 있다.
상기 반도체 다이는 도전성 범프를 통하여 상기 회로기판에 접속되고, 상기 압착 단계에서 상기 절연부재는 상기 도전성 범프를 감쌀 수 있다.
상기 압착 단계에서 상기 절연부재는 상기 반도체 다이와 상기 회로기판 사이의 틈에 충진될 수 있다.
상기 압착 단계 이후 상기 반도체 다이의 측면은 상기 절연부재로 감싸여질 수 있다.
본 발명의 또다른 실시예에 따른 반도체 디바이스는 회로기판; 상기 회로기판에 전기적으로 접속된 반도체 다이; 상기 반도체 다이의 측면에 부착된 히트싱크; 상기 회로기판과 상기 반도체 다이, 상기 회로기판과 상기 히트싱크 사이의 틈에 충진된 절연부재; 및 상기 회로기판 중 상기 반도체 다이가 부착된 면의 반대면에 전기적으로 접속된 솔더볼을 포함한다.
상기 반도체 다이의 상면과 상기 히트싱크의 상면이 동일한 평면을 이룰 수 있다.
본 발명의 또다른 실시예에 따른 반도체 디바이스는 회로기판; 상기 회로기판에 전기적으로 접속된 반도체 다이; 상기 반도체 다이의 상면에 부착된 히트싱크; 상기 회로기판과 상기 반도체 다이, 상기 회로기판과 상기 히트싱크 사이의 틈에 충진된 절연부재; 및 상기 회로기판 중 상기 반도체 다이가 부착된 면의 반대면에 전기적으로 접속된 솔더볼을 포함한다.
상기 히트싱크의 측면, 상기 히트싱크의 측면 및 상기 절연부재의 측면이 동일한 평면을 이룰 수 있다.
본 발명의 일 실시예는 관통홀을 갖는 히트싱크 및 관통홀을 갖는 반경화 절연 부재를 반도체 다이가 접속된 회로기판 위에 직접 프레싱 또는 라미네이팅함으로써, 인캡슐레이션 공정과 히트싱크 결합 공정을 동시에 수행할 수 있고, 이에 따라 신속한 공정으로 방열 성능이 향상된 반도체 디바이스를 제조할 수 있는 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스를 제공한다.
도 1a 내지 도 1e는 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스를 도시한 단면도이다.
도 2는 관통홀을 갖는 히트싱크 또는 관통홀을 갖는 반경화 절연부재를 도시한 평면도이다.
도 3a 및 도 3b는 본 발명의 다른 실시예에 따른 반도체 디바이스를 도시한 단면도이다.
도 4a 내지 도 4d는 본 발명의 또 다른 실시예에 따른 반도체 디바이스의 제조 방법 및 이에 따를 반도체 디바이스를 도시한 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
또한, 이하의 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이며, 도면상에서 동일 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및 /또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안 됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제2부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
도 1a 내지 도 1e는 본 발명의 일 실시예에 따른 반도체 디바이스(100)의 제조 방법 및 이에 따른 반도체 디바이스(100)를 도시한 단면도이다.
본 발명에 따른 반도체 디바이스(100)의 제조 방법은 회로기판(110)의 준비 단계와, 회로기판(110)에 반도체 다이(120)를 접속하는 단계와, 히트싱크(130) 및 절연부재(140)를 압착하는 단계와, 솔더볼(150)의 접속 단계와, 소잉툴(160)을 이용한 소잉 단계를 포함한다.
도 1a에 도시된 바와 같이, 회로기판(110)의 준비 단계에서는 절연층(111)을 중심으로 상면과 하면에 각각 회로패턴(112,113)이 형성된 회로기판(110)이 준비된다. 또한, 도전성 범프(121)가 형성된 반도체 다이(120)가 준비된다. 더불어, 반도체 다이(120)의 도전성 범프(121)가 회로기판(110)의 회로패턴(112)에 전기적으로 접속된다. 여기서, 회로패턴(112)은 절연층(111)의 상면에 형성되고, 회로패턴(113)은 절연층(111)의 하면에 형성되며, 이는 상호간 도전성 비아(114)에 의해 상호간 연결된다.
도 1b 및 도 1c에 도시된 바와 같이, 히트싱크(130) 및 절연부재(140)를 압착하는 단계에서는, 제1관통홀(131)을 갖는 히트싱크(130) 및 제2관통홀(141)을 갖는 절연부재(140)가 구비되고, 히트싱크(130)의 제1관통홀(131) 및 절연부재(140)의 제2관통홀(141)에 반도체 다이(120)가 위치되며, 상기 히트싱크(130) 및 절연부재(140)가 회로기판(110)에 압착된다.
여기서, 히트싱크(130)의 제1관통홀(131) 및 절연부재(140)의 제2관통홀(141)의 크기는 반도체 다이(120)의 크기와 같거나 약간 더 클 수 있다. 또한, 압착 단계 이전에 절연부재(140)는 A-스테이지 또는 B-스테이지의 경화 상태이며, 압착 단계 이후에 절연부재(140)는 C-스테이지의 경화 상태일 수 있다. 더불어, 압착 단계에서는 25℃ 내지 300℃의 온도 분위기가 함께 제공되어, A-스테이지 또는 B-스테이지의 절연부재(140)가 C-스테이지의 절연부재(140)로 상변화되도록 한다.
일례로, 절연부재(140)는 인캡슐란트 필름 또는 프리프레그일 수 있다. 인캡슐란트 필름은 필러(실리카와 같은 무기재료)를 포함하는 열경화성 수지이며 압착 단계 전에 A 또는 B-스테이지(반경화) 상태일 수 있다. 또한, 프리프레그는 필러를 포함하지 않는 열경화성 수지이며 압착 단계 전에 A 또는 B-스테이지(반경화) 상태일 수 있다.
A-스테이지는 수지와 경화제가 배합비에 따라 단순히 혼합만 된 상태로 경화 반응이 전혀 일어나지 않는 상태를 의미하며, B-스테이지는 수지와 경화제가 어느 정도 반응이 진행되어 점도가 급상승하여 용제(solvent)에 의해 용해되지 않고 열에 의해 용융되어 흐름성을 형성하는 상태이다.
또한, 인캡슐란트 필름 및 프리프레그는 수지 경화 단계 중 B-스테이지로 경화되고 저온에서 보관하여 더 이상의 반응을 지연시킨 것을 의미한다. 이것은 대략 -18℃ 정도의 온도에서 느리나마 경화반응이 계속되므로 저장시한(shelf life) 내에 사용해야 하며 저장 시한은 경화제의 종류와 온도에 영향을 받으며 수 시간 ~ 6개월 정도가 일반적이다.
상술한 바와 같이, 인캡슐란트 필름 및 프리프레그와 같은 절연부재(140)는 일정 범위의 온도(대략 25℃ ~ 300℃)에 놓이게 되면 점도가 더욱 낮아져 흐름성이 좋아지나, 일정 범위의 온도를 초과하게 되면 결국은 완전 경화(C-스테이지)되는 성질을 갖는다.
여기서, C-스테이지는 수지와 경화제의 반응이 거의 끝나거나 완료된 단계로서 솔벤트나 열의 영향을 받지 않으며 소재의 완전한 경화가 이루어진 단계를 의미한다.
또한, 프리프레그와 같은 절연부재(140)는 결합제를 강화섬유(reinforced fiber)에 미리 함침시킨 시트(sheet) 형태의 제품으로 복합재료 제품의 중간 재료를 의미하며, 이러한 프리프레그는 유리섬유 프리프레그, 탄소섬유 프리프레그, 하이브리드 프리프레그 또는 그 등가물이 가능하나, 본 발명에서 이를 한정하는 것은 아니다. 더불어, 프리프레그와 같은 절연부재(140)는 ABF(Ajinomoto Build-up Film)도 가능하다.
한편, 이러한 절연부재(140)의 특성으로 인하여 압착 단계 이후 절연부재(140)는 반도체 다이(120)를 회로기판(110)에 전기적으로 접속시키는 도전성 범프(121)를 완전히 감싸게 된다. 즉, 압착 단계 이후 절연부재(140)는 반도체 다이(120)와 회로기판(110) 사이의 틈에 충진되어 반도체 다이(120)와 회로기판(110)이 상호간 접착되도록 한다. 또한, 압착 단계 이후 절연부재(140)는 히트싱크(130)와 회로기판(110) 사이의 틈에 충진되어, 히트싱크(130)와 회로기판(110)이 상호간 접착되도록 한다.
또한, 비록 도면에서는 절연부재(140)가 1층으로 도시되어 있으나, 실질적으로 이러한 절연부재(140)는 다층 구조일 수도 있다. 예를 들면, 절연부재(140)는 1층 내지 10층 구조일 수 있으나, 이로서 본 발명이 한정되지 않는다.
더불어, 압착 단계 이후 반도체 다이(120)의 상면은 외측으로 노출되고, 반도체 다이(120)의 측면은 히트싱크(130) 또는/및 절연부재(140)로 감싸여지게 된다. 따라서, 본 발명은 방열 성능이 향상된 반도체 디바이스(100)를 제공한다.
도 1d에 도시된 바와 같이, 솔더볼(150)의 접속 단계에서는 솔더볼(150)이 회로기판(110)의 회로패턴(113)에 접속된다. 즉, 회로기판(110) 중 반도체 다이(120)가 부착된 면의 반대면에 솔더볼(150)이 전기적으로 접속된다.
일례로, 회로패턴(113)에 휘발성 플럭스가 돗팅되고, 휘발성 플럭스에 솔더볼(150)이 임시로 부착된 이후, 대략 150~250℃의 온도 분위기가 제공되면, 플럭스는 휘발되어 없어지고, 솔더볼(150)이 회로패턴(113)에 용융되어 전기적으로 접속된다.
이후, 상온(25℃)으로 냉각하게 되면, 솔더볼(150)은 표면 장력에 의해 대략 구체 모양을 하며, 회로기판(110)에 에 단단하게 전기적으로 접속된다.
도 1e에 도시된 바와 같이, 소잉 단계에서는 소잉 툴(160)에 의해 낱개의 반도체 디바이스(100)가 상호간 독립된다. 즉, 본 발명에 따른 반도체 디바이스(100)의 제조 방법은 기본적으로 대량 생산을 위해 패널 또는 스트립 단위로 제조되는데, 최종적으로 패널 또는 스트립으로부터 낱개의 반도체 디바이스(100)가 소잉되어 분리된다. 따라서, 최종 제품인 반도체 디바이스(100)는 회로기판(110), 히트싱크(130) 및 절연부재(140)의 측면이 모두 동일한 평면을 이루게 된다.
도 2는 제1관통홀(131)을 갖는 히트싱크(130) 또는 제2관통홀(141)을 갖는 반경화 절연부재(140)를 도시한 평면도이다.
도 2에 도시된 바와 같이 히트싱크(130) 또는 절연부재(140)는 사각 패널 또는 사각 스트립 형태를 하며, 하나의 패널 또는 스트립에는 다수의 제1,2관통홀(131,141)이 배열되어 형성된다. 제1,2관통홀(131,141)의 크기는 상술한 바와 같이 반도체 다이(120)의 크기와 같거나 약간 더 클 수 있다.
더불어, 도면에 도시되지는 않았으나, 회로기판(110) 역시 사각 패널 또는 사각 스트립 형태로 형성되며, 상술한 제1,2관통홀(131,141)과 대응되는 위치의 회로기판(110)에 반도체 다이(120)가 배열 및 접속된다.
도 3a 및 도 3b는 본 발명의 다른 실시예에 따른 반도체 디바이스(200,300)를 도시한 단면도이다.
도 3a에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 반도체 디바이스(200)는 반도체 다이(120)의 하면과 회로기판(110)의 상면 사이뿐만 아니라, 반도체 다이(120)의 측면 일부와 회로기판(110)의 상면 사이에도 형성된 절연부재(240)를 포함할 수 있다. 다르게 설명하면, 히트싱크(230)의 상면과 반도체 다이(120)의 상면이 동일 평면을 이루면서, 히트싱크(230)의 두께가 반도체 다이(120)의 두께보다 얇을 수 있다.
도 3b에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 반도체 디바이스(300)는 반도체 다이(110)의 두께보다 두꺼운 두께를 갖는 히트싱크(330)를 포함할 수 있다. 다르게 설명하면, 히트싱크(330)의 상면은 반도체 다이(120)의 상면과 동일 평면을 이루나, 히트싱크(330)의 하면은 반도체 다이(120)의 하면보다 더 낮은 면에 형성될 수 있다. 물론, 이때 절연부재(340)는 반도체 다이(110)의 측면에는 접촉하지 않는다.
도 4a 내지 도 4d는 본 발명의 또 다른 실시예에 따른 반도체 디바이스(400)의 제조 방법 및 이에 따를 반도체 디바이스(400)를 도시한 단면도이다.
본 발명의 다른 실시예에 따른 반도체 디바이스(400)의 제조 방법은, 도 4a 내지 도 4d에 도시된 바와 같이, 회로기판(110)을 준비하는 단계와, 회로기판(110)에 반도체 다이(120)를 전기적으로 접속하는 단계와, 히트싱크(430) 및 관통홀(441)을 갖는 절연부재(440)를 구비하고, 절연부재(440)의 관통홀(441)에 반도체 다이(120)가 위치하도록 하고, 히트싱크(430) 및 절연부재(440)를 회로기판(110)에 압착하는 단계와, 회로기판(110) 중 반도체 다이(120)가 부착된 면의 반대면에 솔더볼(150)을 접속하는 단계와, 소잉툴(160)을 이용하여 낱개의 반도체 디바이스(400)로 소잉하여 분리하는 단계를 포함한다.
여기서, 히트싱크(430)는 대략 판 형태로 형성되며, 상술한 바와 같은 관통홀은 형성되지 않는다. 그러나, 절연부재(440)에는 상술한 바와 같이 관통홀(441)이 형성되며, 이러한 관통홀(441)의 크기는 반도체 다이(120)의 크기와 같거나 약간 클 수 있다.
더불어, 압착 단계 이전에 절연부재(440)는 A-스테이지 또는 B-스테이지의 경화 상태이며, 압착 단계 이후에 절연부재(440)는 C-스테이지의 경화 상태일 수 있다. 물론, 압착 단계는 25℃ 내지 300℃의 온도 분위기가 함께 제공될 수 있다.
또한, 반도체 다이(120)는 도전성 범프(121)를 통하여 회로기판(110)에 접속되고, 압착 단계에서 절연부재(440)는 도전성 범프(121)를 감쌀 수 있다. 즉, 압착 단계에서 절연부재(440)는 반도체 다이(120)와 회로기판(110) 사이의 틈에 충진될 수 있다. 더욱이, 압착 단계에서 반도체 다이(120)의 측면도 절연부재(440)로 감싸여질 수 있다.
상술한 바와 같이 히트싱크(430)는 대략 판 형태로 형성되기 때문에, 히트싱크(430)는 반도체 다이(120) 및 접착 부재(440)의 상면에 위치된다. 또한, 소잉 단계에서 소잉 툴(160)에 의해 히트싱크(430), 절연부재(440) 및 회로기판(110)이 동시에 소잉되기 때문에, 완성된 반도체 디바이스(400)에 히트싱크(430)의 측면, 절연부재(440)의 측면 및 회로기판(110)의 측면이 동일한 평면을 이루게 된다.
이와 같이 하여 본 발명의 다른 실시예에 따른 반도체 디바이스(400)의 제조 방법 및 이에 따른 반도체 디바이스(400)는 히트싱크(430)가 반도체 다이(120)의 상대적으로 큰 장측면 즉, 상면에 위치되므로 반도체 다이(120)에서 발산되는 열을 신속히 흡수하여 외부로 발산하게 된다. 따라서, 본 발명은 간단한 제조 공정을 제공할 뿐만 아니라 방열 성능이 향상된 반도체 디바이스(400)를 제공한다.
이상에서 설명한 것은 본 발명에 따른 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
100,200,300,400; 본 발명에 따른 반도체 디바이스
110; 회로기판 111; 절연층
112,113; 회로패턴 120; 반도체 다이
121; 도전성 범프 130; 히트싱크
131; 제1관통홀 140; 절연부재
141; 제2관통홀 150; 솔더볼
160; 소잉 툴

Claims (18)

  1. 회로기판을 준비하는 단계;
    상기 회로기판에 반도체 다이를 전기적으로 접속하는 단계;
    제1관통홀을 갖는 히트싱크 및 제2관통홀을 갖는 절연부재를 구비하고, 상기 히트싱크의 제1관통홀 및 절연부재의 제2관통홀에 상기 반도체 다이가 위치하도록 하고, 상기 히트싱크 및 절연부재를 상기 회로기판에 압착하는 단계; 및,
    상기 회로기판 중 상기 반도체 다이가 부착된 면의 반대면에 솔더볼을 접속하는 단계를 포함함을 특징으로 하는 반도체 디바이스의 제조 방법.
  2. 제 1 항에 있어서,
    상기 제1,2관통홀의 크기는 상기 반도체 다이의 크기와 같은 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  3. 제 1 항에 있어서,
    상기 압착 단계 이전에 상기 절연부재는 경화 반응이 전혀 일어나지 않은 A-스테이지 또는 경화 반응이 시작되었으나 완전히 경화되지는 않은 B-스테이지 상태이며, 상기 압착 단계 이후에 상기 절연부재는 경화 반응이 완료되어 완전히 경화된 C-스테이지 상태인 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  4. 제 1 항에 있어서,
    상기 압착 단계는 25℃ 내지 300℃의 온도 분위기가 함께 제공됨을 특징으로 하는 반도체 디바이스의 제조 방법.
  5. 제 1 항에 있어서,
    상기 반도체 다이는 도전성 범프를 통하여 상기 회로기판에 접속되고,
    상기 압착 단계에서 상기 절연부재는 상기 도전성 범프를 감쌈을 특징으로 하는 반도체 디바이스의 제조 방법.
  6. 제 5 항에 있어서,
    상기 압착 단계에서 상기 절연부재는 상기 반도체 다이와 상기 회로기판 사이의 틈에 충진됨을 특징으로 하는 반도체 디바이스의 제조 방법.
  7. 제 1 항에 있어서,
    상기 압착 단계 이후 상기 반도체 다이의 상면은 외측으로 노출되고, 상기 반도체 다이의 측면은 상기 히트싱크 또는 절연부재로 감싸여짐을 특징으로 하는 반도체 디바이스의 제조 방법.
  8. 회로기판을 준비하는 단계;
    상기 회로기판에 반도체 다이를 전기적으로 접속하는 단계;
    히트싱크 및 관통홀을 갖는 절연부재를 구비하고, 상기 절연부재의 관통홀에 상기 반도체 다이가 위치하도록 하고, 상기 히트싱크 및 절연부재를 상기 회로기판에 압착하는 단계; 및,
    상기 회로기판 중 상기 반도체 다이가 부착된 면의 반대면에 솔더볼을 접속하는 단계를 포함함을 특징으로 하는 반도체 디바이스의 제조 방법.
  9. 제 8 항에 있어서,
    상기 관통홀의 크기는 상기 반도체 다이의 크기와 같은 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  10. 제 8 항에 있어서,
    상기 압착 단계 이전에 상기 절연부재는 경화 반응이 전혀 일어나지 않은 A-스테이지 또는 경화 반응이 시작되었으나 완전히 경화되지는 않은 B-스테이지 상태이며, 상기 압착 단계 이후에 상기 절연부재는 경화 반응이 완료되어 완전히 경화된 C-스테이지 상태인 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  11. 제 8 항에 있어서,
    상기 압착 단계는 25℃ 내지 300℃의 온도 분위기가 함께 제공됨을 특징으로 하는 반도체 디바이스의 제조 방법.
  12. 제 8 항에 있어서,
    상기 반도체 다이는 도전성 범프를 통하여 상기 회로기판에 접속되고,
    상기 압착 단계에서 상기 절연부재는 상기 도전성 범프를 감쌈을 특징으로 하는 반도체 디바이스의 제조 방법.
  13. 제 12 항에 있어서,
    상기 압착 단계에서 상기 절연부재는 상기 반도체 다이와 상기 회로기판 사이의 틈에 충진됨을 특징으로 하는 반도체 디바이스의 제조 방법.
  14. 제 12 항에 있어서,
    상기 압착 단계 이후 상기 반도체 다이의 측면은 상기 절연부재로 감싸여짐을 특징으로 하는 반도체 디바이스의 제조 방법.
  15. 회로기판;
    상기 회로기판에 전기적으로 접속된 반도체 다이;
    상기 반도체 다이의 측면에 부착된 히트싱크;
    상기 회로기판과 상기 반도체 다이, 상기 회로기판과 상기 히트싱크 사이의 틈에 충진된 절연부재; 및
    상기 회로기판 중 상기 반도체 다이가 부착된 면의 반대면에 전기적으로 접속된 솔더볼을 포함하는 반도체 디바이스.
  16. 제15항에 있어서,
    상기 반도체 다이의 상면과 상기 히트싱크의 상면이 동일한 평면을 이룸을 특징으로 하는 반도체 디바이스.
  17. 삭제
  18. 삭제
KR1020130109169A 2013-09-11 2013-09-11 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스 KR101538545B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130109169A KR101538545B1 (ko) 2013-09-11 2013-09-11 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130109169A KR101538545B1 (ko) 2013-09-11 2013-09-11 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스

Publications (2)

Publication Number Publication Date
KR20150030314A KR20150030314A (ko) 2015-03-20
KR101538545B1 true KR101538545B1 (ko) 2015-07-22

Family

ID=53024373

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130109169A KR101538545B1 (ko) 2013-09-11 2013-09-11 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스

Country Status (1)

Country Link
KR (1) KR101538545B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349203A (ja) * 1999-06-07 2000-12-15 Nec Corp 回路装置、その製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349203A (ja) * 1999-06-07 2000-12-15 Nec Corp 回路装置、その製造方法

Also Published As

Publication number Publication date
KR20150030314A (ko) 2015-03-20

Similar Documents

Publication Publication Date Title
US9456492B2 (en) Printed circuit board with warpage prevention layer
US20190131254A1 (en) Warpage Control in Package-on-Package Structures
TWI634632B (zh) 嵌入式半導體裝置封裝及其製造方法
US20080121416A1 (en) Multilayer Printed Wiring Board And Manufacturing Method For Same
US9942985B2 (en) Printed circuit board and method of fabricating the same
US20150303170A1 (en) Singulated unit substrate for a semicondcutor device
TWI611541B (zh) 具有內建電性隔離件以及防潮蓋之線路板製備方法及其半導體組體
US7973399B2 (en) Embedded chip package
JP2011187877A (ja) 半導体装置及びその製造方法
TWI566355B (zh) 電子元件封裝結構及製作方法
US20050285253A1 (en) Forming buried via hole substrates
JP2008159682A (ja) 多層プリント配線板およびその製造方法
KR102066015B1 (ko) 반도체 패키지 및 이의 제조방법
KR101538545B1 (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
US20230017445A1 (en) Scalable Extreme Large Size Substrate Integration
US6707163B2 (en) Method of eliminating uncontrolled voids in sheet adhesive layer
CN105140189A (zh) 板级扇出型芯片封装器件及其制备方法
US20090075027A1 (en) Manufacturing process and structure of a thermally enhanced package
JP2007067053A (ja) 部品内蔵モジュールとその製造方法
TW201413842A (zh) 層疊封裝結構及其製作方法
KR102041625B1 (ko) 반도체 패키지 및 이의 제조방법
TWI599003B (zh) 具有內建金屬塊以及防潮蓋之散熱增益型線路板及其製備方法
CN105023888B (zh) 板级扇出型芯片封装器件及其制备方法
JP2008311508A (ja) 電子部品パッケージおよびその製造方法
KR20160103270A (ko) 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20180710

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190711

Year of fee payment: 5