JP2527485B2 - 電子機器の記憶装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ICメモリ、ROMカートリッジ等の記憶媒体
を扱う電子機器の記憶装置に関する。

従来の技術 従来、例えばプログラム等が書き込まれたICカードや
ROMカートリッジを選択的に装着することにより、所望
の動作を行わせ、或いは、機能を拡張するような電子機
器がある。

発明が解決しようとする課題 従来のICカードやROMカートリッジは、各端子の配列
及びその機能が公表されているため、ROMライタにより
容易に複製することができる。これらの複製品は基のIC
カードやROMカートリッジと同様に電子機器を作動させ
ることができるものが多い。したがって、ソフトの著作
権侵害を保護することが極めて困難である。

課題を解決するための手段 電子機器にダミー端子接続状態検出回路に接続された
ダミー端子と他の回路に接続された多数のコネクタ端子
とを有するコネクタを設け、メモリを有する基板の端縁
に前記ダミー端子に接続されるダミー端子と前記コネク
タ端子に接続される多数のメモリ端子とを配列し、前記
基板の前記ダミー端子と前記メモリ端子の一部とを前記
ダミー端子接続状態検出回路に適合させて接続する隠し
接続部を外部から隠して前記基板に設けた。

作用 基板を電子機器に装着し、メモリ端子を介してメモリ
を電子機器側の回路に接続した時に、特定のメモリ端子
に接続されたダミー端子を有する基板の場合にのみ、ダ
ミー端子を電子機器のダミー端子接続状態検出回路に接
続して基板の適合性を判断することができ、これによ
り、ダミー端子に接続された隠し接続部を具備しない複
製の基板を電子機器に装着した時に規定通りの動作を拒
否することができる。

さらに、基板の複数のダミー端子をメモリ端子ととも
に配列し、前記基板のダミー端子と前記メモリ端子とを
電子機器のダミー端子接続状態検出回路に適合させて選
択的に接続する複数の隠し接続部を前記基板に設けるこ
とにより、マッチングする電子機器と基板との組合せ
を、機種毎に或いは仕向け先毎に分けることもできる。

実施例 本発明の第一の実施例を第１図ないし第３図に基づい
て説明する。第１図は、電子機器１の一部を示すもの
で、図中、２は制御回路で、この制御回路２を構成する
CPU3にはアンドゲート４が接続されている。この制御回
路２は図示しないが電子機器１の中枢の駆動部の動作を
制御するものである。また、この制御回路２に接続され
たコネクタ５が電子機器の端部に固定的に設けられてい
る。このコネクタ５は多数の端子5₀₁〜5₃₇を有してい
る。その内、5₁₉〜5₂₃はダミー端子で、他は制御回路２
に接続されたコネクタ端子である。さらに、ダミー端子
5₁₉,5₂₁がアンドゲート４の入力側に接続され、コネク
タ端子5₁₄〜5₁₈は接地されている。

次いで、ICカード６が設けられている。このICカード
６の基板７は絶縁板８とこの絶縁板８の先端部に接合し
たPC板10とよりなり、絶縁板８はメモリ11を含む記憶回
路12を有し、PC板10は記憶回路12に接続された多数の端
子9₀₁〜9₃₇を有している。この中、9₁₉〜9₂₃はダミー端
子、他の端子はメモリ端子である。各メモリ端子及びダ
ミー端子の配列は第２図に示す通りである。また、メモ
リ端子9₁₄〜9₁₈は互いに並列に接続されているととも
に、ダミー端子9₁₉,9₂₁は基板７上において隠し接続部1
3によりメモリ端子9₁₄〜9₁₈に常時接続されている。こ
の隠し接続部13は前記絶縁板８と前記PC板10との間に位
置して接続状態が隠されている。

このような構成において、ICカード６のPC板10を電子
機器１のコネクタ５に接続し、記憶回路12を電子機器１
の制御回路２に接続した時に、特定のメモリ端子9₁₄〜9
₁₈に接続されたダミー端子9₁₉,9₂₁を有するICカード６
の場合にのみ、コネクタ端子5₁₄〜5₁₈を介してダミー端
子9₁₉,9₂₁を、アンドゲート４に接続するとともに隠し
接続部13とメモリ端子9₁₄〜9₁₈とコネクタ端子5₁₄〜5₁₈
とを介して接地し、ダミー端子接続状態検出回路である
リセット回路14を閉路にすることができ、これにより、
電子機器１とICカード６とがマッチングしたことを確認
することができる。したがって、ダミー端子9₁₉〜9₂₃を
具備しない複製のICカードを電子機器１に装着した時に
規定通りの動作を拒否させることができる。

次いで、本発明の第二の実施例を第４図及び第５図に
基づいて説明する。前記実施例と同一部分は同一符号を
用い説明も省略する。本実施例は複数のダミー端子9₁₉
〜9₂₃のそれぞれとメモリ端子9₁₄〜9₁₈とに接続された
複数対のスルーホール15を基板７に設け、その内、二対
のスルーホール15を選択して隠し接続部であるジャンパ
ー線16により接続することにより、ダミー端子9₁₉,9₂₁
をメモリ端子9₁₄〜9₁₈に接続したものである。

したがって、前記実施例と同様にダミー端子9₁₉〜9₂₃
を具備しない複製のICカードを電子機器１に装着した時
に規定通りの動作を拒否させることができる。また、ダ
ミー端子9₁₉,9₂₁以外のダミー端子9₂₀,9₂₂,9₂₃の何れか
をメモリ端子9₁₄〜9₁₈に接続し、メモリ端子9₁₄〜9₁₈に
接続されたダミー端子9₂₀,9₂₂,9₂₃に対応するダミー端
子5₂₀,5₂₂,5₂₃をアンドゲート４に接続しても、同様の
作用を得ることができる。

発明の効果 本発明は上述のように、電子機器にダミー端子接続状
態検出回路に接続されたダミー端子と他の回路に接続さ
れた多数のコネクタ端子とを有するコネクタを設け、メ
モリを有する基板の端縁に前記ダミー端子に接続される
ダミー端子と前記コネクタ端子に接続される多数のメモ
リ端子とを配列し、前記基板の前記ダミー端子と前記メ
モリ端子の一部とを前記ダミー端子接続状態検出回路に
適合させて接続する隠し接続部を外部から隠して前記基
板に設けたことにより、基板を電子機器に装着し、メモ
リ端子を介してメモリを電子機器側の回路に接続した時
に、特定のメモリ端子に接続されたダミー端子を有する
基板の場合にのみ、基板のダミー端子を電子機器のダミ
ー端子接続状態検出回路に接続して基板の適合性を判断
することができ、これにより、ダミー端子を具備しない
複数の基板を電子機器に装着した時に規定通りの動作を
拒否することができ、さらに、基板に複数のダミー端子
をメモリ端子とともに配列し、前記基板のダミー端子と
前記メモリ端子とを電子機器のダミー端子接続状態検出
回路に適合させて選択的に接続する複数の隠し接続部を
前記基板に設けることにより、マッチングする電子機器
と基板との組合せを、機種毎に或いは仕向け先毎に分け
ることもできる等の効果を有するものである。

【図面の簡単な説明】

第１図ないし第３図は本発明の第一の実施例を示すもの
で、第１図は電子機器及びICカードの電子回路図、第２
図はICカードのメモリ端子及びダミー端子の配列状態を
示す説明図、第３図はICカードの一部の側面図、第４図
及び第５図は本発明の第二の実施例を示すもので、第４
図はICカードの電子回路図、第５図はICカードのメモリ
端子及びダミー端子の配列状態を示す説明図である。 １……電子機器、２……回路、５……コネクタ、5₀₁〜5
₁₈……コネクタ端子、5₁₉〜5₂₃……電子機器側のダミー
端子、5₂₄〜5₃₇……コネクタ端子、７……基板、9₀₁〜9
₁₈……メモリ端子、9₁₉〜9₂₃……基板側のダミー端子、
9₂₄〜9₃₇……メモリ端子、11……メモリ、13……隠し接
続部、14……ダミー端子接続状態検出回路、16……隠し
接続部

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】電子機器にダミー端子接続状態検出回路に
   接続されたダミー端子と他の回路に接続された多数のコ
   ネクタ端子とを有するコネクタを設け、メモリを有する
   基板の端縁に前記ダミー端子に接続されるダミー端子と
   前記コネクタ端子に接続される多数のメモリ端子とを配
   列し、前記基板の前記ダミー端子と前記メモリ端子の一
   部とを前記ダミー端子接続状態検出回路に適合させて接
   続する隠し接続部を外部から隠して前記基板に設けたこ
   とを特徴とする電子機器の記憶装置。
2. 【請求項２】基板に複数のダミー端子をメモリ端子とと
   もに配列し、前記基板のダミー端子と前記メモリ端子と
   を電子機器のダミー端子接続状態検出回路に適合させて
   選択的に接続する複数の隠し接続部を前記基板に設けた
   ことを特徴とする請求項１記載の電子機器の記憶装置。