JP2918085B2 - アプリケーションソフト開発支援装置 - Google Patents
アプリケーションソフト開発支援装置Info
- Publication number
- JP2918085B2 JP2918085B2 JP5134275A JP13427593A JP2918085B2 JP 2918085 B2 JP2918085 B2 JP 2918085B2 JP 5134275 A JP5134275 A JP 5134275A JP 13427593 A JP13427593 A JP 13427593A JP 2918085 B2 JP2918085 B2 JP 2918085B2
- Authority
- JP
- Japan
- Prior art keywords
- external connection
- switch
- connection terminal
- circuit
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stored Programmes (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Description
【０００１】
【産業上の利用分野】本発明はマイクロコンピュータ等
のアプリケーションソフトの開発支援装置に関するもの
である。
のアプリケーションソフトの開発支援装置に関するもの
である。
【０００２】
【従来の技術】一般にワンチップマイクロコンピュータ
のＲＯＭはマスクＲＯＭであるから作るのに何週間もか
かる。従って、開発したプログラムの適否をテストする
のに、いちいちマスクＲＯＭで形成していたのでは効率
が悪い。そこで、別の形でプログラムのテストを行なう
方法が採られている。
のＲＯＭはマスクＲＯＭであるから作るのに何週間もか
かる。従って、開発したプログラムの適否をテストする
のに、いちいちマスクＲＯＭで形成していたのでは効率
が悪い。そこで、別の形でプログラムのテストを行なう
方法が採られている。
【０００３】図３の方法では、まず量産品のワンチップ
マイクロコンピュータと等価な機能をもつＩＣチップ１
を用意する。ただし、このＩＣチップ１はＲＯＭ部分を
もたず、穴２が形成されていて、この穴に嵌合するソケ
ット３を介してＲＡＭ４に接続される。穴２にはソケッ
ト３の端子３ａと接触する端子２ａが設けられている。
前記ＲＡＭ４にホストコンピュータ５を使ってプログラ
ムを書き込むと、このＲＡＭ４はソケット３を介してＩ
Ｃチップ１に接続されているので、ＩＣチップ１のプロ
グラムＲＯＭのエミュレータの役割をする。
マイクロコンピュータと等価な機能をもつＩＣチップ１
を用意する。ただし、このＩＣチップ１はＲＯＭ部分を
もたず、穴２が形成されていて、この穴に嵌合するソケ
ット３を介してＲＡＭ４に接続される。穴２にはソケッ
ト３の端子３ａと接触する端子２ａが設けられている。
前記ＲＡＭ４にホストコンピュータ５を使ってプログラ
ムを書き込むと、このＲＡＭ４はソケット３を介してＩ
Ｃチップ１に接続されているので、ＩＣチップ１のプロ
グラムＲＯＭのエミュレータの役割をする。
【０００４】この状態でＩＣチップ１を動作させてテス
トを行ない、所望の結果が得られると、次にセットに組
み込んで市場テストを行なう。そのテスト結果が良好で
あれば、前記ＲＡＭ４に書き込んだプログラムが開発結
果のプログラムとされる。テストに合格しない場合は、
プログラムを変更してＲＡＭの内容を書き換えて同様な
テストを行なう。合格となったプログラムは量産品のワ
ンチップマイクロコンピュータの製造の際にマスクＲＯ
Ｍに焼き付けられる。
トを行ない、所望の結果が得られると、次にセットに組
み込んで市場テストを行なう。そのテスト結果が良好で
あれば、前記ＲＡＭ４に書き込んだプログラムが開発結
果のプログラムとされる。テストに合格しない場合は、
プログラムを変更してＲＡＭの内容を書き換えて同様な
テストを行なう。合格となったプログラムは量産品のワ
ンチップマイクロコンピュータの製造の際にマスクＲＯ
Ｍに焼き付けられる。
【０００５】図４はＩＣチップ１の穴２にＥ2ＰＲＯＭ
６を嵌合接続し、ホストコンピュータ５を使ってＥ2Ｐ
ＲＯＭ６に開発プログラムソフトを書き込むようにした
点、及び書き込んだ後、Ｅ2ＰＲＯＭ６をホストコンピ
ュータ５から切り離すことができるという点が図３と異
なるだけで、実質的に図３と同様な手法である。
６を嵌合接続し、ホストコンピュータ５を使ってＥ2Ｐ
ＲＯＭ６に開発プログラムソフトを書き込むようにした
点、及び書き込んだ後、Ｅ2ＰＲＯＭ６をホストコンピ
ュータ５から切り離すことができるという点が図３と異
なるだけで、実質的に図３と同様な手法である。
【０００６】
【発明が解決しようとする課題】上記従来例の開発支援
装置では、穴２の中にソケットやＥ2ＰＲＯＭを嵌合す
る形であるので、どうしてもＩＣチップ１の厚さが量産
品に比べて大きくなってしまう。そのため、カメラ等に
搭載してテストしてみるとき、スペース的に余裕のない
カメラ内部への設置が困難になるといった問題が生じ
る。
装置では、穴２の中にソケットやＥ2ＰＲＯＭを嵌合す
る形であるので、どうしてもＩＣチップ１の厚さが量産
品に比べて大きくなってしまう。そのため、カメラ等に
搭載してテストしてみるとき、スペース的に余裕のない
カメラ内部への設置が困難になるといった問題が生じ
る。
【０００７】また、上記従来例の場合は、ＲＯＭエミュ
レーションしかできず、ワンチップマイクロコンピュー
タの開発がしにくいという欠点もある。何故なら、マイ
クロコンピュータでは、或るアドレスから或るアドレス
にどのソフトが走ったのか、またそのときのデータバス
やコントロールバスのデータがどのように変わるかとい
うこともみていかねばならないが、上記の従来方法で
は、そのような確認がとれないからである。
レーションしかできず、ワンチップマイクロコンピュー
タの開発がしにくいという欠点もある。何故なら、マイ
クロコンピュータでは、或るアドレスから或るアドレス
にどのソフトが走ったのか、またそのときのデータバス
やコントロールバスのデータがどのように変わるかとい
うこともみていかねばならないが、上記の従来方法で
は、そのような確認がとれないからである。
【０００８】尚、そのようなデバッグ機能をも持ってい
る装置としてインサーキットエミュレータが知られてい
る。しかし、このインサーキットエミュレータを使う場
合、従来はインサーキットエミュレータとしての必要な
機能を持たせたエバリュエーション半導体チップ（ＩＣ
チップ）を組み込んだインサーキットエミュレータで、
セット（例えばテレビジョン受像機）をデバッグし、し
かる後、量産又は試作用のＩＣチップを、インサーキッ
トエミュレータを切り離したセットの回路基板に取り付
けて正常に動作するかチェックするようにしているの
で、エバリュエーション半導体チップにインサーキット
エミュレータに必要なコントロール回路等の機能部分を
設けなければならず（ＩＣチップのサイズが大きくな
る）、しかもそのコントロール回路がＩＣチップの種類
（機能）ごとに異なるので、不便であった。
る装置としてインサーキットエミュレータが知られてい
る。しかし、このインサーキットエミュレータを使う場
合、従来はインサーキットエミュレータとしての必要な
機能を持たせたエバリュエーション半導体チップ（ＩＣ
チップ）を組み込んだインサーキットエミュレータで、
セット（例えばテレビジョン受像機）をデバッグし、し
かる後、量産又は試作用のＩＣチップを、インサーキッ
トエミュレータを切り離したセットの回路基板に取り付
けて正常に動作するかチェックするようにしているの
で、エバリュエーション半導体チップにインサーキット
エミュレータに必要なコントロール回路等の機能部分を
設けなければならず（ＩＣチップのサイズが大きくな
る）、しかもそのコントロール回路がＩＣチップの種類
（機能）ごとに異なるので、不便であった。
【０００９】本発明はこのような点に鑑みなされたもの
であって、ＩＣチップの厚みを大きくすることなく、し
かも付加するコントロール回路がシンプルでＩＣの機種
に左右されないようにしたアプリケーションソフトの開
発支援装置を提供することを目的とする。
であって、ＩＣチップの厚みを大きくすることなく、し
かも付加するコントロール回路がシンプルでＩＣの機種
に左右されないようにしたアプリケーションソフトの開
発支援装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記の目的を達成する本
発明のアプリケーションソフトの開発支援装置は、プロ
グラムソフト格納用のメモリを含むマイクロコンピュー
タ回路部と、第１の外部接続端子と、前記マイクロコン
ピュータ回路部の入出力端と前記第１の外部接続端子に
接続されたスイッチと、前記スイッチのＯＮ／ＯＦＦを
制御するためのスイッチコントロール部と、前記スイッ
チコントロール部に接続された第２の外部接続端子とか
ら成り回路基板に実装されたエバリュエーション半導体
チップと、前記エバリュエーション半導体チップの少な
くとも第１の外部接続端子に接続されるインサーキット
エミュレータと、前記エバリュエーション半導体チップ
の少なくとも第１の外部接続端子に接続されるプログラ
ムソフト書き込み用のライターと、から成り、前記第２
の外部接続端子を介して前記エバリュエーション半導体
チップのスイッチコントロール部に前記スイッチをＯＦ
Ｆ設定にする信号を与えるとともに前記第１の外部接続
端子を介して前記インサーキットエミュレータから前記
回路基板にデバッグ信号を与えるデバッグモードと、前
記第２の外部接続端子を介して前記スイッチコントロー
ル部にスイッチをＯＮにする信号を与えるとともに前記
エバリュエーション半導体チップの前記メモリに前記ラ
イターからのデータを前記第１の外部接続端子を介して
与えるライトモードと、前記スイッチをＯＮにするとと
もに前記メモリのプログラムを読み出すリードモードと
を有している。
発明のアプリケーションソフトの開発支援装置は、プロ
グラムソフト格納用のメモリを含むマイクロコンピュー
タ回路部と、第１の外部接続端子と、前記マイクロコン
ピュータ回路部の入出力端と前記第１の外部接続端子に
接続されたスイッチと、前記スイッチのＯＮ／ＯＦＦを
制御するためのスイッチコントロール部と、前記スイッ
チコントロール部に接続された第２の外部接続端子とか
ら成り回路基板に実装されたエバリュエーション半導体
チップと、前記エバリュエーション半導体チップの少な
くとも第１の外部接続端子に接続されるインサーキット
エミュレータと、前記エバリュエーション半導体チップ
の少なくとも第１の外部接続端子に接続されるプログラ
ムソフト書き込み用のライターと、から成り、前記第２
の外部接続端子を介して前記エバリュエーション半導体
チップのスイッチコントロール部に前記スイッチをＯＦ
Ｆ設定にする信号を与えるとともに前記第１の外部接続
端子を介して前記インサーキットエミュレータから前記
回路基板にデバッグ信号を与えるデバッグモードと、前
記第２の外部接続端子を介して前記スイッチコントロー
ル部にスイッチをＯＮにする信号を与えるとともに前記
エバリュエーション半導体チップの前記メモリに前記ラ
イターからのデータを前記第１の外部接続端子を介して
与えるライトモードと、前記スイッチをＯＮにするとと
もに前記メモリのプログラムを読み出すリードモードと
を有している。
【００１１】
【００１２】
【作用】エバリュエーション半導体チップのマイクロコ
ンピュータ回路部と外部接続端子との間に設けられたス
イッチをＯＦＦにした状態でインサーキットエミュレー
タをその外部接続端子を介して回路基板と接続してデバ
ッグを行なう。このとき、マイクロコンピュータ回路部
は回路基板に対してもインサーキットエミュレータに対
しても非接続となっており、デバッグ動作に関与しな
い。デバッグの結果、インサーキットエミュレータを動
作させたプログラムソフトが合格であれば、次にスイッ
チをＯＮにした状態で外部接続端子を介してライターで
エバリュエーション半導体チップのメモリにそのプログ
ラムの書き込みを行なう。この構成ではエバリュエーシ
ョン半導体チップはデバッグ機能をもつ必要はなく、従
って、複雑なコントロール回路を設ける必要がないの
で、チップが大型にならないとともに、マイクロコンピ
ュータの機種に拘らず同一のハード構成で対応できる。
ンピュータ回路部と外部接続端子との間に設けられたス
イッチをＯＦＦにした状態でインサーキットエミュレー
タをその外部接続端子を介して回路基板と接続してデバ
ッグを行なう。このとき、マイクロコンピュータ回路部
は回路基板に対してもインサーキットエミュレータに対
しても非接続となっており、デバッグ動作に関与しな
い。デバッグの結果、インサーキットエミュレータを動
作させたプログラムソフトが合格であれば、次にスイッ
チをＯＮにした状態で外部接続端子を介してライターで
エバリュエーション半導体チップのメモリにそのプログ
ラムの書き込みを行なう。この構成ではエバリュエーシ
ョン半導体チップはデバッグ機能をもつ必要はなく、従
って、複雑なコントロール回路を設ける必要がないの
で、チップが大型にならないとともに、マイクロコンピ
ュータの機種に拘らず同一のハード構成で対応できる。
【００１３】
【実施例】図１において、１０はエバリュエーション半
導体チップであり、該チップ１０はマイクロコンピュー
タ回路部１１と、第１の外部接続端子１２と第２の外部
接続端子１３ａ、１３ｂと、スイッチ１４と、スイッチ
コントロール部１５を有している。スイッチ１４はトラ
ンスミッションゲート等の素子で形成され、マイクロコ
ンピュータ回路部１１の出力端と、それに対応する第１
の外部接続端子１２に接続されている。また、それらの
スイッチ１４はスイッチコントロール部１５の出力によ
ってＯＮ／ＯＦＦ制御されるようになっている。スイッ
チコントロール部１５は第２の外部接続端子１３ａ、１
３ｂに接続されている。
導体チップであり、該チップ１０はマイクロコンピュー
タ回路部１１と、第１の外部接続端子１２と第２の外部
接続端子１３ａ、１３ｂと、スイッチ１４と、スイッチ
コントロール部１５を有している。スイッチ１４はトラ
ンスミッションゲート等の素子で形成され、マイクロコ
ンピュータ回路部１１の出力端と、それに対応する第１
の外部接続端子１２に接続されている。また、それらの
スイッチ１４はスイッチコントロール部１５の出力によ
ってＯＮ／ＯＦＦ制御されるようになっている。スイッ
チコントロール部１５は第２の外部接続端子１３ａ、１
３ｂに接続されている。
【００１４】チップ１０はセットの回路基板１６に実装
されている。１７は前記第１、第２の外部接続端子１
２、１３に接触する端子を有するソケットであり、イン
サーキットエミュレータ１８とライター２１に接続され
ている。このソケット１７は箱型をしていて、チップ１
０に上方より被せるように施される。インサーキットエ
ミュレータ１８はパーソナルコンピュータ又はワークス
テーション等のホストコンピュータ１９に接続される。
ホストコンピュータ１９はプログラムソフト書き込み用
のライター２１にも接続されている。
されている。１７は前記第１、第２の外部接続端子１
２、１３に接触する端子を有するソケットであり、イン
サーキットエミュレータ１８とライター２１に接続され
ている。このソケット１７は箱型をしていて、チップ１
０に上方より被せるように施される。インサーキットエ
ミュレータ１８はパーソナルコンピュータ又はワークス
テーション等のホストコンピュータ１９に接続される。
ホストコンピュータ１９はプログラムソフト書き込み用
のライター２１にも接続されている。
【００１５】上記箱型のソケット１７をエバリュエーシ
ョン半導体チップ１０に被せることによって第１、第２
の外部接続端子１２、１３ａ、１３ｂにインサーキット
エミュレータ１８又はライター２１を接続する。図２は
ソケット１７の端子２２と外部接続端子１２との接続状
態を示している。この状態でインサーキットエミュレー
タ１８を動作状態、ライター２１を不作動状態にしてデ
バッグモードにすると、インサーキットエミュレータ１
８からスイッチコントロール部１５にスイッチ１４をＯ
ＦＦにするデータが与えられる。複数存在するスイッチ
１４は全て同じ構成及び条件になっているので、このと
きスイッチ１４の全てがＯＦＦとなる。従って、外部接
続端子１２はチップ内部のマイクロコンピュータ回路部
１１とは遮断され、セットの回路基板１６とインサーキ
ットエミュレータ１８のみに接続された状態となる。ス
イッチ１４のＯＦＦ状態は端子１３ａ、１３ｂにそれぞ
れ５Ｖの電圧を印加することによりコントロール回路１
５を通して成される。
ョン半導体チップ１０に被せることによって第１、第２
の外部接続端子１２、１３ａ、１３ｂにインサーキット
エミュレータ１８又はライター２１を接続する。図２は
ソケット１７の端子２２と外部接続端子１２との接続状
態を示している。この状態でインサーキットエミュレー
タ１８を動作状態、ライター２１を不作動状態にしてデ
バッグモードにすると、インサーキットエミュレータ１
８からスイッチコントロール部１５にスイッチ１４をＯ
ＦＦにするデータが与えられる。複数存在するスイッチ
１４は全て同じ構成及び条件になっているので、このと
きスイッチ１４の全てがＯＦＦとなる。従って、外部接
続端子１２はチップ内部のマイクロコンピュータ回路部
１１とは遮断され、セットの回路基板１６とインサーキ
ットエミュレータ１８のみに接続された状態となる。ス
イッチ１４のＯＦＦ状態は端子１３ａ、１３ｂにそれぞ
れ５Ｖの電圧を印加することによりコントロール回路１
５を通して成される。
【００１６】尚、端子１３ａ、１３ｂはセットの回路基
板１６上の抵抗（図示せず）を介して接地ライン（図示
せず）に接続されているので、端子１３ａ、１３ｂに５
Ｖの電圧が与えられないときは０Ｖとなっている。この
スイッチ１４のＯＦＦ状態でインサーキットエミュレー
タ１８から第１の外部接続端子１２に信号を送り、その
外部接続端子１２に接続されている回路基板１６を動作
させる。このとき、インサーキットエミュレータ１８は
ホストコンピュータ１９を使用して予め作成したプログ
ラムに従って動作する。このようにして、デバッグを行
ない、使用したプログラムソフトの適否をデータバスや
コントロールバスの変化を確認しながら行なう。
板１６上の抵抗（図示せず）を介して接地ライン（図示
せず）に接続されているので、端子１３ａ、１３ｂに５
Ｖの電圧が与えられないときは０Ｖとなっている。この
スイッチ１４のＯＦＦ状態でインサーキットエミュレー
タ１８から第１の外部接続端子１２に信号を送り、その
外部接続端子１２に接続されている回路基板１６を動作
させる。このとき、インサーキットエミュレータ１８は
ホストコンピュータ１９を使用して予め作成したプログ
ラムに従って動作する。このようにして、デバッグを行
ない、使用したプログラムソフトの適否をデータバスや
コントロールバスの変化を確認しながら行なう。
【００１７】デバッグの結果、プログラムソフトが合格
であると判定されると、インサーキットエミュレータ１
８を不作動、ライターを動作状態にすることによってラ
イトモードにし、ライター２１を用いてコントロール回
路部１５にスイッチ１４をＯＮにする信号を送るととも
に第１の外部接続端子１２を介してマイクロコンピュー
タ回路部１１のプログラム格納用のＥ2ＰＲＯＭ２０に
合格となったプログラムソフトを書き込む。スイッチ１
４のＯＮ状態は端子１３ａに５Ｖを与えるとともに、１
３ｂを０Ｖにすることによりコントロール回路１５を通
して成される。プログラムソフトの書き込みが終了した
後、リードモードにする。リードモードは端子１３ａ、
１３ｂを共に０Ｖにすることにより成される。従って、
ライトモードが終了して箱型のソケット１７を外すと、
自動的にリードモードになる。リードモードではチップ
１０はマイクロコンピュータ回路部１１のみの機能をも
ったＩＣとして動作する。
であると判定されると、インサーキットエミュレータ１
８を不作動、ライターを動作状態にすることによってラ
イトモードにし、ライター２１を用いてコントロール回
路部１５にスイッチ１４をＯＮにする信号を送るととも
に第１の外部接続端子１２を介してマイクロコンピュー
タ回路部１１のプログラム格納用のＥ2ＰＲＯＭ２０に
合格となったプログラムソフトを書き込む。スイッチ１
４のＯＮ状態は端子１３ａに５Ｖを与えるとともに、１
３ｂを０Ｖにすることによりコントロール回路１５を通
して成される。プログラムソフトの書き込みが終了した
後、リードモードにする。リードモードは端子１３ａ、
１３ｂを共に０Ｖにすることにより成される。従って、
ライトモードが終了して箱型のソケット１７を外すと、
自動的にリードモードになる。リードモードではチップ
１０はマイクロコンピュータ回路部１１のみの機能をも
ったＩＣとして動作する。
【００１８】尚、チップ１０はプログラムソフト格納用
として電気的に書き込み可能なＥ2ＰＲＯＭ２０をもっ
ているが、このＥ2ＰＲＯＭ２０は周知の如く、ライト
モードでは高い電圧が必要であり、リードモードでは低
い電圧が必要である。端子１３ａ、１３ｂに加えられる
電圧はスイッチ１４のＯＮ／ＯＦＦに関係するだけでな
く、Ｅ2ＰＲＯＭ２０の書き込み、読み出し等の電圧設
定にも関連する（書き込み／読み出し用の電圧回路を制
御する）ようになっている。
として電気的に書き込み可能なＥ2ＰＲＯＭ２０をもっ
ているが、このＥ2ＰＲＯＭ２０は周知の如く、ライト
モードでは高い電圧が必要であり、リードモードでは低
い電圧が必要である。端子１３ａ、１３ｂに加えられる
電圧はスイッチ１４のＯＮ／ＯＦＦに関係するだけでな
く、Ｅ2ＰＲＯＭ２０の書き込み、読み出し等の電圧設
定にも関連する（書き込み／読み出し用の電圧回路を制
御する）ようになっている。
【００１９】上述したように、端子１３ａ、１３ｂに５
Ｖ電圧を与えるか与えないかによって切り換えのデータ
［１，１］、［１，０］、［０，０］を２ビット、パラ
レルで与えていることになる。上記実施例では、端子１
３ａ、１３ｂに印加する電圧をインサーキットエミュレ
ータ１８とライター１９から与えるようにしたが、ホス
トコンピュータ１９から直接与えるようにしてもよい。
Ｖ電圧を与えるか与えないかによって切り換えのデータ
［１，１］、［１，０］、［０，０］を２ビット、パラ
レルで与えていることになる。上記実施例では、端子１
３ａ、１３ｂに印加する電圧をインサーキットエミュレ
ータ１８とライター１９から与えるようにしたが、ホス
トコンピュータ１９から直接与えるようにしてもよい。
【００２０】
【発明の効果】以上説明したように本発明によれば、エ
バリュエーション半導体チップのマイクロコンピュータ
回路部と外部接続端子との間にスイッチを設け、このス
イッチをＯＦＦにした状態でインサーキットエミュレー
タを外部接続端子を介して回路基板と接続してデバッグ
を行ない、スイッチをＯＮにした状態で外部接続端子を
介してライターでエバリュエーション半導体チップのメ
モリに書き込みを行なうので、エバリュエーション半導
体チップはデバッグ機能をもつ必要はなく、従って、複
雑なコントロール回路を設ける必要がないので、チップ
が大型にならないとともに、マイクロコンピュータの機
種に拘らず同一のハード構成で済むという利点がある。
バリュエーション半導体チップのマイクロコンピュータ
回路部と外部接続端子との間にスイッチを設け、このス
イッチをＯＦＦにした状態でインサーキットエミュレー
タを外部接続端子を介して回路基板と接続してデバッグ
を行ない、スイッチをＯＮにした状態で外部接続端子を
介してライターでエバリュエーション半導体チップのメ
モリに書き込みを行なうので、エバリュエーション半導
体チップはデバッグ機能をもつ必要はなく、従って、複
雑なコントロール回路を設ける必要がないので、チップ
が大型にならないとともに、マイクロコンピュータの機
種に拘らず同一のハード構成で済むという利点がある。
【図１】本発明を実施したアプリケーションソフト開発
支援装置の模式図。
支援装置の模式図。
【図２】図１の装置においてソケットとチップを結合し
た状態を示す断面図。
た状態を示す断面図。
【図３】従来例の模式図。
【図４】他の従来例の模式図。
１０ エバリュエーション半導体チップ １１ マイクロコンピュータ回路部１１ １２ 第１の外部接続端子 １３ａ、１３ｂ 第２の外部接続端子 １４ スイッチ １５ スイッチコントロール部 １６ セットの回路基板 １７ ソケット １８ インサーキットエミュレータ １９ ホストコンピュータ ２０ Ｅ2ＰＲＯＭ ２１ ライター
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 11/22 - 11/34 G06F 15/78
Claims (1)
- 【請求項１】プログラムソフト格納用のメモリを含むマ
イクロコンピュータ回路部と、第１の外部接続端子と、
前記マイクロコンピュータ回路部の入出力端と前記第１
の外部接続端子に接続されたスイッチと、前記スイッチ
のＯＮ／ＯＦＦを制御するためのスイッチコントロール
部と、前記スイッチコントロール部に接続された第２の
外部接続端子とから成り回路基板に実装されたエバリュ
エーション半導体チップと、 前記エバリュエーション半導体チップの少なくとも第１
の外部接続端子に接続されるインサーキットエミュレー
タと、 前記エバリュエーション半導体チップの少なくとも第１
の外部接続端子に接続されるプログラムソフト書き込み
用のライターと、 から成り、前記第２の外部接続端子を介して前記エバリ
ュエーション半導体チップのスイッチコントロール部に
前記スイッチをＯＦＦ設定にする信号を与えるとともに
前記第１の外部接続端子を介して前記インサーキットエ
ミュレータから前記回路基板にデバッグ信号を与えるデ
バッグモードと、前記第２の外部接続端子を介して前記
スイッチコントロール部にスイッチをＯＮにする信号を
与えるとともに前記エバリュエーション半導体チップの
前記メモリに前記ライターからのデータを前記第１の外
部接続端子を介して与えるライトモードと、前記スイッ
チをＯＮにするとともに前記メモリのプログラムを読み
出すリードモードとを有することを特徴とするアプリケ
ーションソフト開発支援装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5134275A JP2918085B2 (ja) | 1993-06-04 | 1993-06-04 | アプリケーションソフト開発支援装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5134275A JP2918085B2 (ja) | 1993-06-04 | 1993-06-04 | アプリケーションソフト開発支援装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06348533A JPH06348533A (ja) | 1994-12-22 |
| JP2918085B2 true JP2918085B2 (ja) | 1999-07-12 |
Family
ID=15124477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5134275A Expired - Fee Related JP2918085B2 (ja) | 1993-06-04 | 1993-06-04 | アプリケーションソフト開発支援装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2918085B2 (ja) |
-
1993
- 1993-06-04 JP JP5134275A patent/JP2918085B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06348533A (ja) | 1994-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6571370B2 (en) | Method and system for design verification of electronic circuits | |
| US6016563A (en) | Method and apparatus for testing a logic design of a programmable logic device | |
| US6384626B2 (en) | Programmable apparatus and method for programming a programmable device | |
| JP2006127553A (ja) | プログラムのテスト及びデバッギングが容易な中央処理装置 | |
| KR19990041698A (ko) | 고정된 플래시 롬의 데이터 갱신이 가능한 컴퓨터 시스템 및 그 제어 방법 | |
| US5796750A (en) | Method for programming a programmable logic device in an automatic tester | |
| JP2000065899A (ja) | 半導体装置およびそのデータ書き換え方法 | |
| JPH063414A (ja) | 疑似ｌｓｉ装置及びそれを用いたデバッグ装置 | |
| JP2918085B2 (ja) | アプリケーションソフト開発支援装置 | |
| JPH05107295A (ja) | 集積回路デバイスの試験とその方法 | |
| JP3604875B2 (ja) | 階層構造を有するプリント基板 | |
| KR100205608B1 (ko) | 마이크로컨트롤러 개발 시스템 | |
| JP3050303B2 (ja) | Ｌｓｉ論理回路評価装置 | |
| JPH0717158Y2 (ja) | プログラマブルｉｃ搭載用基板 | |
| US20070113065A1 (en) | System and method for recording BIOS programs | |
| JP3052882B2 (ja) | プログラマブル半導体集積回路装置 | |
| JPH07325733A (ja) | マイクロプロセッサ内蔵型のカスタムｌｓｉ | |
| US6522986B1 (en) | Apparatus and method for testing processing circuit for joystick buttons | |
| JP2859913B2 (ja) | エミュレーションテスタ | |
| JP3002282B2 (ja) | エミュレーションテスタの接続装置 | |
| JPH01219918A (ja) | 電子機器 | |
| JPH11338728A (ja) | エミュレ―ション・システム、インタ―フェ―ス回路エミュレ―タ、及び、情報記録媒体 | |
| JPH0264726A (ja) | 外部メモリ装置を接続する情報処理装置 | |
| JP2001125802A (ja) | エミュレータ | |
| JPH1055319A (ja) | マイクロプロセッサ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |