JP3002282B2 - エミュレーションテスタの接続装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロプロセッサに
より制御されて動作するプリント基板ユニットのエミュ
レーションテスタの接続装置に関する。

【０００２】近年において、マイクロプロセッサ（ＭＰ
Ｕ）は目覚ましく普及しその使用量が膨大なものとな
り、これにともなって周辺素子の使用量も増加する一方
である。そのため、周辺素子のＬＳＩ化が進行し、さら
に表面実装技術（ＳＭＴ）の導入によって、ＭＰＵ及び
周辺素子が表面実装部品（ＳＭＤ）へ移行している。

【０００３】このような状況は、プリント基板ユニット
のエミュレーションテストを行うための信号線の接続箇
所を確保するという意味からは厳しいものである。この
厳しい状況の中で、プリント基板ユニットのＭＰＵをエ
ミュレートするテストプログラム及びそれを動作可能と
するためのハードウェアが要求されており、そのため、
汎用性が高く且つ低コストのエミュレーションテスタの
接続装置が望まれている。

【０００４】

【従来の技術】従来より、ＭＰＵ又はその周辺素子など
を実装したプリント基板ユニットの動作確認、及びハー
ドとソフト両方のデバッグのために、エミュレーション
テスタ（以下「テスタ」という）を用いたエミュレーシ
ョンテスト（以下「エミュレーション」という）が実施
されている。

【０００５】従来においては、エミュレーションを行う
に当たり、プリント基板ユニットに実装されているＭＰ
Ｕチップを取り外し、取り外した後のソケット（ＩＣソ
ケット）にテスタのコネクタを接続し、このコネクタか
らエミュレーションに必要な信号の全部又は一部の入出
力を行っていた。

【０００６】また、プリント基板ユニットとテスタとを
接続するために、プリント基板ユニットにエミュレーシ
ョン専用のインタフェース又はコネクタを設けることも
行われている。

【０００７】

【発明が解決しようとする課題】一般に、ＩＣソケット
を省略してＬＳＩチップなどの部品をプリント基板に直
接に半田付けする方が、信頼性、小型化、低コスト化の
いずれの面からも好ましい。

【０００８】ところが、従来のようにＭＰＵのソケット
を利用してテスタを接続する方式では、ＭＰＵのソケッ
トを省略することができず、そのため、プリント基板ユ
ニットの信頼性、小型化、低コスト化の全ての面で不利
であった。

【０００９】また上述したように、ＭＰＵのカスタムＬ
ＳＩ化にともなってＭＰＵの表面実装部品への移行が進
行しているが、そのような表面実装部品を用いることが
できないという問題もあった。

【００１０】また、プリント基板ユニットにエミュレー
ション専用のインタフェースなどを設けることは、小型
化及び低コスト化などの面で不利であり、特に多極の専
用コネクタの存在は小型化のための大きなネックとなっ
ていた。

【００１１】本発明は、上述の問題に鑑み、プリント基
板ユニットに用いるＭＰＵを表面実装部品へ移行するこ
とが可能であり、プリント基板ユニットの信頼性、小型
化、低コスト化の面で有利となるエミュレーションテス
タの接続装置を提供することを目的としている。

【００１２】請求項２乃至請求項４の発明は、プリント
基板ユニットにおいて、リセットベクタ、割込みベク
タ、ファームプログラムが、ブートＲＯＭのアドレス領
域のどこにアサインされた場合であっても、プリント基
板ユニットの電源を立ち上げたとき又はリセットしたと
きに、その直後にテスタ内のエミュレーションプログラ
ムに処理を委譲することができるエミュレーションテス
タの接続装置を提供することを目的としている。

【００１３】

【課題を解決するための手段】請求項１の発明に係る接
続装置は、上述の課題を解決するため、図１に示すよう
に、プリント基板ユニット４のエミュレーションテスト
を行うためのエミュレーションテスタ１の接続装置２で
あって、前記プリント基板ユニット４に設けられた初期
起動記憶装置１１用のソケット１２に接続するためのコ
ネクタ２１と、エミュレーションテストのためのプログ
ラムの先頭アドレスを指定するためのリセットベクタが
格納されたベクタ記憶装置３２，３７と、前記初期起動
記憶装置１１のリセットベクタの格納されているアドレ
スを指定するアドレス信号が入力されたときに、前記ベ
クタ記憶装置３２，３７内に格納されたリセットベクタ
を読み出すためのアドレス検出を行うアドレスマッチン
グ回路３４，３８とを有してなる。

【００１４】請求項２の発明に係る接続装置は、プリン
ト基板ユニット４に設けられた初期起動記憶装置１１用
のソケット１２に接続するためのコネクタ２１と、エミ
ュレーションテストのためのプログラムの先頭アドレス
を指定するためのリセットベクタが格納されたリセット
ベクタ記憶装置３２と、割り込み処理のための割込みベ
クタが格納された割込みベクタ記憶装置３７と、前記初
期起動記憶装置１１のリセットベクタの格納されている
アドレスを指定するアドレス信号が入力されたときに、
前記リセットベクタ記憶装置３２内に格納されたリセッ
トベクタを読み出すためのアドレス検出を行うアドレス
マッチング回路３４と、割り込み処理のためのアドレス
を指定するアドレス信号が入力されたときに、前記割込
みベクタ記憶装置３７内に格納された割込みベクタを読
み出すためのアドレス検出を行うアドレスマッチング回
路３８とを有してなる。

【００１５】請求項３の発明に係る接続装置は、エミュ
レーションテストのためのプログラムが格納されたプロ
グラム記憶装置３２３と、初期起動記憶装置１１のリセ
ットベクタの格納されているアドレスを指定するアドレ
ス信号が入力されたときに、前記ベクタ記憶装置３７内
に格納されたリセットベクタを読み出すためのアドレス
検出を行うアドレスマッチング回路３８と、エミュレー
ションテストのプログラムの格納されているアドレスを
指定するアドレス信号が入力されたときに、前記プログ
ラム記憶装置３２内に格納されたプログラムを読み出す
ためのアドレス検出を行うアドレスマッチング回路３４
とを有してなる。

【００１６】請求項４の発明に係る接続装置は、エミュ
レーションテストのためのベクタ又はプログラムが格納
された２つの記憶装置３２，３７と、前記コネクタ２１
から入力されるアドレス信号に基づいて前記記憶装置３
２，３７に格納されたベクタ又はプログラムを読み出す
ためのアドレス検出を行う２つのアドレスマッチング回
路３４，３８とを有してなる。

【００１７】

【作用】プリント基板ユニット４の初期起動記憶装置１
１が取り外された後のソケット１２から、エミュレーシ
ョンテストに必要な信号線の少なくとも一部が得られ
る。

【００１８】プリント基板ユニット４の電源投入時等に
おいて、初期起動記憶装置１１のリセットベクタの格納
されているアドレスを指定するアドレス信号が入力され
ると、そのアドレス信号がアドレスマッチング回路３
４，３８によって検出され、エミュレーションテストの
ために設けられた記憶装置３２，３７内のリセットベク
タが読み出され、これによってエミュレーションのため
のプログラムに処理が委譲される。

【００１９】また、同様に、割込みベクタ又はエミュレ
ーションのためのプログラムの格納されているアドレス
を指定するアドレス信号が入力されると、これがアドレ
スマッチング回路３４，３８によって検出され、それぞ
れ記憶装置３２，３７内から読み出される。

【００２０】

【実施例】図１は本発明に係るテスタ１の実施例を示す
ブロック図である。

【００２１】図１において、プリント基板ユニット（以
下「ＤＵＴ」という）４には、ＭＰＵ１３、ブートＲＯ
Ｍ１１、その他の素子又は部品が実装されている。しか
し、ブートＲＯＭ１１はテスタ１との接続のためにソケ
ット１２から取り外されている。

【００２２】ブートＲＯＭ１１は、ＤＵＴ４に電源が供
給されたときにＭＰＵ１３が最初に命令の読み出しを行
うリセットベクタが格納された初期起動用のＲＯＭであ
る。ブートＲＯＭ１１には、種々のベクタ群、又はファ
ームプログラムなどが格納されている。

【００２３】ブートＲＯＭ１１は、ソフトの変更、例え
ば、バージョンアップ、バグ対策、共通ハード機器の多
用途化のためのプログラムの入れ換えなどに対応するた
め、ＤＵＴ４に取り付けられたソケット１２に差し込む
ことによって実装され、その交換が容易に可能である。

【００２４】図４はＭＰＵ１３とブートＲＯＭ１１との
アドレス関係の一例を示す図である。

【００２５】ＤＵＴ４に実装されたＭＰＵ１３は、例え
ば型名８０８６のマイクロプロセッサーであり、＄００
０００〜＄ＦＦＦＦＦ（「＄」は１６進数を示す）の１
Ｍバイトのアドレス空間を指定可能である。電源投入直
後又はリセット時においては、リセットベクタを読み込
むためにアドレス＄ＦＦＦＦ０を発生するが、このアド
レスはＤＵＴ４の内部でアドレス変換されてブートＲＯ
Ｍ１１のアドレス＄０３ＦＦ０を指定する。

【００２６】ブートＲＯＭ１１は、記憶領域が例えば１
６Ｋワード（アドレス＄００００〜＄３ＦＦＦ）であ
り、その中の領域＄３ＦＦ０〜＄３ＦＦＦにリセットベ
クタが格納されている。

【００２７】また、マイクロプロセッサー８０８６は、
割り込み要求（ＩＲＱ）、ノンマスカブルな割り込み要
求（ＮＭＩ）、その他の割り込み要求などが発生した場
合には、割り込み処理のための割込みベクタを読み込む
ために＄０００００〜＄００３ＦＦの範囲のアドレスを
発生するが、これによって上述と同じブートＲＯＭ１１
のアドレス領域＄０００００〜＄００３ＦＦを指定す
る。

【００２８】このように、マイクロプロセッサー８０８
６は、リセットベクタと割込みベクタを指定するアドレ
スが相互に不連続であり、１個のチップであるブートＲ
ＯＭ１１からそれらを読み出すために、ＤＵＴ４内に設
けられたデコーダなどによってアドレス変換が行われて
いる。

【００２９】つまり、ＤＵＴ４に電源を供給した時点に
おいては、ＭＰＵ１３はブートＲＯＭ１１のアドレス＄
０３ＦＦ０を最初に指定し、割り込み要求がきた場合に
は、その内容に応じてブートＲＯＭ１１のアドレス＄０
００００〜＄００３ＦＦを指定する。

【００３０】さて、テスタ１は接続装置２及びテスタ本
体３からなる。

【００３１】接続装置２は、コネクタ２１、テスタイン
タフェース２２、補助入力部２５、アドレスマッチング
回路３４、デコード回路３５、タイミング制御回路３
６、ベクタＲＯＭ３７、アドレスマッチング回路３８、
ピンマッチング回路３９などから構成されている。

【００３２】コネクタ２１は、ソケット１２に差し込ま
れて接続されており、これによって、ＤＵＴ４のアドレ
スバス、データバス、その他の信号ラインと接続装置２
との接続が行われ、アドレス、データ、ブートＲＯＭ１
１のチップセレクト信号ＣＥ（ロウアクティブ）、及び
読み出し信号などの入出力が行われる。

【００３３】本実施例においては、コネクタ２１は３２
ピンのものであり、ソケット１２が３２ピン以外のピン
数、例えば２８ピン、２４ピンなどである場合には、ピ
ンマッチング回路３９によって、ＤＵＴ４と接続装置２
との間におけるバス又は信号ラインのマッチングがとら
れるようになっている。

【００３４】テスタインタフェース２２は、テスタ本体
３との間のインタフェースを行うものであり、ＰＩＡ
（ペリフェラルインタフェースアダプタ）３１、ＲＯＭ
３２、ＲＡＭ３３、及びこれらの周辺回路素子からな
る。

【００３５】補助入力部２５は、先端にクリップが設け
られた信号線であり、クリップをＤＵＴ４の所定の箇所
に接続することによって、ＤＵＴ４が周辺素子に対して
読み書きを指示する読み書き信号Ｒ／Ｗ，ＤＴ／Ｒ、デ
ータ転送のためのストローブ信号ＡＳ，ＲＤ，ＷＴ、周
辺素子をリセットするためのリセット信号Ｒｅｓが入力
される。

【００３６】補助入力部２５は、テスタ１の動作に必要
であるにもかかわらずコネクタ２１からは得られない信
号を補うためのものである。

【００３７】ＰＩＡ３１は、ＤＵＴ４及びテスタ本体３
との間でデータやプログラムなどを通信するためのポー
トである。

【００３８】ＲＯＭ３２には、エミュレーションを実行
するための最小限のプログラム、そのプログラムの先頭
アドレスを指定するためのリセットベクタ、ＰＩＡ３１
による通信を制御するためのプログラムなどが格納され
ている。

【００３９】ＲＡＭ３３は、ＲＯＭ３２に格納されたプ
ログラムを実行するに当たってのワークエリア又はスタ
ックの役目を果たす。

【００４０】これらＲＯＭ３２及びＲＡＭ３３には、Ｄ
ＵＴ４からのアドレスバスＡＤ１〜１０が接続されてお
り、またＰＩＡ３１はアドレスバスをデコードすること
によって適当なアドレス領域に割り当てられているとと
もに、後述するようにデコード回路３５からのセレクト
信号Ｓ１〜３によって、これらの内の１つのみがセレク
トされてアクセスされるようになっている。

【００４１】例えば、ブートＲＯＭ１１のリセットベク
タの格納されているアドレスを指定するアドレス信号が
コネクタ２１から入力されたときには、アドレスマッチ
ング回路３４がそのアドレス信号を検出してＲＯＭ３２
をチップセレクトするためのセレクト信号Ｓ１を出力す
る。

【００４２】セレクト信号Ｓ１が出力されると、ＲＯＭ
３２内に格納されたリセットベクタが、同じくコネクタ
２１から入力されるアドレスバスによってアドレス指定
されてデータバス上に読み出される。

【００４３】つまり、ＤＵＴ４においてＭＰＵ１３が読
み込むべきリセットベクタに代えて、エミュレーション
のために準備したＲＯＭ３２のリセットベクタを読み込
ませるのである。

【００４４】アドレスマッチング回路３４は、ブートＲ
ＯＭ１１のリセットベクタの格納されているアドレスを
指定するアドレス信号が入力されたときに、ＲＯＭ３２
内に格納されたリセットベクタを読み出すためのアドレ
ス検出を行う。

【００４５】図２はアドレスマッチング回路３４の一例
を示す図である。

【００４６】アドレスマッチング回路３４は、オンオフ
の設定が可能な５個のスイッチＳＷ１〜５、これらスイ
ッチＳＷ１〜５によって「Ｈ」又は「Ｌ」を取り得るア
ドレス設定ラインＡＣ１２〜１６とＤＵＴ４からのアド
レス信号ＡＤ１２〜１６とのそれぞれの排他的論理和を
出力する排他オア素子ＥＯＲ１〜５、各排他オア素子Ｅ
ＯＲ１〜５からの出力の論理和を出力するオア素子ＯＲ
１などからなっている。

【００４７】したがって、スイッチＳＷ１〜５によって
設定されたアドレス設定ラインＡＣ１２〜１６とアドレ
ス信号ＡＤ１２〜１６とが完全に一致したときに、ノッ
ト素子ＮＯＴ１からイネーブル信号Ｓ４（ロウアクティ
ブ）が出力される。

【００４８】図３はデコード回路３５の一例を示す図で
ある。

【００４９】デコード回路３５は、デコード用のＲＯＭ
４１、タイミング用のアンド素子ＡＮＤ２，３からなっ
ている。

【００５０】ＲＯＭ４１は、入力端子Ａ０〜８に加えら
れたアドレス信号ＡＤ８〜１１、ソケット１２からのチ
ップセレクト信号ＣＥ、及びアドレスマッチング回路３
４からのイネーブル信号Ｓ４のそれぞれの状態によって
定まるデータに応じて、出力端子Ｏ０〜２からセレクト
信号Ｓ１〜３を出力する。その論理は次の通りである。

【００５１】入力されるデータが＄０００〜＄００６の
ときにはセレクト信号Ｓ２が「Ｌ」に、同じく＄００７
のときにセレクト信号Ｓ３が「Ｌ」に、同じく＄００８
〜＄００Ｆのときにはセレクト信号Ｓ１が「Ｌ」にな
り、他の場合には「Ｈ」になる。

【００５２】セレクト信号Ｓ１〜３は、それぞれＲＯＭ
３２、ＲＡＭ３３、ＰＩＡ３１に接続されており、それ
ぞれ「Ｌ」のときにのみ、それぞれのチップをセレクト
するように作用する。

【００５３】したがって、ＲＯＭ３２、ＲＡＭ３３、Ｐ
ＩＡ３１は、イネーブル信号Ｓ４及びチップセレクト信
号ＣＥが共に「Ｌ」のときにのみセレクトされるとも
に、アドレス信号ＡＤ８〜１１の状態によって、それら
のいずれか１つのみがセレクトされる。

【００５４】タイミング制御回路３６は、補助入力部２
５から入力されるＤＵＴ４の読み書き信号Ｒ／Ｗ、アド
レスストローブ信号ＡＳ、リセット信号Ｒｅｓ（以上６
８０００の場合）、データのディレクション信号ＤＴ／
Ｒ、読込み信号ＲＤ、書込み信号ＷＴ、リセット信号Ｒ
ｅｓ（以上８０８６の場合）に基づいて、種々のタイミ
ング信号Ｓ５，６を作成する。

【００５５】ベクタＲＯＭ３７には、割り込み処理のた
めの割込みベクタが格納されている。

【００５６】アドレスマッチング回路３８は、ブートＲ
ＯＭ１１の割込みベクタの格納されているアドレスを指
定するアドレス信号が入力されたときに、ベクタＲＯＭ
３７内に格納された割込みベクタを読み出すためのアド
レス検出を行う。

【００５７】アドレスマッチング回路３８の回路構成
は、上述のアドレスマッチング回路３４と同様である。
しかし、スイッチＳＷ１〜５の設定は異なる。

【００５８】テスタ本体３は、ＤＵＴ４のエミュレーシ
ョンを行い、ＤＵＴ４の各部の動作確認又はハード及び
ソフトのデバッグなど、必要な処置を実行するためのも
のであり、ＤＵＴ４のＭＰＵ１３と同程度以上のＭＰＵ
を用いた制御部、補助記憶装置、キーボード、ディスプ
レイなどから構成されている。これには例えばパーナル
コンピュータなどが用いられる。

【００５９】次にテスタ１の作用について説明する。

【００６０】テスタ１が動作可能な状態において、ＤＵ
Ｔ４に電源が供給されると、ＭＰＵ１３がリセットベク
タを読み込むためのアドレス＄ＦＦＦＦ０を発生し、ア
ドレスバスＡＤ０〜１６にはアドレス＄０３ＦＦ０が出
力される。

【００６１】すると、アドレスマッチング回路３４から
は、アドレス信号ＡＤ１２〜１６とアドレス設定ライン
ＡＣ１２〜１６とが一致するためにイネーブル信号Ｓ４
が出力される（「Ｌ」となる）。

【００６２】また、デコード回路３５は、アドレス信号
ＡＤ８〜１１のデータ値が＄Ｆであり、且つイネーブル
信号Ｓ４及びチップセレクト信号ＣＥがともに「Ｌ」で
あるため、セレクト信号Ｓ１を出力する。

【００６３】これによって、テスタインタフェース２２
においてはＲＯＭ３２がセレクトされ、且つＲＯＭ３２
に接続されたアドレス信号ＡＤ０〜１０によってアドレ
ス＄ＦＦ０が指定され、ＲＯＭ３２に格納されたエミュ
レーション用のリセットベクタがデータバスＤ０〜１５
上に読み出される。

【００６４】ＲＯＭ３２から読み出されたリセットベク
タにより、同じくＲＯＭ３２内に格納されたエミュレー
ションのためのプログラムが最初から実行され、以降は
ＲＯＭ３２内のプログラム及びテスタ本体３による制御
によって、ＤＵＴ４のエミュレーションが実行される。

【００６５】また、割り込み要求が発生した場合には、
ＭＰＵ１３が割込みベクタを読み込むためのアドレス
（＄０００００〜００３ＦＦ）を発生し、アドレスバス
ＡＤ０〜１６にはそのアドレスが出力される。

【００６６】すると、今度は、他のアドレスマッチング
回路３８において、アドレス信号ＡＤ１２〜１６とアド
レス設定ラインＡＣ１２〜１６とが一致することにな
り、アドレスマッチング回路３８からイネーブル信号Ｓ
７が出力される。

【００６７】これによって、ベクタＲＯＭ３７に格納さ
れた割込みベクタがデータバスＤ０〜１５上に読み出さ
れ、これによって指定されるアドレスに格納されたエミ
ュレーション用のプログラムが実行される。

【００６８】上述の実施例によると、テスタ１によるエ
ミュレーションを行うために、ＤＵＴ４にエミュレーシ
ョン専用のコネクタを設ける必要がないので、ＤＵＴ４
の小型化及び低コスト化を図ることができる。

【００６９】また、ＤＵＴ４のＭＰＵ１３を取り外す必
要がないので、そのためのソケットを省略して直接に半
田付けをすることができ、したがって表面実装部品を採
用することができ、ＤＵＴ４の信頼性、小型化、低コス
ト化の面で有利である。また、ＭＰＵ１３を取り付けた
状態でエミュレーションを行うことができるので、それ
の全部のテストが可能である。

【００７０】したがって、テスタ１は、ＤＵＴ４に実装
される種々のＭＰＵ１３に対するエミュレーションが簡
素化された状態で可能となりその性能の向上が図られ
る。

【００７１】なお、コネクタ２１を接続するためにブー
トＲＯＭ１１用のソケット１２を利用しており、このソ
ケット１２を省略することはできないが、ブートＲＯＭ
１１は、先に述べたようなソフトの変更に対応するため
一般には必ずソケット１２を介して実装されるので、エ
ミュレーションのためにソケット１２を設けなければな
らないということはなく、何ら不利にはならない。

【００７２】なお、ブートＲＯＭ１１を取り外してエミ
ュレーションを行っているが、取り外したブートＲＯＭ
１１をテスタ１に取り付け、これのエミュレーションも
同時に行うことも可能である。但し、エミュレーション
のためのプログラムが格納された領域についてはブート
ＲＯＭ１１のエミュレーションを行うことができないか
ら、ＲＯＭ３２にはエミュレーション（又は通信）のた
めに必要な最小限のプログラムのみを格納しておくこと
が好ましい。

【００７３】上述の実施例においては、ＭＰＵ１３とし
て型名８０８６のマイクロプロセッサーを用いた例につ
いて説明したが、他の型のマイクロプロセッサーを用い
ることが可能である。

【００７４】図５はＭＰＵ１３とブートＲＯＭ１１との
アドレスの関係の他の例を示す図である。

【００７５】図５は、ＭＰＵ１３として型名６８０００
のマイクロプロセッサーを用いた場合を示している。マ
イクロプロセッサー６８０００では、リセットベクタと
割込みベクタとが同じアドレス領域＄００００００００
〜＄０００００３ＦＦに連続してある。

【００７６】また、ファームプログラムのアドレス領域
は、ＤＵＴ４の設計者が任意に決めることができるが、
図５ではファームプログラムがアドレス領域＄００８０
００００〜＄００８０２０００にある。

【００７７】したがって、図１に示すテスタ１において
は、ＲＯＭ３２にはエミュレーション用のプログラム
を、ベクタＲＯＭ３７にはリセットベクタ及び割込みベ
クタを、それぞれ格納しておくことになる。

【００７８】そして、ＭＰＵ１３がアドレス＄００００
００００〜＄０００００３ＦＦを指定してリセットベク
タ又は割込みベクタを読み込もうとしたときには、ベク
タＲＯＭ３７に格納された所定のベクタが読み込まれ、
アドレス＄００８０００００〜＄００８０２０００を指
定してファームプログラムを読み込もうとしたときには
ＲＯＭ３２に格納されたプログラムが読み込まれる。

【００７９】アドレスマッチング回路３４，３８におい
ては、このようなそれぞれのアドレスが検出されるよう
に、スイッチＳＷ１〜５を設定しておき、また検出が可
能なような回路とされている。

【００８０】上述のいずれの実施例においても、リセッ
トベクタ、割込みベクタ、ファームプログラムが、１つ
のチップであるブートＲＯＭ１１のアドレス領域のどこ
にアサインされた場合であっても、ＤＵＴ４の電源を立
ち上げたとき又はリセットしたときに、その直後にテス
タ１のＲＯＭ３２又は他の記憶装置に格納されたエミュ
レーションプログラムに処理を委譲することができ、エ
ミュレーションを実行することができる。

【００８１】上述の実施例において、ブートＲＯＭ１１
におけるベクタなどのアドレス領域は、上述以外のアド
レス領域であってもよい。その領域に応じて、スイッチ
ＳＷ１〜５を設定し、又は回路を変更すればよい。

【００８２】アドレス設定ラインＡＣ１２〜１６の状態
を設定するために、スイッチＳＷ１〜５以外の手段を用
いてもよい。ＲＯＭ４１の内容は上述した以外に種々変
更することが可能である。アドレスマッチング回路３
４，３８、デコード回路３５、ベクタＲＯＭ３７、テス
タインタフェース２２、その他の回路の構成は上述した
以外に種々変更することができる。

【００８３】上述の実施例において、補助入力部２５の
先端のクリップを接続するための端子台をＤＵＴ４に設
けておいてもよい。この場合でも、端子台は極めて低コ
ストであり且つ場所を取らないので、小型化及び低コス
ト化に関して不利にはならない。また、補助入力部２５
からの入力信号の種類を増減することも可能である。例
えば、リセット信号Ｒｅｓは容易に省略するこができ
る。

【００８４】上述の実施例において、接続装置２とテス
タ本体３とは、一体に構成してもよいし別体に構成して
もよい。

【００８５】

【発明の効果】本発明に係る接続装置によると、プリン
ト基板ユニットに用いるＭＰＵを表面実装部品へ移行す
ることが可能となり、しかもエミュレーション専用の大
型のコネクタを省略することが可能であるため、プリン
ト基板ユニットの信頼性、小型化、低コスト化の面で有
利となる。

【００８６】請求項２乃至請求項４の発明に係る接続装
置によると、リセットベクタ、割込みベクタ、ファーム
プログラムが、ブートＲＯＭのアドレス領域のどこにア
サインされた場合であっても、プリント基板ユニットの
電源を立ち上げたとき又はリセットしたときに、その直
後にテスタ内のエミュレーションプログラムに処理を委
譲することができる。

【図面の簡単な説明】

【図１】本発明に係るテスタの実施例を示すブロック図
である。

【図２】アドレスマッチング回路の一例を示す図であ
る。

【図３】デコード回路の一例を示す図である。

【図４】ＭＰＵとブートＲＯＭとのアドレスの関係の一
例を示す図である。

【図５】ＭＰＵとブートＲＯＭとのアドレスの関係の他
の例を示す図である。

【符号の説明】

１ テスタ（エミュレーションテスタ） ２ 接続装置 ４ ＤＵＴ（プリント基板ユニット） １１ ブートＲＯＭ（初期起動記憶装置） １２ ソケット ２１ コネクタ ３２ ＲＯＭ（記憶装置、ベクタ記憶装置、リセットベ
クタ記憶装置、プログラム記憶装置） ３７ ベクタＲＯＭ（記憶装置、ベクタ記憶装置、割込
みベクタ記憶装置） ３４ アドレスマッチング回路 ３８ アドレスマッチング回路

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】プリント基板ユニット（４）のエミュレー
   ションテストを行うためのエミュレーションテスタ
   （１）の接続装置（２）であって、前記プリント基板ユ
   ニット（４）に設けられた初期起動記憶装置（１１）用
   のソケット（１２）に接続するためのコネクタ（２１）
   と、エミュレーションテストのためのプログラムの先頭
   アドレスを指定するためのリセットベクタが格納された
   ベクタ記憶装置（３２）（３７）と、前記初期起動記憶
   装置（１１）のリセットベクタの格納されているアドレ
   スを指定するアドレス信号が入力されたときに、前記ベ
   クタ記憶装置（３２）（３７）内に格納されたリセット
   ベクタを読み出すためのアドレス検出を行うアドレスマ
   ッチング回路（３４）（３８）とを有してなることを特
   徴とするエミュレーションテスタの接続装置。
2. 【請求項２】プリント基板ユニット（４）のエミュレー
   ションテストを行うためのエミュレーションテスタ
   （１）の接続装置（２）であって、前記プリント基板ユ
   ニット（４）に設けられた初期起動記憶装置（１１）用
   のソケット（１２）に接続するためのコネクタ（２１）
   と、エミュレーションテストのためのプログラムの先頭
   アドレスを指定するためのリセットベクタが格納された
   リセットベクタ記憶装置（３２）と、割り込み処理のた
   めの割込みベクタが格納された割込みベクタ記憶装置
   （３７）と、前記初期起動記憶装置（１１）のリセット
   ベクタの格納されているアドレスを指定するアドレス信
   号が入力されたときに、前記リセットベクタ記憶装置
   （３２）内に格納されたリセットベクタを読み出すため
   のアドレス検出を行うアドレスマッチング回路（３４）
   と、割り込み処理のためのアドレスを指定するアドレス
   信号が入力されたときに、前記割込みベクタ記憶装置
   （３７）内に格納された割込みベクタを読み出すための
   アドレス検出を行うアドレスマッチング回路（３８）と
   を有してなることを特徴とするエミュレーションテスタ
   の接続装置。
3. 【請求項３】プリント基板ユニット（４）のエミュレー
   ションテストを行うためのエミュレーションテスタ
   （１）の接続装置（２）であって、前記プリント基板ユ
   ニット（４）に設けられた初期起動記憶装置（１１）用
   のソケット（１２）に接続するためのコネクタ（２１）
   と、エミュレーションテストのためのプログラムの先頭
   アドレスを指定するためのリセットベクタが格納された
   ベクタ記憶装置（３７）と、エミュレーションテストの
   ためのプログラムが格納されたプログラム記憶装置（３
   ２）と、前記初期起動記憶装置（１１）のリセットベク
   タの格納されているアドレスを指定するアドレス信号が
   入力されたときに、前記ベクタ記憶装置（３７）内に格
   納されたリセットベクタを読み出すためのアドレス検出
   を行うアドレスマッチング回路（３８）と、エミュレー
   ションテストのプログラムの格納されているアドレスを
   指定するアドレス信号が入力されたときに、前記プログ
   ラム記憶装置（３２）内に格納されたプログラムを読み
   出すためのアドレス検出を行うアドレスマッチング回路
   （３４）とを有してなることを特徴とするエミュレーシ
   ョンテスタの接続装置。
4. 【請求項４】プリント基板ユニット（４）のエミュレー
   ションテストを行うためのエミュレーションテスタ
   （１）の接続装置（２）であって、前記プリント基板ユ
   ニット（４）に設けられた初期起動記憶装置（１１）用
   のソケット（１２）に接続するためのコネクタ（２１）
   と、エミュレーションテストのためのベクタ又はプログ
   ラムが格納された２つの記憶装置（３２）（３７）と、
   前記コネクタ（２１）から入力されるアドレス信号に基
   づいて前記記憶装置（３２）（３７）に格納されたベク
   タ又はプログラムを読み出すためのアドレス検出を行う
   ２つのアドレスマッチング回路（３４）（３８）とを有
   してなることを特徴とするエミュレーションテスタの接
   続装置。