JP2002358212A - デバッグ支援機能付きマイコン - Google Patents
デバッグ支援機能付きマイコンInfo
- Publication number
- JP2002358212A JP2002358212A JP2001165397A JP2001165397A JP2002358212A JP 2002358212 A JP2002358212 A JP 2002358212A JP 2001165397 A JP2001165397 A JP 2001165397A JP 2001165397 A JP2001165397 A JP 2001165397A JP 2002358212 A JP2002358212 A JP 2002358212A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- debug
- microcomputer
- debugging
- debugged
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3648—Software debugging using additional hardware
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Debugging And Monitoring (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【課題】 デバッグ支援機能付きマイコンにイン・サー
キット・エミュレータを接続して、電源投入時のデバッ
グを完全におこなうこと。 【解決手段】 デバッグ対象となる被デバッグ回路４
と、イン・サーキット・エミュレータ２に対するインタ
ーフェースモジュールを有するデバッグ回路５とに、そ
れぞれ専用の電源端子３２，３３を介して独立して駆動
電力を供給する。そして、被デバッグ回路４とデバッグ
回路５の両方に駆動電力を供給し、イン・サーキット・
エミュレータ２により各種デバッグ情報の設定をおこな
った後、被デバッグ回路４への駆動電力の供給のみを停
止し、デバッグ回路５に各種デバッグ情報を保持させた
状態で被デバッグ回路４への駆動電力の供給を再開し、
デバッグ回路５に保持されているデバッグ情報に基づい
て電源投入直後のデバッグをおこなう。
キット・エミュレータを接続して、電源投入時のデバッ
グを完全におこなうこと。 【解決手段】 デバッグ対象となる被デバッグ回路４
と、イン・サーキット・エミュレータ２に対するインタ
ーフェースモジュールを有するデバッグ回路５とに、そ
れぞれ専用の電源端子３２，３３を介して独立して駆動
電力を供給する。そして、被デバッグ回路４とデバッグ
回路５の両方に駆動電力を供給し、イン・サーキット・
エミュレータ２により各種デバッグ情報の設定をおこな
った後、被デバッグ回路４への駆動電力の供給のみを停
止し、デバッグ回路５に各種デバッグ情報を保持させた
状態で被デバッグ回路４への駆動電力の供給を再開し、
デバッグ回路５に保持されているデバッグ情報に基づい
て電源投入直後のデバッグをおこなう。
Description
【０００１】
【発明の属する技術分野】本発明は、ＣＰＵによって実
行されるプログラムのデバッグをイン・サーキット・エ
ミュレータを用いておこなうためのデバッグ支援機能付
きマイコンに関する。
行されるプログラムのデバッグをイン・サーキット・エ
ミュレータを用いておこなうためのデバッグ支援機能付
きマイコンに関する。
【０００２】一般に、ＣＰＵコアを有するマイクロプロ
セッサまたはマイクロコントローラ（以下、両方を含め
てマイコンと称する）には、種々の実際の製品等に実装
されてプログラムを実行するいわゆる製品版としてのマ
イコンと、そのプログラム実行機能の他に、イン・サー
キット・エミュレータを用いてプログラムのデバッグを
おこなうための機能を有するデバッグ支援機能付きマイ
コンとがある。
セッサまたはマイクロコントローラ（以下、両方を含め
てマイコンと称する）には、種々の実際の製品等に実装
されてプログラムを実行するいわゆる製品版としてのマ
イコンと、そのプログラム実行機能の他に、イン・サー
キット・エミュレータを用いてプログラムのデバッグを
おこなうための機能を有するデバッグ支援機能付きマイ
コンとがある。
【０００３】
【従来の技術】図１３は、従来のデバッグ支援機能付き
マイコンの概略構成を示すブロック図である。このデバ
ッグ支援機能付きマイコン（以下、単にデバッグ用マイ
コンとする）１は、ＣＰＵ１１、デバッグ・サポート・
ユニット（ＤＳＵ）１２、バス・コントローラ１３、お
よび内蔵メモリや内蔵周辺回路１４を有する。また、デ
バッグ用マイコン１は、ＣＰＵ１１とデバッグ・サポー
ト・ユニット１２とを接続する専用バス１５、ＣＰＵ１
１とバス・コントローラ１３を接続する命令バス１６、
およびＣＰＵ１１とバス・コントローラ１３と内蔵メモ
リや内蔵周辺回路１４とを接続するデータバス１７を有
する。デバッグ・サポート・ユニット１２はツールバス
１８を介してイン・サーキット・エミュレータ２に接続
される。バス・コントローラ１３は外部バス１９の制御
をおこなう。
マイコンの概略構成を示すブロック図である。このデバ
ッグ支援機能付きマイコン（以下、単にデバッグ用マイ
コンとする）１は、ＣＰＵ１１、デバッグ・サポート・
ユニット（ＤＳＵ）１２、バス・コントローラ１３、お
よび内蔵メモリや内蔵周辺回路１４を有する。また、デ
バッグ用マイコン１は、ＣＰＵ１１とデバッグ・サポー
ト・ユニット１２とを接続する専用バス１５、ＣＰＵ１
１とバス・コントローラ１３を接続する命令バス１６、
およびＣＰＵ１１とバス・コントローラ１３と内蔵メモ
リや内蔵周辺回路１４とを接続するデータバス１７を有
する。デバッグ・サポート・ユニット１２はツールバス
１８を介してイン・サーキット・エミュレータ２に接続
される。バス・コントローラ１３は外部バス１９の制御
をおこなう。
【０００４】デバッグ作業をおこなう際には、デバッグ
・サポート・ユニット１２をイン・サーキット・エミュ
レータ２に接続し、デバッグ用マイコン１の電源を投入
する。それから、デバッグ・サポート・ユニット１２内
の各種デバッグ設定をイン・サーキット・エミュレータ
２から初期化し、ＣＰＵ１１により実際のユーザプログ
ラムを実行する。
・サポート・ユニット１２をイン・サーキット・エミュ
レータ２に接続し、デバッグ用マイコン１の電源を投入
する。それから、デバッグ・サポート・ユニット１２内
の各種デバッグ設定をイン・サーキット・エミュレータ
２から初期化し、ＣＰＵ１１により実際のユーザプログ
ラムを実行する。
【０００５】
【発明が解決しようとする課題】しかしながら、図１３
に示す構成の従来のデバッグ用マイコン１では、デバッ
グ・サポート・ユニット１２およびＣＰＵ１１に外部の
共通の電源から駆動電力が供給されている。したがっ
て、電源投入直後のＣＰＵ１１の挙動をトレースした
り、初期化ルーチンの先頭でプログラムをブレークさせ
ようとしても、電源を切ることによって各種デバッグ設
定情報が消えてしまうため、デバッグをおこなうことが
できないという問題点がある。
に示す構成の従来のデバッグ用マイコン１では、デバッ
グ・サポート・ユニット１２およびＣＰＵ１１に外部の
共通の電源から駆動電力が供給されている。したがっ
て、電源投入直後のＣＰＵ１１の挙動をトレースした
り、初期化ルーチンの先頭でプログラムをブレークさせ
ようとしても、電源を切ることによって各種デバッグ設
定情報が消えてしまうため、デバッグをおこなうことが
できないという問題点がある。
【０００６】また、デバッグ用マイコン１を含むターゲ
ットシステムの電源投入時の動作を疑似的に再現させる
ことによってデバッグをおこなう方法がある。これは、
デバッグ用マイコン１と、デバッグ対象となるターゲッ
トシステムとの間にアダプターを挿入して電源を分離
し、デバッグ用マイコン１を電源を入れたまま外部から
のリセット入力で停止させておき、ターゲットシステム
の電源の再投入に同期させてリセット入力を解除すると
いう方法である。しかし、この方法では電源投入直後の
過渡期におけるＣＰＵ１１の動作を再現することができ
ないため、完全なデバッグをおこなえるわけではない。
ットシステムの電源投入時の動作を疑似的に再現させる
ことによってデバッグをおこなう方法がある。これは、
デバッグ用マイコン１と、デバッグ対象となるターゲッ
トシステムとの間にアダプターを挿入して電源を分離
し、デバッグ用マイコン１を電源を入れたまま外部から
のリセット入力で停止させておき、ターゲットシステム
の電源の再投入に同期させてリセット入力を解除すると
いう方法である。しかし、この方法では電源投入直後の
過渡期におけるＣＰＵ１１の動作を再現することができ
ないため、完全なデバッグをおこなえるわけではない。
【０００７】本発明は、上記問題点に鑑みてなされたも
のであって、イン・サーキット・エミュレータを接続し
て、電源投入時のデバッグを完全におこなうことが可能
なデバッグ用マイコンを提供することを目的とする。
のであって、イン・サーキット・エミュレータを接続し
て、電源投入時のデバッグを完全におこなうことが可能
なデバッグ用マイコンを提供することを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明にかかるデバッグ用マイコンは、デバッグ対
象となる被デバッグ回路と、イン・サーキット・エミュ
レータに対するインターフェースモジュールを有するデ
バッグ回路とを具備し、それら被デバッグ回路とデバッ
グ回路とに独立して駆動電力を供給することを特徴とす
る。この発明によれば、被デバッグ回路とデバッグ回路
とに駆動電力が独立して供給されるため、デバッグ回路
に駆動電力を供給してデバッグ回路を動作させた状態の
まま、被デバッグ回路への駆動電力の供給を停止するこ
とができる。
め、本発明にかかるデバッグ用マイコンは、デバッグ対
象となる被デバッグ回路と、イン・サーキット・エミュ
レータに対するインターフェースモジュールを有するデ
バッグ回路とを具備し、それら被デバッグ回路とデバッ
グ回路とに独立して駆動電力を供給することを特徴とす
る。この発明によれば、被デバッグ回路とデバッグ回路
とに駆動電力が独立して供給されるため、デバッグ回路
に駆動電力を供給してデバッグ回路を動作させた状態の
まま、被デバッグ回路への駆動電力の供給を停止するこ
とができる。
【０００９】この発明において、被デバッグ回路からデ
バッグ回路への供給信号をクリップするクリップ回路を
さらに設け、被デバッグ回路への駆動電力の供給が停止
しているときに、被デバッグ回路からデバッグ回路への
供給信号をクリップする構成としてもよい。この発明に
よれば、被デバッグ回路への駆動電力の供給が停止して
いるときに、被デバッグ回路からデバッグ回路に供給さ
れる信号がクリップ回路によりクリップされるので、電
位レベルが不定となった信号が、被デバッグ回路からデ
バッグ回路に供給されるのを防ぐことができる。
バッグ回路への供給信号をクリップするクリップ回路を
さらに設け、被デバッグ回路への駆動電力の供給が停止
しているときに、被デバッグ回路からデバッグ回路への
供給信号をクリップする構成としてもよい。この発明に
よれば、被デバッグ回路への駆動電力の供給が停止して
いるときに、被デバッグ回路からデバッグ回路に供給さ
れる信号がクリップ回路によりクリップされるので、電
位レベルが不定となった信号が、被デバッグ回路からデ
バッグ回路に供給されるのを防ぐことができる。
【００１０】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照しつつ詳細に説明する。まず、実施の形
態の概要について説明する。図１は、本発明にかかるデ
バッグ用マイコンの全体の概略構成を示すブロック図で
ある。このデバッグ用マイコン３は、デバッグ対象であ
る被デバッグ回路４、デバッグ回路５、および被デバッ
グ回路４とデバッグ回路５とを接続する専用バス３１を
有する。専用バス３１は、トレース用データやイン・サ
ーキット・エミュレータ２からのブレーク要求信号等の
送受信に供される。被デバッグ回路４には外部バス３４
が接続される。デバッグ回路５は、ツールバス３５を介
してイン・サーキット・エミュレータ２に接続される。
いて図面を参照しつつ詳細に説明する。まず、実施の形
態の概要について説明する。図１は、本発明にかかるデ
バッグ用マイコンの全体の概略構成を示すブロック図で
ある。このデバッグ用マイコン３は、デバッグ対象であ
る被デバッグ回路４、デバッグ回路５、および被デバッ
グ回路４とデバッグ回路５とを接続する専用バス３１を
有する。専用バス３１は、トレース用データやイン・サ
ーキット・エミュレータ２からのブレーク要求信号等の
送受信に供される。被デバッグ回路４には外部バス３４
が接続される。デバッグ回路５は、ツールバス３５を介
してイン・サーキット・エミュレータ２に接続される。
【００１１】また、デバッグ用マイコン３は、被デバッ
グ回路４に外部から駆動電力を供給するための第１の電
源端子３２、およびデバッグ回路５に外部から駆動電力
を供給するための第２の電源端子３３を有する。これら
第１の電源端子３２および第２の電源端子３３にはたと
えば別々の電源が接続され、それぞれの電源から互いに
独立して駆動電力が供給される。したがって、デバッグ
回路５に駆動電力を供給した状態で、被デバッグ回路４
への駆動電力の供給を停止させることができる。
グ回路４に外部から駆動電力を供給するための第１の電
源端子３２、およびデバッグ回路５に外部から駆動電力
を供給するための第２の電源端子３３を有する。これら
第１の電源端子３２および第２の電源端子３３にはたと
えば別々の電源が接続され、それぞれの電源から互いに
独立して駆動電力が供給される。したがって、デバッグ
回路５に駆動電力を供給した状態で、被デバッグ回路４
への駆動電力の供給を停止させることができる。
【００１２】図２は、被デバッグ回路４の概略構成を示
すブロック図である。被デバッグ回路４は、ＣＰＵ４１
とバス・コントローラ４２とが命令バス４３およびデー
タバス４４により相互に接続された構成となっている。
データバス４４には内蔵メモリや内蔵周辺回路４５が接
続されている。ＣＰＵ４１には専用バス３１が接続され
ている。バス・コントローラ４２には外部バス３４が接
続される。
すブロック図である。被デバッグ回路４は、ＣＰＵ４１
とバス・コントローラ４２とが命令バス４３およびデー
タバス４４により相互に接続された構成となっている。
データバス４４には内蔵メモリや内蔵周辺回路４５が接
続されている。ＣＰＵ４１には専用バス３１が接続され
ている。バス・コントローラ４２には外部バス３４が接
続される。
【００１３】図３は、デバッグ回路５の概略構成を示す
ブロック図である。デバッグ回路５は、イン・サーキッ
ト・エミュレータ２に対するインターフェースモジュー
ルとしての機能を有するデバッグ・サポート・ユニット
５１、および専用バス３１を介してＣＰＵ４１から供給
されたトレース情報等を書き込むためのトレースメモリ
５２を有する。デバッグ・サポート・ユニット５１には
専用バス３１およびツールバス３５が接続される。
ブロック図である。デバッグ回路５は、イン・サーキッ
ト・エミュレータ２に対するインターフェースモジュー
ルとしての機能を有するデバッグ・サポート・ユニット
５１、および専用バス３１を介してＣＰＵ４１から供給
されたトレース情報等を書き込むためのトレースメモリ
５２を有する。デバッグ・サポート・ユニット５１には
専用バス３１およびツールバス３５が接続される。
【００１４】デバッグ用マイコン３は、ユーザプログラ
ムを実行し、そのトレース情報をイン・サーキット・エ
ミュレータ２に対して出力するトレースモードを有す
る。トレースモードでは、被デバッグ回路４はユーザプ
ログラムを実行し、そのときのバス動作情報などを専用
バス３１を介してデバッグ回路５に供給する。デバッグ
回路５は、被デバッグ回路４から供給されたバス動作情
報などをトレースデータに加工する。そのトレースデー
タはツールバス３５を介してイン・サーキット・エミュ
レータ２に送られる。あるいは、トレースデータはデバ
ッグ回路５内のトレースメモリ５２に記憶される。
ムを実行し、そのトレース情報をイン・サーキット・エ
ミュレータ２に対して出力するトレースモードを有す
る。トレースモードでは、被デバッグ回路４はユーザプ
ログラムを実行し、そのときのバス動作情報などを専用
バス３１を介してデバッグ回路５に供給する。デバッグ
回路５は、被デバッグ回路４から供給されたバス動作情
報などをトレースデータに加工する。そのトレースデー
タはツールバス３５を介してイン・サーキット・エミュ
レータ２に送られる。あるいは、トレースデータはデバ
ッグ回路５内のトレースメモリ５２に記憶される。
【００１５】また、デバッグ用マイコン３は、イン・サ
ーキット・エミュレータ２がユーザプログラムに対して
ブレークポイントを設定したり、ユーザプログラムのト
レースに必要な情報をデバッグ回路５に設定するための
エミュレータモードを有する。エミュレータモードで
は、デバッグ回路５はイン・サーキット・エミュレータ
２からエミュレータプログラムを読み込んできて、それ
に基づいて、専用バス３１を介して被デバッグ回路４内
の各種レジスタやメモリ内容を読み出したり、初期化し
たりする。
ーキット・エミュレータ２がユーザプログラムに対して
ブレークポイントを設定したり、ユーザプログラムのト
レースに必要な情報をデバッグ回路５に設定するための
エミュレータモードを有する。エミュレータモードで
は、デバッグ回路５はイン・サーキット・エミュレータ
２からエミュレータプログラムを読み込んできて、それ
に基づいて、専用バス３１を介して被デバッグ回路４内
の各種レジスタやメモリ内容を読み出したり、初期化し
たりする。
【００１６】上述した構成のデバッグ用マイコン３を用
いてデバッグ作業をおこなう際の手順は以下のとおりで
ある。まず、イン・サーキット・エミュレータ２を接続
し、システム起動時には、被デバッグ回路４に駆動電力
を供給する図示しない電源と、デバッグ回路５に駆動電
力を供給する図示しない電源とを同時にオンにする。そ
れによって、イン・サーキット・エミュレータ２により
デバッグ回路５内のデバッグ関係の設定がおこなわれ
る。ついで、デバッグ回路５に駆動電力を供給する電源
をオンにしたまま、被デバッグ回路４に駆動電力を供給
する電源をオフにする。ここまでで、電源投入時のデバ
ッグの準備が完了する。この状態で、被デバッグ回路４
に駆動電力を供給する電源を再度オンにする。それによ
って、被デバッグ回路４のＣＰＵ４１がユーザプログラ
ムの初期化ルーチンなどを実行する。そして、デバッグ
回路５のデバッグ・サポート・ユニット５１が予め設定
しておいたデバッグ設定により、プログラム実行のトレ
ースリストを取得したり、初期化ルーチンの内部に設定
したブレークポイントでプログラムを中断させることが
可能となる。
いてデバッグ作業をおこなう際の手順は以下のとおりで
ある。まず、イン・サーキット・エミュレータ２を接続
し、システム起動時には、被デバッグ回路４に駆動電力
を供給する図示しない電源と、デバッグ回路５に駆動電
力を供給する図示しない電源とを同時にオンにする。そ
れによって、イン・サーキット・エミュレータ２により
デバッグ回路５内のデバッグ関係の設定がおこなわれ
る。ついで、デバッグ回路５に駆動電力を供給する電源
をオンにしたまま、被デバッグ回路４に駆動電力を供給
する電源をオフにする。ここまでで、電源投入時のデバ
ッグの準備が完了する。この状態で、被デバッグ回路４
に駆動電力を供給する電源を再度オンにする。それによ
って、被デバッグ回路４のＣＰＵ４１がユーザプログラ
ムの初期化ルーチンなどを実行する。そして、デバッグ
回路５のデバッグ・サポート・ユニット５１が予め設定
しておいたデバッグ設定により、プログラム実行のトレ
ースリストを取得したり、初期化ルーチンの内部に設定
したブレークポイントでプログラムを中断させることが
可能となる。
【００１７】ところで、上述したように被デバッグ回路
４とデバッグ回路５とを独立した電源で駆動する構成の
代わりに、図４に示すデバッグ用マイコン６のように、
被デバッグ回路４およびデバッグ回路５に共通の電源端
子６１を設け、被デバッグ回路４とデバッグ回路５とを
共通の電源により駆動する構成としてもよい。この場合
には、デバッグ用マイコン６にスイッチ素子６２とスイ
ッチ制御端子６３を新たに設ける。
４とデバッグ回路５とを独立した電源で駆動する構成の
代わりに、図４に示すデバッグ用マイコン６のように、
被デバッグ回路４およびデバッグ回路５に共通の電源端
子６１を設け、被デバッグ回路４とデバッグ回路５とを
共通の電源により駆動する構成としてもよい。この場合
には、デバッグ用マイコン６にスイッチ素子６２とスイ
ッチ制御端子６３を新たに設ける。
【００１８】図４に示す構成では、電源端子６１に供給
された駆動電力はスイッチ素子６２を介して被デバッグ
回路４に供給される。スイッチ素子６２は、スイッチ制
御端子６３を介して外部から供給される制御信号に基づ
いてオン／オフする。つまり、このスイッチ素子６２の
切り替え動作によって、被デバッグ回路４に対する駆動
電力の供給と停止とが切り替えられる。一方、電源端子
６１に供給された駆動電力はデバッグ回路５にそのまま
供給される。したがって、このような構成でも、デバッ
グ回路５に駆動電力を供給した状態のまま、被デバッグ
回路４への駆動電力の供給を停止させることができる。
された駆動電力はスイッチ素子６２を介して被デバッグ
回路４に供給される。スイッチ素子６２は、スイッチ制
御端子６３を介して外部から供給される制御信号に基づ
いてオン／オフする。つまり、このスイッチ素子６２の
切り替え動作によって、被デバッグ回路４に対する駆動
電力の供給と停止とが切り替えられる。一方、電源端子
６１に供給された駆動電力はデバッグ回路５にそのまま
供給される。したがって、このような構成でも、デバッ
グ回路５に駆動電力を供給した状態のまま、被デバッグ
回路４への駆動電力の供給を停止させることができる。
【００１９】また、図４に示す構成によれば、デバッグ
用マイコン６の全電源端子をチップ内の全回路で共通に
使用することができる。したがって、被デバッグ回路４
とデバッグ回路５の回路規模の比率を考慮して、チップ
に設けられた全電源端子を被デバッグ回路用の電源端子
とデバッグ回路用の電源端子とに割り振る必要がなくな
る。
用マイコン６の全電源端子をチップ内の全回路で共通に
使用することができる。したがって、被デバッグ回路４
とデバッグ回路５の回路規模の比率を考慮して、チップ
に設けられた全電源端子を被デバッグ回路用の電源端子
とデバッグ回路用の電源端子とに割り振る必要がなくな
る。
【００２０】また、図５に示すデバッグ用マイコン７の
ように、被デバッグ回路４からデバッグ回路５に供給さ
れる信号をクリップするためのクリップ回路７１を備え
た構成としてもよい。クリップ回路７１は、被デバッグ
回路４への駆動電力の供給が停止しているときに、被デ
バッグ回路４の出力信号をクリップする。一方、クリッ
プ回路７１は、被デバッグ回路４に駆動電力が供給され
ているときには、被デバッグ回路４の出力信号をそのま
まデバッグ回路５に供給する。クリップ回路７１のクリ
ップ動作の切り替えは、たとえば図５に示す構成のよう
に、デバッグ用マイコン７に設けられたクリップ制御端
子７２を介して外部から供給されるクリップ制御信号に
基づいておこなわれる。
ように、被デバッグ回路４からデバッグ回路５に供給さ
れる信号をクリップするためのクリップ回路７１を備え
た構成としてもよい。クリップ回路７１は、被デバッグ
回路４への駆動電力の供給が停止しているときに、被デ
バッグ回路４の出力信号をクリップする。一方、クリッ
プ回路７１は、被デバッグ回路４に駆動電力が供給され
ているときには、被デバッグ回路４の出力信号をそのま
まデバッグ回路５に供給する。クリップ回路７１のクリ
ップ動作の切り替えは、たとえば図５に示す構成のよう
に、デバッグ用マイコン７に設けられたクリップ制御端
子７２を介して外部から供給されるクリップ制御信号に
基づいておこなわれる。
【００２１】クリップ制御信号としては、特に図示しな
いが、たとえばデバッグ用マイコン７の外部に、被デバ
ッグ回路４に駆動電力を供給するための電源を監視する
電源監視ＩＣを設置し、この電源監視ＩＣの異常電圧検
出信号出力を用いることができる。あるいは、クリップ
回路７１に外部からクリップ制御信号を供給する構成に
代えて、図６に示すデバッグ用マイコン８のように、マ
イコン内部にて、被デバッグ回路４に供給される駆動電
力をクリップ制御信号として用いるようにしてもよい。
図６に示す構成によれば、外部に電源監視ＩＣを設置す
る必要がない。
いが、たとえばデバッグ用マイコン７の外部に、被デバ
ッグ回路４に駆動電力を供給するための電源を監視する
電源監視ＩＣを設置し、この電源監視ＩＣの異常電圧検
出信号出力を用いることができる。あるいは、クリップ
回路７１に外部からクリップ制御信号を供給する構成に
代えて、図６に示すデバッグ用マイコン８のように、マ
イコン内部にて、被デバッグ回路４に供給される駆動電
力をクリップ制御信号として用いるようにしてもよい。
図６に示す構成によれば、外部に電源監視ＩＣを設置す
る必要がない。
【００２２】図７は、クリップ回路７１の概略構成を示
す回路図である。クリップ回路７１は、デバッグ回路５
から被デバッグ回路４に供給される信号をバッファリン
グする出力バッファ７３を有する。また、クリップ回路
７１は、被デバッグ回路４から出力されてデバッグ回路
５で受信する信号をクリップするためのアンドゲートよ
りなるクリップセル７４を有する。出力バッファ７３お
よびクリップセル７４は、それぞれ専用バス３１に必要
な本数分が設けられている。
す回路図である。クリップ回路７１は、デバッグ回路５
から被デバッグ回路４に供給される信号をバッファリン
グする出力バッファ７３を有する。また、クリップ回路
７１は、被デバッグ回路４から出力されてデバッグ回路
５で受信する信号をクリップするためのアンドゲートよ
りなるクリップセル７４を有する。出力バッファ７３お
よびクリップセル７４は、それぞれ専用バス３１に必要
な本数分が設けられている。
【００２３】図７において、符号３１１で示す信号は、
デバッグ回路５と被デバッグ回路４を結ぶ専用バス３１
のうち、デバッグ回路５が出力する各種信号３１０を出
力バッファ７３でバッファリングした後の信号である。
また、符号３１３で示す信号は、専用バス３１のうち、
デバッグ回路５が受信する各種信号３１２をクリップセ
ル７４に通した後の信号である。また、符号７５で示す
信号はクリップ制御信号である。
デバッグ回路５と被デバッグ回路４を結ぶ専用バス３１
のうち、デバッグ回路５が出力する各種信号３１０を出
力バッファ７３でバッファリングした後の信号である。
また、符号３１３で示す信号は、専用バス３１のうち、
デバッグ回路５が受信する各種信号３１２をクリップセ
ル７４に通した後の信号である。また、符号７５で示す
信号はクリップ制御信号である。
【００２４】つぎに、本発明にかかるデバッグ用マイコ
ンをターゲットシステムに適用した構成について説明す
る。図８は、本発明にかかるデバッグ用マイコンをター
ゲットシステムに適用した構成の一例を示すブロック図
である。図８において、符号９は、被デバッグ回路４お
よびデバッグ回路５にそれぞれ独立した駆動電力が供給
されるデバッグ用マイコンであり、符号１００は、デバ
ッグ用マイコン９によって制御されるターゲットシステ
ムである。このターゲットシステム１００は、電源監視
ＩＣ１０４を有するアダプターボード１０５を介して、
デバッグ用マイコン９に接続される。ターゲットシステ
ム１００は、外部バス３４に接続される外部メモリ等１
０１を有する。ターゲットシステム１００は、電源１０
２により供給される駆動電力によって動作する。また、
この電源１０２の出力電力は、第１の電源端子３２を介
してデバッグ用マイコン９内の被デバッグ回路４に供給
される。すなわち、被デバッグ回路４は、ターゲットシ
ステム１００の電源１０２から供給される駆動電力によ
って動作する。
ンをターゲットシステムに適用した構成について説明す
る。図８は、本発明にかかるデバッグ用マイコンをター
ゲットシステムに適用した構成の一例を示すブロック図
である。図８において、符号９は、被デバッグ回路４お
よびデバッグ回路５にそれぞれ独立した駆動電力が供給
されるデバッグ用マイコンであり、符号１００は、デバ
ッグ用マイコン９によって制御されるターゲットシステ
ムである。このターゲットシステム１００は、電源監視
ＩＣ１０４を有するアダプターボード１０５を介して、
デバッグ用マイコン９に接続される。ターゲットシステ
ム１００は、外部バス３４に接続される外部メモリ等１
０１を有する。ターゲットシステム１００は、電源１０
２により供給される駆動電力によって動作する。また、
この電源１０２の出力電力は、第１の電源端子３２を介
してデバッグ用マイコン９内の被デバッグ回路４に供給
される。すなわち、被デバッグ回路４は、ターゲットシ
ステム１００の電源１０２から供給される駆動電力によ
って動作する。
【００２５】また、電源１０２の出力電力は電源監視Ｉ
Ｃ１０４により監視されている。電源監視ＩＣ１０４に
よる監視結果は、クリップ制御端子７２を介して、クリ
ップ制御信号７５としてクリップ回路９１に供給され
る。一方、デバッグ回路５は、第２の電源端子３３を介
してイン・サーキット・エミュレータ２から供給される
駆動電力により動作する。また、電源監視ＩＣ１０４の
駆動電力もイン・サーキット・エミュレータ２により供
給される。したがって、このシステムは、ターゲットシ
ステム１００の電源１０２がオフであっても、デバッグ
回路５のレジスタ設定等を保持したまま、再度電源１０
２が投入されるまで待機することができる。
Ｃ１０４により監視されている。電源監視ＩＣ１０４に
よる監視結果は、クリップ制御端子７２を介して、クリ
ップ制御信号７５としてクリップ回路９１に供給され
る。一方、デバッグ回路５は、第２の電源端子３３を介
してイン・サーキット・エミュレータ２から供給される
駆動電力により動作する。また、電源監視ＩＣ１０４の
駆動電力もイン・サーキット・エミュレータ２により供
給される。したがって、このシステムは、ターゲットシ
ステム１００の電源１０２がオフであっても、デバッグ
回路５のレジスタ設定等を保持したまま、再度電源１０
２が投入されるまで待機することができる。
【００２６】図８に示す例では、被デバッグ回路４とデ
バッグ回路５とを結ぶ専用バス３１は、被デバッグ回路
４のリセット信号３１４、クロック信号３１５、被デバ
ッグ回路４内のＣＰＵ動作をトレースするためのトレー
スデータバス３１６、エミュレータプログラムをＣＰＵ
４１に実行させるときに使用する命令バス３１７、デー
タバス３１８、および命令ブレークなどのブレーク要求
信号３１９である。これら各種信号等はクリップ回路９
１に接続される。
バッグ回路５とを結ぶ専用バス３１は、被デバッグ回路
４のリセット信号３１４、クロック信号３１５、被デバ
ッグ回路４内のＣＰＵ動作をトレースするためのトレー
スデータバス３１６、エミュレータプログラムをＣＰＵ
４１に実行させるときに使用する命令バス３１７、デー
タバス３１８、および命令ブレークなどのブレーク要求
信号３１９である。これら各種信号等はクリップ回路９
１に接続される。
【００２７】図９は、クリップ回路９１の構成を示す回
路図である。クリップ回路９１は、図７に示すクリップ
回路７１と同様に、デバッグ回路５の出力信号をバッフ
ァリングする出力バッファ９３、およびデバッグ回路５
の入力信号をクリップするクリップセル９４を、それぞ
れ専用バス３１に必要な本数分有する。図９において、
符号９１１で示す信号は、デバッグ回路５の各種出力信
号９１０を出力バッファ９３でバッファリングした後の
信号である。また、符号９１３で示す信号は、デバッグ
回路５の各種受信信号９１２をクリップセル９４に通し
た後の信号、すなわちクリップ回路９１の出力信号であ
る。
路図である。クリップ回路９１は、図７に示すクリップ
回路７１と同様に、デバッグ回路５の出力信号をバッフ
ァリングする出力バッファ９３、およびデバッグ回路５
の入力信号をクリップするクリップセル９４を、それぞ
れ専用バス３１に必要な本数分有する。図９において、
符号９１１で示す信号は、デバッグ回路５の各種出力信
号９１０を出力バッファ９３でバッファリングした後の
信号である。また、符号９１３で示す信号は、デバッグ
回路５の各種受信信号９１２をクリップセル９４に通し
た後の信号、すなわちクリップ回路９１の出力信号であ
る。
【００２８】クリップセル９４は、デバッグ回路５の各
種受信信号９１２とクリップ制御信号７５と被デバッグ
回路４のリセット信号３１４を入力とする。つまり、ク
リップセル９４は、クリップ制御信号７５および被デバ
ッグ回路４のリセット信号３１４の両方に基づいて、デ
バッグ回路５の各種受信信号９１２をそのまま通過させ
るか、あるいはローレベルにクリップするかの制御をお
こなう。
種受信信号９１２とクリップ制御信号７５と被デバッグ
回路４のリセット信号３１４を入力とする。つまり、ク
リップセル９４は、クリップ制御信号７５および被デバ
ッグ回路４のリセット信号３１４の両方に基づいて、デ
バッグ回路５の各種受信信号９１２をそのまま通過させ
るか、あるいはローレベルにクリップするかの制御をお
こなう。
【００２９】つぎに、上述したデバッグ用マイコン９を
含むターゲットシステム１００の電源投入時の動作につ
いて、デバッグ回路５内のデバッグ設定が全て完了した
時点から説明する。まず、デバッグ設定が完了したら電
源１０２をオフにする。このとき、電源監視ＩＣ１０４
は、電源１０２がオフになりつつあることを検出してク
リップ制御信号７５をアサートする。それによって、ク
リップ回路９１は、被デバッグ回路４から出力される信
号レベルの確定しない信号がデバッグ回路５に入力され
るのを防ぐ。この状態で、電源１０２をオンにし、被デ
バッグ回路４を含む全回路の動作を開始させる。図１０
は、このときのシーケンスを示す図である。
含むターゲットシステム１００の電源投入時の動作につ
いて、デバッグ回路５内のデバッグ設定が全て完了した
時点から説明する。まず、デバッグ設定が完了したら電
源１０２をオフにする。このとき、電源監視ＩＣ１０４
は、電源１０２がオフになりつつあることを検出してク
リップ制御信号７５をアサートする。それによって、ク
リップ回路９１は、被デバッグ回路４から出力される信
号レベルの確定しない信号がデバッグ回路５に入力され
るのを防ぐ。この状態で、電源１０２をオンにし、被デ
バッグ回路４を含む全回路の動作を開始させる。図１０
は、このときのシーケンスを示す図である。
【００３０】図１０に示すように、電源１０２をオンに
したことによって、電源１０２の出力電圧が時定数によ
り徐々に高くなる。その出力電圧が一定レベルに達する
と、電源監視ＩＣ１０４が出力するクリップ制御信号７
５がネゲートされる。しかし、この段階では被デバッグ
回路４のクロック供給はまだ安定していないので、クロ
ック供給が安定するまで外部からリセットを掛けておく
か、内部にカウンタを備えていてクロックが安定するで
あろう時間までリセット状態を続けるようになってい
る。リセット状態中はリセット信号３１４によりクリッ
プ回路９１は有効になったままであるが、リセット中に
被デバッグ回路４内のＣＰＵ４１が動作を開始すること
はないので、何ら問題はない。
したことによって、電源１０２の出力電圧が時定数によ
り徐々に高くなる。その出力電圧が一定レベルに達する
と、電源監視ＩＣ１０４が出力するクリップ制御信号７
５がネゲートされる。しかし、この段階では被デバッグ
回路４のクロック供給はまだ安定していないので、クロ
ック供給が安定するまで外部からリセットを掛けておく
か、内部にカウンタを備えていてクロックが安定するで
あろう時間までリセット状態を続けるようになってい
る。リセット状態中はリセット信号３１４によりクリッ
プ回路９１は有効になったままであるが、リセット中に
被デバッグ回路４内のＣＰＵ４１が動作を開始すること
はないので、何ら問題はない。
【００３１】被デバッグ回路４のクロック供給が安定す
ると、被デバッグ回路４のリセットが解除される。それ
と同期してリセット信号３１４がネゲートされ、入力ク
リップ回路９１でのクリップが解除される。それによっ
て、リセット解除で動作を開始した被デバッグ回路４内
のＣＰＵ４１のトレースリストを取得することや、ＣＰ
Ｕ４１のリセットベクタフェッチや初期化ルーチンの先
頭命令のフェッチに対してデバッグ回路５からブレーク
をかけることが可能となる。
ると、被デバッグ回路４のリセットが解除される。それ
と同期してリセット信号３１４がネゲートされ、入力ク
リップ回路９１でのクリップが解除される。それによっ
て、リセット解除で動作を開始した被デバッグ回路４内
のＣＰＵ４１のトレースリストを取得することや、ＣＰ
Ｕ４１のリセットベクタフェッチや初期化ルーチンの先
頭命令のフェッチに対してデバッグ回路５からブレーク
をかけることが可能となる。
【００３２】図１１および図１２は、図８に示すシステ
ム構成の全体を模式的に示す外観図である。図１１に示
す構成は、トレース専用端子付きデバイスと外部トレー
スメモリを組み合わせて使用する例であり、図１１にお
いて符号１０５１はトレース専用端子であり、符号１０
５２は外部トレースメモリである。また、図１１におい
てエバチップ、ユーザターゲットボードおよびＤＳＵイ
ンターフェースはそれぞれ図８のデバッグ用マイコン
９、ターゲットシステム１００およびツールバス３５に
相当する。外部トレースメモリ１０５２はトレース専用
端子１０５１を介してエバチップ、すなわちデバッグ用
マイコン９に接続される。
ム構成の全体を模式的に示す外観図である。図１１に示
す構成は、トレース専用端子付きデバイスと外部トレー
スメモリを組み合わせて使用する例であり、図１１にお
いて符号１０５１はトレース専用端子であり、符号１０
５２は外部トレースメモリである。また、図１１におい
てエバチップ、ユーザターゲットボードおよびＤＳＵイ
ンターフェースはそれぞれ図８のデバッグ用マイコン
９、ターゲットシステム１００およびツールバス３５に
相当する。外部トレースメモリ１０５２はトレース専用
端子１０５１を介してエバチップ、すなわちデバッグ用
マイコン９に接続される。
【００３３】また、アダプターボード１０５は、アダプ
ターボード１０５から伸びる外部バス３４を介してアダ
プターボード１０５に接続されたＭＰＵ部１０５３を、
ユーザターゲットボード、すなわちターゲットシステム
１００のＭＰＵ部ソケット１００１に差し込むことによ
り、ユーザターゲットボードに接続される。なお、ユー
ザターゲットボードには、ユーザターゲットボード上の
外部バス３４を介して、たとえばＡＳＩＣ１００２やＲ
ＯＭ１００３やＲＡＭ１００４などが実装されている。
ターボード１０５から伸びる外部バス３４を介してアダ
プターボード１０５に接続されたＭＰＵ部１０５３を、
ユーザターゲットボード、すなわちターゲットシステム
１００のＭＰＵ部ソケット１００１に差し込むことによ
り、ユーザターゲットボードに接続される。なお、ユー
ザターゲットボードには、ユーザターゲットボード上の
外部バス３４を介して、たとえばＡＳＩＣ１００２やＲ
ＯＭ１００３やＲＡＭ１００４などが実装されている。
【００３４】図１２に示す構成は、トレース専用端子が
ないデバイスを使用する例であり、この例ではデバッグ
用マイコン９内のトレースメモリを用いる。その他の構
成は図１１に示す例と同じである。なお、図１１および
図１２のいずれにおいても、アダプターボード１０５に
実装されている電源監視ＩＣについては省略している。
ないデバイスを使用する例であり、この例ではデバッグ
用マイコン９内のトレースメモリを用いる。その他の構
成は図１１に示す例と同じである。なお、図１１および
図１２のいずれにおいても、アダプターボード１０５に
実装されている電源監視ＩＣについては省略している。
【００３５】上述した実施の形態によれば、デバッグ用
マイコン３，６，７，８，９の被デバッグ回路４とデバ
ッグ回路５とに駆動電力が独立して供給されるため、デ
バッグ回路５への駆動電力を供給した状態のまま、被デ
バッグ回路４への駆動電力の供給を停止することができ
る。つまり、被デバッグ回路４とデバッグ回路５の両方
に駆動電力を供給してイン・サーキット・エミュレータ
２によりトレース機能やブレーク機能等の各種デバッグ
情報の設定をおこなった後、被デバッグ回路４への駆動
電力のみを停止しても、各種デバッグ情報がデバッグ回
路５に保持される。したがって、被デバッグ回路４への
駆動電力の供給を再開すれば、デバッグ回路５に保持さ
れているデバッグ情報に基づいて電源投入直後のデバッ
グをおこなうことができる。
マイコン３，６，７，８，９の被デバッグ回路４とデバ
ッグ回路５とに駆動電力が独立して供給されるため、デ
バッグ回路５への駆動電力を供給した状態のまま、被デ
バッグ回路４への駆動電力の供給を停止することができ
る。つまり、被デバッグ回路４とデバッグ回路５の両方
に駆動電力を供給してイン・サーキット・エミュレータ
２によりトレース機能やブレーク機能等の各種デバッグ
情報の設定をおこなった後、被デバッグ回路４への駆動
電力のみを停止しても、各種デバッグ情報がデバッグ回
路５に保持される。したがって、被デバッグ回路４への
駆動電力の供給を再開すれば、デバッグ回路５に保持さ
れているデバッグ情報に基づいて電源投入直後のデバッ
グをおこなうことができる。
【００３６】また、上述した実施の形態によれば、各種
デバッグ情報の設定をおこなった後、被デバッグ回路４
への駆動電力の供給が停止しているときに、被デバッグ
回路４からデバッグ回路５に供給される信号がクリップ
回路７１，９１によりクリップされるので、電位レベル
が不定となった信号が、被デバッグ回路４からデバッグ
回路５に供給されるのを防ぐことができる。したがっ
て、被デバッグ回路４への駆動電力の供給が停止してい
るときに、被デバッグ回路４から出力される電位レベル
が不定の信号により、デバッグ回路５が誤動作するのを
防ぐことができる。
デバッグ情報の設定をおこなった後、被デバッグ回路４
への駆動電力の供給が停止しているときに、被デバッグ
回路４からデバッグ回路５に供給される信号がクリップ
回路７１，９１によりクリップされるので、電位レベル
が不定となった信号が、被デバッグ回路４からデバッグ
回路５に供給されるのを防ぐことができる。したがっ
て、被デバッグ回路４への駆動電力の供給が停止してい
るときに、被デバッグ回路４から出力される電位レベル
が不定の信号により、デバッグ回路５が誤動作するのを
防ぐことができる。
【００３７】以上において本発明は、上述した実施の形
態に限らず、種々の変更可能である。
態に限らず、種々の変更可能である。
【００３８】
【発明の効果】本発明によれば、デバッグ用マイコンの
被デバッグ回路とデバッグ回路とに駆動電力が独立して
供給されるため、デバッグ回路で各種デバッグ情報を保
持したまま、被デバッグ回路への駆動電力の供給を一旦
停止した後、被デバッグ回路への駆動電力の供給を再開
すれば、デバッグ回路に保持されているデバッグ情報に
基づいて電源投入直後のデバッグをおこなうことができ
る。
被デバッグ回路とデバッグ回路とに駆動電力が独立して
供給されるため、デバッグ回路で各種デバッグ情報を保
持したまま、被デバッグ回路への駆動電力の供給を一旦
停止した後、被デバッグ回路への駆動電力の供給を再開
すれば、デバッグ回路に保持されているデバッグ情報に
基づいて電源投入直後のデバッグをおこなうことができ
る。
【００３９】また、本発明によれば、被デバッグ回路へ
の駆動電力の供給が停止しているときに、被デバッグ回
路からデバッグ回路に供給される電位レベルが不定の信
号がクリップ回路によりクリップされるので、被デバッ
グ回路への駆動電力の供給が停止しているときに、デバ
ッグ回路が誤動作するのを防ぐことができる。
の駆動電力の供給が停止しているときに、被デバッグ回
路からデバッグ回路に供給される電位レベルが不定の信
号がクリップ回路によりクリップされるので、被デバッ
グ回路への駆動電力の供給が停止しているときに、デバ
ッグ回路が誤動作するのを防ぐことができる。
【図１】本発明にかかるデバッグ用マイコンの概略構成
を示すブロック図である。
を示すブロック図である。
【図２】本発明にかかるデバッグ用マイコンの被デバッ
グ回路の概略構成を示すブロック図である。
グ回路の概略構成を示すブロック図である。
【図３】本発明にかかるデバッグ用マイコンのデバッグ
回路の概略構成を示すブロック図である。
回路の概略構成を示すブロック図である。
【図４】本発明にかかるデバッグ用マイコンの他の例を
示すブロック図である。
示すブロック図である。
【図５】本発明にかかるデバッグ用マイコンの他の例を
示すブロック図である。
示すブロック図である。
【図６】本発明にかかるデバッグ用マイコンの他の例を
示すブロック図である。
示すブロック図である。
【図７】本発明にかかるデバッグ用マイコンのクリップ
回路の概略構成を示す回路図である。
回路の概略構成を示す回路図である。
【図８】本発明にかかるデバッグ用マイコンをターゲッ
トシステムに適用した構成の一例を示すブロック図であ
る。
トシステムに適用した構成の一例を示すブロック図であ
る。
【図９】図８に示すデバッグ用マイコンのクリップ回路
の構成を示す回路図である。
の構成を示す回路図である。
【図１０】図８に示すターゲットシステムの電源投入時
の動作のシーケンスを示す図である。
の動作のシーケンスを示す図である。
【図１１】図８に示すシステム構成の全体を模式的に示
す外観図である。
す外観図である。
【図１２】図８に示すシステム構成の全体を模式的に示
す外観図である。
す外観図である。
【図１３】従来のデバッグ用マイコンの概略構成を示す
ブロック図である。
ブロック図である。
２ イン・サーキット・エミュレータ ３，６〜９ デバッグ用マイコン（デバッグ支援機能
付きマイコン） ４ 被デバッグ回路 ５ デバッグ回路 ３２ 第１の電源端子 ３３ 第２の電源端子 ４１ ＣＰＵ ５１ デバッグ・サポート・ユニット（インターフェ
ースモジュール） ６１ 電源端子 ６２ スイッチ素子 ６３ スイッチ制御端子 ７１，９１ クリップ回路 ７２ クリップ制御端子 ７５ クリップ制御信号
付きマイコン） ４ 被デバッグ回路 ５ デバッグ回路 ３２ 第１の電源端子 ３３ 第２の電源端子 ４１ ＣＰＵ ５１ デバッグ・サポート・ユニット（インターフェ
ースモジュール） ６１ 電源端子 ６２ スイッチ素子 ６３ スイッチ制御端子 ７１，９１ クリップ回路 ７２ クリップ制御端子 ７５ クリップ制御信号
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B048 AA13 FF00 5B062 HH03 JJ08
Claims (6)
- 【請求項１】 ＣＰＵによって実行されるプログラムの
デバッグをイン・サーキット・エミュレータを用いてお
こなうためのデバッグ支援機能を備えたマイコンであっ
て、 前記ＣＰＵを有し、かつ駆動電力の供給と停止とを任意
に切り替え可能な被デバッグ回路と、 前記イン・サーキット・エミュレータに対するインター
フェースモジュールを有し、かつ前記被デバッグ回路へ
の電力供給が停止された状態において駆動電力が供給さ
れることでデバッグに関する設定を保持するデバッグ回
路と、 を具備することを特徴とするデバッグ支援機能付きマイ
コン。 - 【請求項２】 ＣＰＵによって実行されるプログラムの
デバッグをイン・サーキット・エミュレータを用いてお
こなうためのデバッグ支援機能を備えたマイコンであっ
て、 前記ＣＰＵを有する被デバッグ回路と、 前記イン・サーキット・エミュレータに対するインター
フェースモジュールを有するデバッグ回路と、 前記被デバッグ回路に外部から駆動電力を供給するため
の第１の電源端子と、 前記デバッグ回路に外部から駆動電力を、前記被デバッ
グ回路への電力供給から独立して供給するための第２の
電源端子と、 を具備することを特徴とするデバッグ支援機能付きマイ
コン。 - 【請求項３】 ＣＰＵによって実行されるプログラムの
デバッグをイン・サーキット・エミュレータを用いてお
こなうためのデバッグ支援機能を備えたマイコンであっ
て、 前記ＣＰＵを有する被デバッグ回路と、 前記イン・サーキット・エミュレータに対するインター
フェースモジュールを有するデバッグ回路と、 前記デバッグ回路に外部から駆動電力を供給するための
電源端子と、 前記電源端子を介して外部から供給された駆動電力の、
前記被デバッグ回路への供給と停止とを切り替えるスイ
ッチ素子と、 前記スイッチ素子の切り替えを制御するための制御信号
が外部から供給されるスイッチ制御端子と、 を具備することを特徴とするデバッグ支援機能付きマイ
コン。 - 【請求項４】 前記被デバッグ回路への駆動電力の供給
が停止したときに、前記被デバッグ回路から前記デバッ
グ回路への供給信号をクリップするクリップ回路をさら
に具備することを特徴とする請求項１〜３のいずれか一
つに記載のデバッグ支援機能付きマイコン。 - 【請求項５】 前記クリップ回路の、前記被デバッグ回
路の出力信号をそのまま前記デバッグ回路に供給する
か、前記被デバッグ回路の出力信号をクリップするかを
切り替えるための制御信号が外部から供給されるクリッ
プ制御端子をさらに具備することを特徴とする請求項４
に記載のデバッグ支援機能付きマイコン。 - 【請求項６】 前記クリップ回路は、前記被デバッグ回
路に供給される駆動電力に応じて、前記被デバッグ回路
の出力信号をそのまま前記デバッグ回路に供給するか、
前記被デバッグ回路の出力信号をクリップするかを切り
替えることを特徴とする請求項４に記載のデバッグ支援
機能付きマイコン。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001165397A JP4321976B2 (ja) | 2001-05-31 | 2001-05-31 | デバッグ支援機能付きマイコン |
| US09/960,519 US6922794B2 (en) | 2001-05-31 | 2001-09-24 | Microcomputer with debug supporting function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001165397A JP4321976B2 (ja) | 2001-05-31 | 2001-05-31 | デバッグ支援機能付きマイコン |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002358212A true JP2002358212A (ja) | 2002-12-13 |
| JP4321976B2 JP4321976B2 (ja) | 2009-08-26 |
Family
ID=19008063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001165397A Expired - Fee Related JP4321976B2 (ja) | 2001-05-31 | 2001-05-31 | デバッグ支援機能付きマイコン |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6922794B2 (ja) |
| JP (1) | JP4321976B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6922794B2 (en) * | 2001-05-31 | 2005-07-26 | Fujitsu Limited | Microcomputer with debug supporting function |
| CN101930397A (zh) * | 2010-04-22 | 2010-12-29 | 芯通科技（成都）有限公司 | 一种射频模块功放通用调试接口的实现方法 |
| JP2011204853A (ja) * | 2010-03-25 | 2011-10-13 | Denso Corp | システムインパッケージ |
| KR20130044164A (ko) * | 2011-10-21 | 2013-05-02 | 르네사스 일렉트로닉스 가부시키가이샤 | 디버그 시스템, 전자 제어 장치, 정보 처리 장치, 반도체 패키지 및 트랜시버 회로 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4024026B2 (ja) * | 2001-10-12 | 2007-12-19 | 富士通株式会社 | 半導体装置および評価装置 |
| DE10244922B4 (de) * | 2002-09-25 | 2009-08-13 | Infineon Technologies Ag | Programmgesteuerte Einheit und Verfahren zum Debuggen von einer programmgesteuerten Einheit ausgeführten Programmen |
| JP3988079B2 (ja) * | 2003-05-13 | 2007-10-10 | ソニー株式会社 | 情報処理装置および方法、並びにプログラム |
| US20040239635A1 (en) * | 2003-05-23 | 2004-12-02 | Lerner Ronald L. | Apparatus and method for loop-back testing in a system test/emulation environment |
| GB0329516D0 (en) * | 2003-12-19 | 2004-01-28 | Univ Kent Canterbury | Integrated circuit with debug support interface |
| JP4409349B2 (ja) * | 2004-04-27 | 2010-02-03 | Ｏｋｉセミコンダクタ株式会社 | デバッグ回路およびデバッグ制御方法 |
| US7721036B2 (en) * | 2004-06-01 | 2010-05-18 | Quickturn Design Systems Inc. | System and method for providing flexible signal routing and timing |
| US7555676B2 (en) * | 2005-07-18 | 2009-06-30 | Dell Products L.P. | Systems and methods for providing remotely accessible in-system emulation and/or debugging |
| US8402314B2 (en) * | 2010-12-09 | 2013-03-19 | Apple Inc. | Debug registers for halting processor cores after reset or power off |
| US8639981B2 (en) | 2011-08-29 | 2014-01-28 | Apple Inc. | Flexible SoC design verification environment |
| US8788886B2 (en) | 2011-08-31 | 2014-07-22 | Apple Inc. | Verification of SoC scan dump and memory dump operations |
| US9384109B2 (en) | 2014-04-17 | 2016-07-05 | Texas Instruments Deutschland Gmbh | Processor with debug pipeline |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5226047A (en) * | 1990-10-03 | 1993-07-06 | Chips And Technologies, Inc. | In-circuit emulation of a microprocessor mounted on a circuit board |
| US5283905A (en) * | 1991-06-24 | 1994-02-01 | Compaq Computer Corporation | Power supply for computer system manager |
| JPH07302213A (ja) | 1994-05-10 | 1995-11-14 | Hitachi Ltd | 電源切換え回路を備えたエミュレータ |
| TW292365B (en) * | 1995-05-31 | 1996-12-01 | Hitachi Ltd | Computer management system |
| US5935266A (en) * | 1996-11-15 | 1999-08-10 | Lucent Technologies Inc. | Method for powering-up a microprocessor under debugger control |
| JPH11102305A (ja) * | 1997-09-29 | 1999-04-13 | Oki Electric Ind Co Ltd | インサーキットエミュレータ |
| US6516428B2 (en) * | 1999-01-22 | 2003-02-04 | Infineon Technologies Ag | On-chip debug system |
| JP4321976B2 (ja) * | 2001-05-31 | 2009-08-26 | 富士通マイクロエレクトロニクス株式会社 | デバッグ支援機能付きマイコン |
| JP4024026B2 (ja) * | 2001-10-12 | 2007-12-19 | 富士通株式会社 | 半導体装置および評価装置 |
-
2001
- 2001-05-31 JP JP2001165397A patent/JP4321976B2/ja not_active Expired - Fee Related
- 2001-09-24 US US09/960,519 patent/US6922794B2/en not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6922794B2 (en) * | 2001-05-31 | 2005-07-26 | Fujitsu Limited | Microcomputer with debug supporting function |
| JP2011204853A (ja) * | 2010-03-25 | 2011-10-13 | Denso Corp | システムインパッケージ |
| CN101930397A (zh) * | 2010-04-22 | 2010-12-29 | 芯通科技（成都）有限公司 | 一种射频模块功放通用调试接口的实现方法 |
| KR20130044164A (ko) * | 2011-10-21 | 2013-05-02 | 르네사스 일렉트로닉스 가부시키가이샤 | 디버그 시스템, 전자 제어 장치, 정보 처리 장치, 반도체 패키지 및 트랜시버 회로 |
| JP2013086742A (ja) * | 2011-10-21 | 2013-05-13 | Renesas Electronics Corp | デバッグシステム、電子制御装置、情報処理装置、半導体パッケージおよびトランシーバ回路 |
| US9201479B2 (en) | 2011-10-21 | 2015-12-01 | Renesas Electronics Corporation | Debug system, electronic control unit, information processing unit, semiconductor package, and transceiver circuit |
| KR101894599B1 (ko) * | 2011-10-21 | 2018-09-03 | 르네사스 일렉트로닉스 가부시키가이샤 | 디버그 시스템, 전자 제어 장치, 정보 처리 장치, 반도체 패키지 및 트랜시버 회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4321976B2 (ja) | 2009-08-26 |
| US20020184561A1 (en) | 2002-12-05 |
| US6922794B2 (en) | 2005-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4321976B2 (ja) | デバッグ支援機能付きマイコン | |
| US5630102A (en) | In-circuit-emulation event management system | |
| JP5239862B2 (ja) | デバッガ及びデバッグ方法 | |
| CN107656856B (zh) | 一种基于cpld的系统状态显示方法及装置 | |
| US10509595B2 (en) | System and method for communication in a semiconductor device | |
| US6006344A (en) | Keyboard controlled diagnostic system | |
| US10210842B2 (en) | Techniques of displaying host data on a monitor connected to a service processor during pre-boot initialization stage | |
| TWI526817B (zh) | 電腦系統、可適性休眠控制模組及其控制方法 | |
| US20040172233A1 (en) | Semiconductor integrated circuit device and microcomputer development assisting apparatus | |
| US6263305B1 (en) | Software development supporting system and ROM emulation apparatus | |
| US20110004745A1 (en) | Method of Controlling a Measurement Instrument | |
| CN112634977A (zh) | 具有除错存储器接口的芯片及其除错方法 | |
| JP2001084161A (ja) | データ処理装置 | |
| CN217932693U (zh) | 一种基于espi协议的m.2接口主板调试模块 | |
| JP2000076093A (ja) | マイクロコンピュータのエミュレータ | |
| JP3396107B2 (ja) | マイクロコンピュータ及びデバック装置 | |
| JP2712730B2 (ja) | エバリュエーションチップ | |
| KR930004425B1 (ko) | 디버깅 터미널 기능을 갖는 컴퓨터 시스템 및 그 수행방법 | |
| JP2004280789A (ja) | 半導体集積回路装置およびマイクロコンピュータ開発支援装置 | |
| CN117149685A (zh) | 一种基于国产飞腾平台的定制化pcie设备时序控制方法 | |
| JP2001202267A (ja) | マイクロコンピュータのテスト回路およびテスト方法 | |
| JP2004192318A (ja) | エミュレータ、供給切り替え装置及び供給切り替え方法 | |
| KR20000001674A (ko) | 프로세서 복구 장치 | |
| KR20020096661A (ko) | 컴퓨터시스템 및 컴퓨터시스템의 부팅제어방법 | |
| JPH10222391A (ja) | エミュレータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080222 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090514 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090526 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090602 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140612 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |