JP2002358212A - デバッグ支援機能付きマイコン - Google Patents
デバッグ支援機能付きマイコンInfo
- Publication number
- JP2002358212A JP2002358212A JP2001165397A JP2001165397A JP2002358212A JP 2002358212 A JP2002358212 A JP 2002358212A JP 2001165397 A JP2001165397 A JP 2001165397A JP 2001165397 A JP2001165397 A JP 2001165397A JP 2002358212 A JP2002358212 A JP 2002358212A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- debug
- microcomputer
- debugging
- debugged
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3648—Software debugging using additional hardware
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Debugging And Monitoring (AREA)
- Microcomputers (AREA)
Abstract
キット・エミュレータを接続して、電源投入時のデバッ
グを完全におこなうこと。 【解決手段】 デバッグ対象となる被デバッグ回路4
と、イン・サーキット・エミュレータ2に対するインタ
ーフェースモジュールを有するデバッグ回路5とに、そ
れぞれ専用の電源端子32,33を介して独立して駆動
電力を供給する。そして、被デバッグ回路4とデバッグ
回路5の両方に駆動電力を供給し、イン・サーキット・
エミュレータ2により各種デバッグ情報の設定をおこな
った後、被デバッグ回路4への駆動電力の供給のみを停
止し、デバッグ回路5に各種デバッグ情報を保持させた
状態で被デバッグ回路4への駆動電力の供給を再開し、
デバッグ回路5に保持されているデバッグ情報に基づい
て電源投入直後のデバッグをおこなう。
Description
行されるプログラムのデバッグをイン・サーキット・エ
ミュレータを用いておこなうためのデバッグ支援機能付
きマイコンに関する。
セッサまたはマイクロコントローラ(以下、両方を含め
てマイコンと称する)には、種々の実際の製品等に実装
されてプログラムを実行するいわゆる製品版としてのマ
イコンと、そのプログラム実行機能の他に、イン・サー
キット・エミュレータを用いてプログラムのデバッグを
おこなうための機能を有するデバッグ支援機能付きマイ
コンとがある。
マイコンの概略構成を示すブロック図である。このデバ
ッグ支援機能付きマイコン(以下、単にデバッグ用マイ
コンとする)1は、CPU11、デバッグ・サポート・
ユニット(DSU)12、バス・コントローラ13、お
よび内蔵メモリや内蔵周辺回路14を有する。また、デ
バッグ用マイコン1は、CPU11とデバッグ・サポー
ト・ユニット12とを接続する専用バス15、CPU1
1とバス・コントローラ13を接続する命令バス16、
およびCPU11とバス・コントローラ13と内蔵メモ
リや内蔵周辺回路14とを接続するデータバス17を有
する。デバッグ・サポート・ユニット12はツールバス
18を介してイン・サーキット・エミュレータ2に接続
される。バス・コントローラ13は外部バス19の制御
をおこなう。
・サポート・ユニット12をイン・サーキット・エミュ
レータ2に接続し、デバッグ用マイコン1の電源を投入
する。それから、デバッグ・サポート・ユニット12内
の各種デバッグ設定をイン・サーキット・エミュレータ
2から初期化し、CPU11により実際のユーザプログ
ラムを実行する。
に示す構成の従来のデバッグ用マイコン1では、デバッ
グ・サポート・ユニット12およびCPU11に外部の
共通の電源から駆動電力が供給されている。したがっ
て、電源投入直後のCPU11の挙動をトレースした
り、初期化ルーチンの先頭でプログラムをブレークさせ
ようとしても、電源を切ることによって各種デバッグ設
定情報が消えてしまうため、デバッグをおこなうことが
できないという問題点がある。
ットシステムの電源投入時の動作を疑似的に再現させる
ことによってデバッグをおこなう方法がある。これは、
デバッグ用マイコン1と、デバッグ対象となるターゲッ
トシステムとの間にアダプターを挿入して電源を分離
し、デバッグ用マイコン1を電源を入れたまま外部から
のリセット入力で停止させておき、ターゲットシステム
の電源の再投入に同期させてリセット入力を解除すると
いう方法である。しかし、この方法では電源投入直後の
過渡期におけるCPU11の動作を再現することができ
ないため、完全なデバッグをおこなえるわけではない。
のであって、イン・サーキット・エミュレータを接続し
て、電源投入時のデバッグを完全におこなうことが可能
なデバッグ用マイコンを提供することを目的とする。
め、本発明にかかるデバッグ用マイコンは、デバッグ対
象となる被デバッグ回路と、イン・サーキット・エミュ
レータに対するインターフェースモジュールを有するデ
バッグ回路とを具備し、それら被デバッグ回路とデバッ
グ回路とに独立して駆動電力を供給することを特徴とす
る。この発明によれば、被デバッグ回路とデバッグ回路
とに駆動電力が独立して供給されるため、デバッグ回路
に駆動電力を供給してデバッグ回路を動作させた状態の
まま、被デバッグ回路への駆動電力の供給を停止するこ
とができる。
バッグ回路への供給信号をクリップするクリップ回路を
さらに設け、被デバッグ回路への駆動電力の供給が停止
しているときに、被デバッグ回路からデバッグ回路への
供給信号をクリップする構成としてもよい。この発明に
よれば、被デバッグ回路への駆動電力の供給が停止して
いるときに、被デバッグ回路からデバッグ回路に供給さ
れる信号がクリップ回路によりクリップされるので、電
位レベルが不定となった信号が、被デバッグ回路からデ
バッグ回路に供給されるのを防ぐことができる。
いて図面を参照しつつ詳細に説明する。まず、実施の形
態の概要について説明する。図1は、本発明にかかるデ
バッグ用マイコンの全体の概略構成を示すブロック図で
ある。このデバッグ用マイコン3は、デバッグ対象であ
る被デバッグ回路4、デバッグ回路5、および被デバッ
グ回路4とデバッグ回路5とを接続する専用バス31を
有する。専用バス31は、トレース用データやイン・サ
ーキット・エミュレータ2からのブレーク要求信号等の
送受信に供される。被デバッグ回路4には外部バス34
が接続される。デバッグ回路5は、ツールバス35を介
してイン・サーキット・エミュレータ2に接続される。
グ回路4に外部から駆動電力を供給するための第1の電
源端子32、およびデバッグ回路5に外部から駆動電力
を供給するための第2の電源端子33を有する。これら
第1の電源端子32および第2の電源端子33にはたと
えば別々の電源が接続され、それぞれの電源から互いに
独立して駆動電力が供給される。したがって、デバッグ
回路5に駆動電力を供給した状態で、被デバッグ回路4
への駆動電力の供給を停止させることができる。
すブロック図である。被デバッグ回路4は、CPU41
とバス・コントローラ42とが命令バス43およびデー
タバス44により相互に接続された構成となっている。
データバス44には内蔵メモリや内蔵周辺回路45が接
続されている。CPU41には専用バス31が接続され
ている。バス・コントローラ42には外部バス34が接
続される。
ブロック図である。デバッグ回路5は、イン・サーキッ
ト・エミュレータ2に対するインターフェースモジュー
ルとしての機能を有するデバッグ・サポート・ユニット
51、および専用バス31を介してCPU41から供給
されたトレース情報等を書き込むためのトレースメモリ
52を有する。デバッグ・サポート・ユニット51には
専用バス31およびツールバス35が接続される。
ムを実行し、そのトレース情報をイン・サーキット・エ
ミュレータ2に対して出力するトレースモードを有す
る。トレースモードでは、被デバッグ回路4はユーザプ
ログラムを実行し、そのときのバス動作情報などを専用
バス31を介してデバッグ回路5に供給する。デバッグ
回路5は、被デバッグ回路4から供給されたバス動作情
報などをトレースデータに加工する。そのトレースデー
タはツールバス35を介してイン・サーキット・エミュ
レータ2に送られる。あるいは、トレースデータはデバ
ッグ回路5内のトレースメモリ52に記憶される。
ーキット・エミュレータ2がユーザプログラムに対して
ブレークポイントを設定したり、ユーザプログラムのト
レースに必要な情報をデバッグ回路5に設定するための
エミュレータモードを有する。エミュレータモードで
は、デバッグ回路5はイン・サーキット・エミュレータ
2からエミュレータプログラムを読み込んできて、それ
に基づいて、専用バス31を介して被デバッグ回路4内
の各種レジスタやメモリ内容を読み出したり、初期化し
たりする。
いてデバッグ作業をおこなう際の手順は以下のとおりで
ある。まず、イン・サーキット・エミュレータ2を接続
し、システム起動時には、被デバッグ回路4に駆動電力
を供給する図示しない電源と、デバッグ回路5に駆動電
力を供給する図示しない電源とを同時にオンにする。そ
れによって、イン・サーキット・エミュレータ2により
デバッグ回路5内のデバッグ関係の設定がおこなわれ
る。ついで、デバッグ回路5に駆動電力を供給する電源
をオンにしたまま、被デバッグ回路4に駆動電力を供給
する電源をオフにする。ここまでで、電源投入時のデバ
ッグの準備が完了する。この状態で、被デバッグ回路4
に駆動電力を供給する電源を再度オンにする。それによ
って、被デバッグ回路4のCPU41がユーザプログラ
ムの初期化ルーチンなどを実行する。そして、デバッグ
回路5のデバッグ・サポート・ユニット51が予め設定
しておいたデバッグ設定により、プログラム実行のトレ
ースリストを取得したり、初期化ルーチンの内部に設定
したブレークポイントでプログラムを中断させることが
可能となる。
4とデバッグ回路5とを独立した電源で駆動する構成の
代わりに、図4に示すデバッグ用マイコン6のように、
被デバッグ回路4およびデバッグ回路5に共通の電源端
子61を設け、被デバッグ回路4とデバッグ回路5とを
共通の電源により駆動する構成としてもよい。この場合
には、デバッグ用マイコン6にスイッチ素子62とスイ
ッチ制御端子63を新たに設ける。
された駆動電力はスイッチ素子62を介して被デバッグ
回路4に供給される。スイッチ素子62は、スイッチ制
御端子63を介して外部から供給される制御信号に基づ
いてオン/オフする。つまり、このスイッチ素子62の
切り替え動作によって、被デバッグ回路4に対する駆動
電力の供給と停止とが切り替えられる。一方、電源端子
61に供給された駆動電力はデバッグ回路5にそのまま
供給される。したがって、このような構成でも、デバッ
グ回路5に駆動電力を供給した状態のまま、被デバッグ
回路4への駆動電力の供給を停止させることができる。
用マイコン6の全電源端子をチップ内の全回路で共通に
使用することができる。したがって、被デバッグ回路4
とデバッグ回路5の回路規模の比率を考慮して、チップ
に設けられた全電源端子を被デバッグ回路用の電源端子
とデバッグ回路用の電源端子とに割り振る必要がなくな
る。
ように、被デバッグ回路4からデバッグ回路5に供給さ
れる信号をクリップするためのクリップ回路71を備え
た構成としてもよい。クリップ回路71は、被デバッグ
回路4への駆動電力の供給が停止しているときに、被デ
バッグ回路4の出力信号をクリップする。一方、クリッ
プ回路71は、被デバッグ回路4に駆動電力が供給され
ているときには、被デバッグ回路4の出力信号をそのま
まデバッグ回路5に供給する。クリップ回路71のクリ
ップ動作の切り替えは、たとえば図5に示す構成のよう
に、デバッグ用マイコン7に設けられたクリップ制御端
子72を介して外部から供給されるクリップ制御信号に
基づいておこなわれる。
いが、たとえばデバッグ用マイコン7の外部に、被デバ
ッグ回路4に駆動電力を供給するための電源を監視する
電源監視ICを設置し、この電源監視ICの異常電圧検
出信号出力を用いることができる。あるいは、クリップ
回路71に外部からクリップ制御信号を供給する構成に
代えて、図6に示すデバッグ用マイコン8のように、マ
イコン内部にて、被デバッグ回路4に供給される駆動電
力をクリップ制御信号として用いるようにしてもよい。
図6に示す構成によれば、外部に電源監視ICを設置す
る必要がない。
す回路図である。クリップ回路71は、デバッグ回路5
から被デバッグ回路4に供給される信号をバッファリン
グする出力バッファ73を有する。また、クリップ回路
71は、被デバッグ回路4から出力されてデバッグ回路
5で受信する信号をクリップするためのアンドゲートよ
りなるクリップセル74を有する。出力バッファ73お
よびクリップセル74は、それぞれ専用バス31に必要
な本数分が設けられている。
デバッグ回路5と被デバッグ回路4を結ぶ専用バス31
のうち、デバッグ回路5が出力する各種信号310を出
力バッファ73でバッファリングした後の信号である。
また、符号313で示す信号は、専用バス31のうち、
デバッグ回路5が受信する各種信号312をクリップセ
ル74に通した後の信号である。また、符号75で示す
信号はクリップ制御信号である。
ンをターゲットシステムに適用した構成について説明す
る。図8は、本発明にかかるデバッグ用マイコンをター
ゲットシステムに適用した構成の一例を示すブロック図
である。図8において、符号9は、被デバッグ回路4お
よびデバッグ回路5にそれぞれ独立した駆動電力が供給
されるデバッグ用マイコンであり、符号100は、デバ
ッグ用マイコン9によって制御されるターゲットシステ
ムである。このターゲットシステム100は、電源監視
IC104を有するアダプターボード105を介して、
デバッグ用マイコン9に接続される。ターゲットシステ
ム100は、外部バス34に接続される外部メモリ等1
01を有する。ターゲットシステム100は、電源10
2により供給される駆動電力によって動作する。また、
この電源102の出力電力は、第1の電源端子32を介
してデバッグ用マイコン9内の被デバッグ回路4に供給
される。すなわち、被デバッグ回路4は、ターゲットシ
ステム100の電源102から供給される駆動電力によ
って動作する。
C104により監視されている。電源監視IC104に
よる監視結果は、クリップ制御端子72を介して、クリ
ップ制御信号75としてクリップ回路91に供給され
る。一方、デバッグ回路5は、第2の電源端子33を介
してイン・サーキット・エミュレータ2から供給される
駆動電力により動作する。また、電源監視IC104の
駆動電力もイン・サーキット・エミュレータ2により供
給される。したがって、このシステムは、ターゲットシ
ステム100の電源102がオフであっても、デバッグ
回路5のレジスタ設定等を保持したまま、再度電源10
2が投入されるまで待機することができる。
バッグ回路5とを結ぶ専用バス31は、被デバッグ回路
4のリセット信号314、クロック信号315、被デバ
ッグ回路4内のCPU動作をトレースするためのトレー
スデータバス316、エミュレータプログラムをCPU
41に実行させるときに使用する命令バス317、デー
タバス318、および命令ブレークなどのブレーク要求
信号319である。これら各種信号等はクリップ回路9
1に接続される。
路図である。クリップ回路91は、図7に示すクリップ
回路71と同様に、デバッグ回路5の出力信号をバッフ
ァリングする出力バッファ93、およびデバッグ回路5
の入力信号をクリップするクリップセル94を、それぞ
れ専用バス31に必要な本数分有する。図9において、
符号911で示す信号は、デバッグ回路5の各種出力信
号910を出力バッファ93でバッファリングした後の
信号である。また、符号913で示す信号は、デバッグ
回路5の各種受信信号912をクリップセル94に通し
た後の信号、すなわちクリップ回路91の出力信号であ
る。
種受信信号912とクリップ制御信号75と被デバッグ
回路4のリセット信号314を入力とする。つまり、ク
リップセル94は、クリップ制御信号75および被デバ
ッグ回路4のリセット信号314の両方に基づいて、デ
バッグ回路5の各種受信信号912をそのまま通過させ
るか、あるいはローレベルにクリップするかの制御をお
こなう。
含むターゲットシステム100の電源投入時の動作につ
いて、デバッグ回路5内のデバッグ設定が全て完了した
時点から説明する。まず、デバッグ設定が完了したら電
源102をオフにする。このとき、電源監視IC104
は、電源102がオフになりつつあることを検出してク
リップ制御信号75をアサートする。それによって、ク
リップ回路91は、被デバッグ回路4から出力される信
号レベルの確定しない信号がデバッグ回路5に入力され
るのを防ぐ。この状態で、電源102をオンにし、被デ
バッグ回路4を含む全回路の動作を開始させる。図10
は、このときのシーケンスを示す図である。
したことによって、電源102の出力電圧が時定数によ
り徐々に高くなる。その出力電圧が一定レベルに達する
と、電源監視IC104が出力するクリップ制御信号7
5がネゲートされる。しかし、この段階では被デバッグ
回路4のクロック供給はまだ安定していないので、クロ
ック供給が安定するまで外部からリセットを掛けておく
か、内部にカウンタを備えていてクロックが安定するで
あろう時間までリセット状態を続けるようになってい
る。リセット状態中はリセット信号314によりクリッ
プ回路91は有効になったままであるが、リセット中に
被デバッグ回路4内のCPU41が動作を開始すること
はないので、何ら問題はない。
ると、被デバッグ回路4のリセットが解除される。それ
と同期してリセット信号314がネゲートされ、入力ク
リップ回路91でのクリップが解除される。それによっ
て、リセット解除で動作を開始した被デバッグ回路4内
のCPU41のトレースリストを取得することや、CP
U41のリセットベクタフェッチや初期化ルーチンの先
頭命令のフェッチに対してデバッグ回路5からブレーク
をかけることが可能となる。
ム構成の全体を模式的に示す外観図である。図11に示
す構成は、トレース専用端子付きデバイスと外部トレー
スメモリを組み合わせて使用する例であり、図11にお
いて符号1051はトレース専用端子であり、符号10
52は外部トレースメモリである。また、図11におい
てエバチップ、ユーザターゲットボードおよびDSUイ
ンターフェースはそれぞれ図8のデバッグ用マイコン
9、ターゲットシステム100およびツールバス35に
相当する。外部トレースメモリ1052はトレース専用
端子1051を介してエバチップ、すなわちデバッグ用
マイコン9に接続される。
ターボード105から伸びる外部バス34を介してアダ
プターボード105に接続されたMPU部1053を、
ユーザターゲットボード、すなわちターゲットシステム
100のMPU部ソケット1001に差し込むことによ
り、ユーザターゲットボードに接続される。なお、ユー
ザターゲットボードには、ユーザターゲットボード上の
外部バス34を介して、たとえばASIC1002やR
OM1003やRAM1004などが実装されている。
ないデバイスを使用する例であり、この例ではデバッグ
用マイコン9内のトレースメモリを用いる。その他の構
成は図11に示す例と同じである。なお、図11および
図12のいずれにおいても、アダプターボード105に
実装されている電源監視ICについては省略している。
マイコン3,6,7,8,9の被デバッグ回路4とデバ
ッグ回路5とに駆動電力が独立して供給されるため、デ
バッグ回路5への駆動電力を供給した状態のまま、被デ
バッグ回路4への駆動電力の供給を停止することができ
る。つまり、被デバッグ回路4とデバッグ回路5の両方
に駆動電力を供給してイン・サーキット・エミュレータ
2によりトレース機能やブレーク機能等の各種デバッグ
情報の設定をおこなった後、被デバッグ回路4への駆動
電力のみを停止しても、各種デバッグ情報がデバッグ回
路5に保持される。したがって、被デバッグ回路4への
駆動電力の供給を再開すれば、デバッグ回路5に保持さ
れているデバッグ情報に基づいて電源投入直後のデバッ
グをおこなうことができる。
デバッグ情報の設定をおこなった後、被デバッグ回路4
への駆動電力の供給が停止しているときに、被デバッグ
回路4からデバッグ回路5に供給される信号がクリップ
回路71,91によりクリップされるので、電位レベル
が不定となった信号が、被デバッグ回路4からデバッグ
回路5に供給されるのを防ぐことができる。したがっ
て、被デバッグ回路4への駆動電力の供給が停止してい
るときに、被デバッグ回路4から出力される電位レベル
が不定の信号により、デバッグ回路5が誤動作するのを
防ぐことができる。
態に限らず、種々の変更可能である。
被デバッグ回路とデバッグ回路とに駆動電力が独立して
供給されるため、デバッグ回路で各種デバッグ情報を保
持したまま、被デバッグ回路への駆動電力の供給を一旦
停止した後、被デバッグ回路への駆動電力の供給を再開
すれば、デバッグ回路に保持されているデバッグ情報に
基づいて電源投入直後のデバッグをおこなうことができ
る。
の駆動電力の供給が停止しているときに、被デバッグ回
路からデバッグ回路に供給される電位レベルが不定の信
号がクリップ回路によりクリップされるので、被デバッ
グ回路への駆動電力の供給が停止しているときに、デバ
ッグ回路が誤動作するのを防ぐことができる。
を示すブロック図である。
グ回路の概略構成を示すブロック図である。
回路の概略構成を示すブロック図である。
示すブロック図である。
示すブロック図である。
示すブロック図である。
回路の概略構成を示す回路図である。
トシステムに適用した構成の一例を示すブロック図であ
る。
の構成を示す回路図である。
の動作のシーケンスを示す図である。
す外観図である。
す外観図である。
ブロック図である。
付きマイコン) 4 被デバッグ回路 5 デバッグ回路 32 第1の電源端子 33 第2の電源端子 41 CPU 51 デバッグ・サポート・ユニット(インターフェ
ースモジュール) 61 電源端子 62 スイッチ素子 63 スイッチ制御端子 71,91 クリップ回路 72 クリップ制御端子 75 クリップ制御信号
Claims (6)
- 【請求項1】 CPUによって実行されるプログラムの
デバッグをイン・サーキット・エミュレータを用いてお
こなうためのデバッグ支援機能を備えたマイコンであっ
て、 前記CPUを有し、かつ駆動電力の供給と停止とを任意
に切り替え可能な被デバッグ回路と、 前記イン・サーキット・エミュレータに対するインター
フェースモジュールを有し、かつ前記被デバッグ回路へ
の電力供給が停止された状態において駆動電力が供給さ
れることでデバッグに関する設定を保持するデバッグ回
路と、 を具備することを特徴とするデバッグ支援機能付きマイ
コン。 - 【請求項2】 CPUによって実行されるプログラムの
デバッグをイン・サーキット・エミュレータを用いてお
こなうためのデバッグ支援機能を備えたマイコンであっ
て、 前記CPUを有する被デバッグ回路と、 前記イン・サーキット・エミュレータに対するインター
フェースモジュールを有するデバッグ回路と、 前記被デバッグ回路に外部から駆動電力を供給するため
の第1の電源端子と、 前記デバッグ回路に外部から駆動電力を、前記被デバッ
グ回路への電力供給から独立して供給するための第2の
電源端子と、 を具備することを特徴とするデバッグ支援機能付きマイ
コン。 - 【請求項3】 CPUによって実行されるプログラムの
デバッグをイン・サーキット・エミュレータを用いてお
こなうためのデバッグ支援機能を備えたマイコンであっ
て、 前記CPUを有する被デバッグ回路と、 前記イン・サーキット・エミュレータに対するインター
フェースモジュールを有するデバッグ回路と、 前記デバッグ回路に外部から駆動電力を供給するための
電源端子と、 前記電源端子を介して外部から供給された駆動電力の、
前記被デバッグ回路への供給と停止とを切り替えるスイ
ッチ素子と、 前記スイッチ素子の切り替えを制御するための制御信号
が外部から供給されるスイッチ制御端子と、 を具備することを特徴とするデバッグ支援機能付きマイ
コン。 - 【請求項4】 前記被デバッグ回路への駆動電力の供給
が停止したときに、前記被デバッグ回路から前記デバッ
グ回路への供給信号をクリップするクリップ回路をさら
に具備することを特徴とする請求項1〜3のいずれか一
つに記載のデバッグ支援機能付きマイコン。 - 【請求項5】 前記クリップ回路の、前記被デバッグ回
路の出力信号をそのまま前記デバッグ回路に供給する
か、前記被デバッグ回路の出力信号をクリップするかを
切り替えるための制御信号が外部から供給されるクリッ
プ制御端子をさらに具備することを特徴とする請求項4
に記載のデバッグ支援機能付きマイコン。 - 【請求項6】 前記クリップ回路は、前記被デバッグ回
路に供給される駆動電力に応じて、前記被デバッグ回路
の出力信号をそのまま前記デバッグ回路に供給するか、
前記被デバッグ回路の出力信号をクリップするかを切り
替えることを特徴とする請求項4に記載のデバッグ支援
機能付きマイコン。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001165397A JP4321976B2 (ja) | 2001-05-31 | 2001-05-31 | デバッグ支援機能付きマイコン |
US09/960,519 US6922794B2 (en) | 2001-05-31 | 2001-09-24 | Microcomputer with debug supporting function |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001165397A JP4321976B2 (ja) | 2001-05-31 | 2001-05-31 | デバッグ支援機能付きマイコン |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002358212A true JP2002358212A (ja) | 2002-12-13 |
JP4321976B2 JP4321976B2 (ja) | 2009-08-26 |
Family
ID=19008063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001165397A Expired - Fee Related JP4321976B2 (ja) | 2001-05-31 | 2001-05-31 | デバッグ支援機能付きマイコン |
Country Status (2)
Country | Link |
---|---|
US (1) | US6922794B2 (ja) |
JP (1) | JP4321976B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6922794B2 (en) * | 2001-05-31 | 2005-07-26 | Fujitsu Limited | Microcomputer with debug supporting function |
CN101930397A (zh) * | 2010-04-22 | 2010-12-29 | 芯通科技(成都)有限公司 | 一种射频模块功放通用调试接口的实现方法 |
JP2011204853A (ja) * | 2010-03-25 | 2011-10-13 | Denso Corp | システムインパッケージ |
KR20130044164A (ko) * | 2011-10-21 | 2013-05-02 | 르네사스 일렉트로닉스 가부시키가이샤 | 디버그 시스템, 전자 제어 장치, 정보 처리 장치, 반도체 패키지 및 트랜시버 회로 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4024026B2 (ja) * | 2001-10-12 | 2007-12-19 | 富士通株式会社 | 半導体装置および評価装置 |
DE10244922B4 (de) * | 2002-09-25 | 2009-08-13 | Infineon Technologies Ag | Programmgesteuerte Einheit und Verfahren zum Debuggen von einer programmgesteuerten Einheit ausgeführten Programmen |
JP3988079B2 (ja) * | 2003-05-13 | 2007-10-10 | ソニー株式会社 | 情報処理装置および方法、並びにプログラム |
US20040239635A1 (en) * | 2003-05-23 | 2004-12-02 | Lerner Ronald L. | Apparatus and method for loop-back testing in a system test/emulation environment |
GB0329516D0 (en) * | 2003-12-19 | 2004-01-28 | Univ Kent Canterbury | Integrated circuit with debug support interface |
JP4409349B2 (ja) * | 2004-04-27 | 2010-02-03 | Okiセミコンダクタ株式会社 | デバッグ回路およびデバッグ制御方法 |
US7721036B2 (en) * | 2004-06-01 | 2010-05-18 | Quickturn Design Systems Inc. | System and method for providing flexible signal routing and timing |
US7555676B2 (en) * | 2005-07-18 | 2009-06-30 | Dell Products L.P. | Systems and methods for providing remotely accessible in-system emulation and/or debugging |
US8402314B2 (en) * | 2010-12-09 | 2013-03-19 | Apple Inc. | Debug registers for halting processor cores after reset or power off |
US8639981B2 (en) | 2011-08-29 | 2014-01-28 | Apple Inc. | Flexible SoC design verification environment |
US8788886B2 (en) | 2011-08-31 | 2014-07-22 | Apple Inc. | Verification of SoC scan dump and memory dump operations |
US9384109B2 (en) | 2014-04-17 | 2016-07-05 | Texas Instruments Deutschland Gmbh | Processor with debug pipeline |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5226047A (en) * | 1990-10-03 | 1993-07-06 | Chips And Technologies, Inc. | In-circuit emulation of a microprocessor mounted on a circuit board |
US5283905A (en) * | 1991-06-24 | 1994-02-01 | Compaq Computer Corporation | Power supply for computer system manager |
JPH07302213A (ja) | 1994-05-10 | 1995-11-14 | Hitachi Ltd | 電源切換え回路を備えたエミュレータ |
TW292365B (en) * | 1995-05-31 | 1996-12-01 | Hitachi Ltd | Computer management system |
US5935266A (en) * | 1996-11-15 | 1999-08-10 | Lucent Technologies Inc. | Method for powering-up a microprocessor under debugger control |
JPH11102305A (ja) * | 1997-09-29 | 1999-04-13 | Oki Electric Ind Co Ltd | インサーキットエミュレータ |
US6516428B2 (en) * | 1999-01-22 | 2003-02-04 | Infineon Technologies Ag | On-chip debug system |
JP4321976B2 (ja) * | 2001-05-31 | 2009-08-26 | 富士通マイクロエレクトロニクス株式会社 | デバッグ支援機能付きマイコン |
JP4024026B2 (ja) * | 2001-10-12 | 2007-12-19 | 富士通株式会社 | 半導体装置および評価装置 |
-
2001
- 2001-05-31 JP JP2001165397A patent/JP4321976B2/ja not_active Expired - Fee Related
- 2001-09-24 US US09/960,519 patent/US6922794B2/en not_active Expired - Lifetime
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6922794B2 (en) * | 2001-05-31 | 2005-07-26 | Fujitsu Limited | Microcomputer with debug supporting function |
JP2011204853A (ja) * | 2010-03-25 | 2011-10-13 | Denso Corp | システムインパッケージ |
CN101930397A (zh) * | 2010-04-22 | 2010-12-29 | 芯通科技(成都)有限公司 | 一种射频模块功放通用调试接口的实现方法 |
KR20130044164A (ko) * | 2011-10-21 | 2013-05-02 | 르네사스 일렉트로닉스 가부시키가이샤 | 디버그 시스템, 전자 제어 장치, 정보 처리 장치, 반도체 패키지 및 트랜시버 회로 |
JP2013086742A (ja) * | 2011-10-21 | 2013-05-13 | Renesas Electronics Corp | デバッグシステム、電子制御装置、情報処理装置、半導体パッケージおよびトランシーバ回路 |
US9201479B2 (en) | 2011-10-21 | 2015-12-01 | Renesas Electronics Corporation | Debug system, electronic control unit, information processing unit, semiconductor package, and transceiver circuit |
KR101894599B1 (ko) * | 2011-10-21 | 2018-09-03 | 르네사스 일렉트로닉스 가부시키가이샤 | 디버그 시스템, 전자 제어 장치, 정보 처리 장치, 반도체 패키지 및 트랜시버 회로 |
Also Published As
Publication number | Publication date |
---|---|
JP4321976B2 (ja) | 2009-08-26 |
US20020184561A1 (en) | 2002-12-05 |
US6922794B2 (en) | 2005-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4321976B2 (ja) | デバッグ支援機能付きマイコン | |
US5630102A (en) | In-circuit-emulation event management system | |
JP5239862B2 (ja) | デバッガ及びデバッグ方法 | |
CN107656856B (zh) | 一种基于cpld的系统状态显示方法及装置 | |
US10509595B2 (en) | System and method for communication in a semiconductor device | |
US6006344A (en) | Keyboard controlled diagnostic system | |
US10210842B2 (en) | Techniques of displaying host data on a monitor connected to a service processor during pre-boot initialization stage | |
TWI526817B (zh) | 電腦系統、可適性休眠控制模組及其控制方法 | |
US20040172233A1 (en) | Semiconductor integrated circuit device and microcomputer development assisting apparatus | |
US6263305B1 (en) | Software development supporting system and ROM emulation apparatus | |
US20110004745A1 (en) | Method of Controlling a Measurement Instrument | |
CN112634977A (zh) | 具有除错存储器接口的芯片及其除错方法 | |
JP2001084161A (ja) | データ処理装置 | |
CN217932693U (zh) | 一种基于espi协议的m.2接口主板调试模块 | |
JP2000076093A (ja) | マイクロコンピュータのエミュレータ | |
JP3396107B2 (ja) | マイクロコンピュータ及びデバック装置 | |
JP2712730B2 (ja) | エバリュエーションチップ | |
KR930004425B1 (ko) | 디버깅 터미널 기능을 갖는 컴퓨터 시스템 및 그 수행방법 | |
JP2004280789A (ja) | 半導体集積回路装置およびマイクロコンピュータ開発支援装置 | |
CN117149685A (zh) | 一种基于国产飞腾平台的定制化pcie设备时序控制方法 | |
JP2001202267A (ja) | マイクロコンピュータのテスト回路およびテスト方法 | |
JP2004192318A (ja) | エミュレータ、供給切り替え装置及び供給切り替え方法 | |
KR20000001674A (ko) | 프로세서 복구 장치 | |
KR20020096661A (ko) | 컴퓨터시스템 및 컴퓨터시스템의 부팅제어방법 | |
JPH10222391A (ja) | エミュレータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080222 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090514 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090526 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090602 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140612 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |