JPH10340189A - Ｃｐｕバスを利用したブート・データ書き込み方法と該書き込み方法に対応したアダプタ - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 半田付されたメモリにブート・データ書き込
みを可能とする。 【解決手段】 ＣＰＵチップ用のソケット２Ａに嵌合
し、外部に接続したブート・データ作成機能を備えた情
報処理機能と接続する入力機能、ＣＰＵチップのソケッ
ト端子から書き込み可能な読み取り専用メモリチップに
接続する出力機能、及び入力情報を所定の出力情報に変
換すると共に書き込み制御を実行する制御機能２１を備
え、情報処理機能で作成されたブート・データを入力し
て書き込み可能な読み取り専用メモリチップの機能構成
と入力インタフェースに対応するように変換し、書き込
む機能を有するアダプタ機能を介して情報処理機能で作
成されたブート・データを書き込み可能な読み取り専用
メモリチップの所定記録領域に書き込むようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＣＰＵチップ等を
使用した工業用コンピュータ応用機器等に最適な、コン
ピュータの立ち上げ時に必要なブート・データの作成の
信頼性を向上すると共に書き込み訂正を容易にしたＣＰ
Ｕバスを利用したブート・データ書き込み方法に関する
ものである。

【０００２】

【従来の技術】近時の多くの工業用機器等には、マイク
ロコンピュータやＣＰＵチップを使用した制御装置等が
使用されている。このようなコンピュータ類（以下ＣＰ
Ｕと略称する）は、電源投入時等に、その機能を立ち上
げるために必要な、ブート・データが読み取り専用のメ
モリのブート・ブロックに書き込まれている。即ち、ブ
ート・データはＣＰＵが実行するのに必要なプログラム
を対応メモリからＣＰＵが読み出すための通信制御用ソ
フトウエアである。従って、このコンピュータの電源が
投入されると、ブート・ブロックに書き込まれたブート
・データがコンピュータに読み出されてＣＰＵの機能が
立ち上がり、ＣＰＵが与えられた作業を実施するに必要
なプログラムを読み取ることができるようになるので、
ＣＰＵはその読み取ったプログラムに従って作業を実行
する。

【０００３】最近は書き込み可能な読み取り専用メモ
リ、例えば、フラッシュメモリがこの用途に使用されて
いる（以下単に、メモリと略称する）。上述したＣＰＵ
を備えた制御装置は、その制御装置の対象機器の機能試
験や、制御装置に組み込むＣＰＵ用ソフトウエアの確
認、ＣＰＵを装着するプリント板の試験等のために、Ｃ
ＰＵ（ＣＰＵチップ）はＩＣソケットによって装着し、
必要な時はＣＰＵを外して、代わりに、マイクロコンピ
ュータを用いて構成した試験装置を接続した。即ち、Ｃ
ＰＵを試験装置に代えて制御装置を稼働できるように構
成したものである。上記のハードウエアとしての関係を
図３に示している。図３において、１はプリント板等の
コンピュータ機能を搭載した装置の固定回路接続部品
（以下プリント板という）である。プリント板１にはＣ
ＰＵチップ２がＩＣソケット２Ａに嵌合されている。ブ
ート・データを書き込むブート・ブロックを備えたメモ
リ（書き込み可能な読み取り専用メモリ）３はＩＣソケ
ット３Ａに嵌合されていて、ＣＰＵチップ２用ＩＣソケ
ット２Ａとメモリ３用ＩＣソケット３Ａは、プリント板
１にプリント配線で形成されたバス５によって接続され
ている。なお、図３には、プリント板１に形成した上記
以外のプリント配線や装着部品に関しては本発明の説明
には直接関係がないので記載を省略している。

【０００４】

【発明が解決しようとする課題】ところで、上記の従来
の構造の電子回路構成では、もし、上記のブート・デー
タにバグがあっても、ＣＰＵが立ち上がらないし、通信
ができないから、ＣＰＵから修正することはできない。
従って、メモリを装着したプリント板等から外し、ＲＯ
Ｍライタのような対象メモリ専用の書き込み装置によっ
て記録内容を修正する必要があった。メモリ内容を書き
直すために半田付けしたメモリを外すことはメモリの品
質を劣化させる危険性があるので、メモリはＩＣソケッ
トによって装着する必要があった。しかしながら、ＩＣ
ソケットを使用すると、コストを上昇させると共に、回
路接点数が増加するので、信頼性を低下させることにな
る。本発明は従来のものの上記課題（問題点）を解決
し、メモリを直接プリント板のような固定回路接続部品
に直接半田付けしても、ＣＰＵのソケットを利用してメ
モリ内のブート・データを書き込むことができるように
したＣＰＵバスを利用したブート・データ書き込み方法
と、そのためのアダプタを提供することを目的とする。

【０００５】

【課題を解決するための手段】本発明のＣＰＵバスを利
用したブート・データ書き込み方法は上記の課題（問題
点）を解決するために、本発明を適用する対象コンピュ
ータ機能には、プリント板等の固定回路接続部品に対し
て、ＣＰＵチップをこの固定回路接続部品に半田付けし
たソケットを介して接続し、かつ、ブート・データを記
録する書き込み可能な読み取り専用メモリチップを半田
付けして構成し、上記ＣＰＵチップのソケットに嵌合
し、外部に接続したブート・データ作成機能を備えた情
報処理機能と接続する入力機能と、上記固定回路接続部
品に形成したＣＰＵバスを介して上記ソケット端子から
上記書き込み可能な読み取り専用メモリチップに接続す
る出力機能と、上記入力情報を所定の該出力情報に変換
すると共に書き込み制御を実行する制御機能を備えたア
ダプタ機能であって、このアダプタ機能は上記情報処理
機能で作成されたブート・データを入力して上記書き込
み可能な読み取り専用メモリチップの機能構成と入力イ
ンタフェースに対応するように、変換し、かつ、書き込
む機能を備え、上記情報処理機能で作成されたブート・
データを、上記アダプタとＣＰＵバスを介して上記書き
込み可能な読み取り専用メモリチップの所定記録領域に
書き込むようにしたことを特徴とする。このアダプタ機
能には、ブート・データ作成装置に接続し、このブート
・データ作成装置から入力するブート・データによって
構成されるデータファイルを受信する機能を備えた入力
インタフェース機能、ブート・データ作成装置から入力
したデータファイルを対象書き込み可能な読み取り専用
メモリチップ用データロジックに変換する制御機能、書
き込み可能な読み取り専用メモリチップに形成したブー
ト・ブロックに上記変換されたブート・データを書き込
む機能を備えた出力インタフェース機能を備えるように
するのが望ましい。また、このアダプタ機能には、書き
込み可能な読み取り専用メモリチップに書き込まれた少
なくともブート・ブロックの記録内容を読み取る機能を
備えた入力インタフェース機能、書き込み可能な読み取
り専用メモリチップから読み取った記録内容を前記ブー
ト・データ作成装置に伝送する出力インタフェース機能
を備えるようにするのが望ましい。さらに、このアダプ
タ機能には、ブート・データ作成装置から入力したデー
タファイルのうちの少なくとも所定ビット数の単位集合
である１バイト又は１ワード以上の情報を一時記録する
記憶機能を備えるのも望ましい。また、このアダプタ機
能における主たる制御機能のうちの所定機能をブート・
データ作成装置に備え、この制御機能のうちの所定機能
を上記アダプタ機能から削除するようにしても良い。本
用途に使用するアダプタには、上記のアダプタ機能を搭
載すると、ブート・データを書き込むメモリをプリント
板に半田付けしても、自由のブート・データの変更書き
込みが実行できる。従って、本発明を適用したコンピュ
ータ装置の信頼性が高められる。

【０００６】

【発明の実施の形態】以下、従来の技術で説明した図３
に対応する図２によって本発明の概念を説明し、図１に
よって、その詳細を説明する。従って、図３に示した要
素機能と相当の要素機能は同一の符号を使用し、その詳
細説明は省略する。また、固定回路接続部品はプリント
板と称して説明する。図２において、メモリ３はプリン
ト板１にプリントされた端子に直接半田付けされてい
る。メモリ３にブート・データを書き込む作業段階にお
いては、ＣＰＵチップを嵌合するＩＣソケット２Ａには
ＣＰＵチップに換えて詳細を後述するアダプタ２０を挿
入している。アダプタ２０はブート・データ作成機能を
形成させたパーソナルコンピュータ等の情報処理装置
（以下パソコンと略称する）１０にバスケーブル１１で
接続されている。

【０００７】次に、図１によってアダプタ２０に形成し
た機能（以下総称した場合はアダプタ機能と称する）を
詳細に説明する。図１において、アダプタ２０には、制
御機能２１がアダプタ内のバスライン２２を介して、出
力用のアドレスラッチ機能２３、同じく出力用のデータ
ラッチ機能２４、入力用のデータバッファ２５、命令信
号ラッチ機能２６が接続されている。即ち、バスライン
２２には、制御機能２１が両方向の接続ライン２２ａ
で、出力用のアドレスラッチ機能２３が矢印方向で図示
する一方向の接続ライン２２ｂにより接続されている。
同様に、出力用のデータラッチ機能２４が矢印方向で図
示する一方向の接続ライン２２ｃにより、また入力用の
データバッファ２５が矢印方向で図示する一方向の接続
ライン２２ｄにより、さらに命令信号ラッチ機能２６が
矢印方向で図示する一方向の接続ライン２２ｅにより夫
々接続されている。制御機能２１と、アドレスラッチ機
能２３、出力用のデータラッチ機能２４、入力用のデー
タバッファ２５、命令信号ラッチ機能２６との間には、
データの各ビットの書き込み、読み取りのタイミングを
設定するストローブ用の信号線２２ｆが接続されてい
る。

【０００８】さらに、前述したプリント板に形成したバ
ス５には、本来、ＣＰＵチップ２とメモリ３とを接続す
るアドレスバス５ａ、データバス５ｂ、命令信号線とし
て、メモリが複数ある場合に対象チップを指定するチッ
プセレクト用命令信号線５ｄ、読み取り用命令信号線５
ｅ、書き込み用命令信号線５ｆ等が形成されているが、
本発明では、上記に相当する構成として、アダプタ２０
の構成によって、上記のアドレスバス５ａはアダプタ機
能のうちのアドレスラッチ機能２３に接続され、同様に
データバス５ｂはデータラッチ機能２４に、命令信号線
５ｄ、５ｅ、５ｆは夫々命令信号ラッチ機能２６に接続
されている。また、ブート・データ作成機能を形成させ
たパソコン１０とアダプタ２０を接続するバスケーブル
１１には、アダプタ機能に形成した制御機能２１に接続
する各種情報伝送用の両方向の機能を備えたバス１１ａ
とストローブ用の信号線１１ｂを備えている。

【０００９】上述の構成において、メモリ３のブート・
ブロックにブート・データを書き込む場合は、先ず、パ
ソコン１０によって、本来は対象装置に搭載すべきＣＰ
Ｕチップ２とメモリ３に対応するブート・データを作成
し、パソコン１０内の記憶機能に記録する。パソコン１
０に形成されるブート・データは、メモリ３の記録番地
を指定するアドレスバス用のデータ及びデータバス用の
データと対象メモリチップを指定するチップセレクト用
の信号を含めたファイルを形成している。次に、ＩＣソ
ケット２Ａにメモリ３に対応させて内部機能を形成させ
たアダプタ２０を挿入し、電源を投入する。パソコン１
０を操作して、作成記録したブート・データのメモリ３
に対する書き込み操作を開始する。

【００１０】ブート・データのメモリ３に対する書き込
み操作を開始すると、このパソコン１０に予め設定され
た機能によって、書き込みに必要な信号類とブート・デ
ータ及び対象メモリを指定するチップセレクト信号とブ
ート・エリアを指定するアドレスがデータファイルとし
てバスケーブル１１を経由してアダプタ２０の制御機能
２１に伝送される。制御機能２１は、パソコン１０から
伝送されたデータファイルと指令信号に従い、メモリ３
のブート・データ書き込み先のブート・ブロックの先頭
番地をアドレスラッチ機能２３にラッチし、ブート・デ
ータの所定ビット数の単位集合であるバイト又はワード
の先頭部をデータラッチ機能２４にラッチし、命令信号
ラッチ機能２６に書き込み対象メモリを指定するチップ
センサセレクト信号を伝送するチップセレクト用命令信
号線５ｄを選択し、書き込み信号を伝送する書き込み用
命令信号線５ｆをラッチする。上記の機能は、データフ
ァイル全部を記憶できる容量の記憶機能をアダプタ２０
に設けておいて全データファイルを一括してパソコン１
０からアダプタ２０に伝送するようにしても、データフ
ァイルの一部を記憶できる容量の記憶機能をアダプタ２
０に設けておいて全データファイルを記憶機能の容量分
ずつ分割してパソコン１０からアダプタ２０に伝送する
ようにしても、各ラッチ機能に形成した容量分だけのデ
ータをメモリ３に対する書き込み作業に対応して順次パ
ソコン１０から伝送するようにしても良い。この後、ス
トローブ信号の送出と、制御機能２１におけるアドレス
の加算、ブート・データの順次送出によって、ブート・
データ全体のメモリ３に対する書き込みを完了する。

【００１１】ブート・データ全体のメモリ３に対する書
き込みが完了すると、制御機能２１は、書き込み信号を
読み取り信号に変換する。従って、アドレスラッチ機能
２３には、メモリ３のブート・ブロックの先頭番地がラ
ッチされ、命令信号ラッチ機能２６には、書き込み信号
に換えて、読み取り信号がラッチされる。対象メモリを
指定するチップセンサセレクト信号を伝送するチップセ
レクト用命令信号線５ｄを選択し、書き込み信号を伝送
する書き込み用命令信号線５ｆをラッチする。以降、制
御機能２１からのストローブ信号の送出と、アドレスの
加算によって、ブート・データの先頭ワードがデータバ
ッファ２５及び制御機能２１を経由してパソコン１０の
所定の記録機能に伝送され記憶される。上記の操作の結
果、パソコン１０の所定の記録機能に記録された、メモ
リ３に記録したブート・データと同一のデータをチェッ
クし、正しく記録されているのを確認すると、ブート・
データの書き込みを完了する。もし、誤って記録されて
いるのを発見すると上記の操作を繰り返す。

【００１２】本発明は以上述べた実施の形態に限定され
るものではなく、アダプタ２０を構成するアダプタ機能
としては、本発明を適用する装置とそのコンピュータ及
び／又はメモリの機能に対応して、上記説明した技術思
想を適用して各種機能の構成と組み合わせを行えば良
い。例えば、上記の説明では、アダプタ２０を経由して
メモリ３への書き込みと読み取り機能を設けるように説
明したが、書き込み機能のみでも良い。従って、制御機
能２１に設ける機能は目的に対応させて適切に構成すれ
ば良く、バス５に接続するインタフェース機能としての
アドレスラッチ機能２３、出力用のデータラッチ機能２
４、入力用のデータバッファ２５、命令信号ラッチ機能
２６等は、目的に対応させて排除しても、またその他の
必要な機能を形成させても良い。

【００１３】また、制御機能２１に構成する機能はハー
ドウエアで構成しても、マイクロコンピュータ等で構成
し、本発明に基づくアダプタを適用する対象制御装置の
ブート・データの構成やメモリの特質に対応させて変化
させるべき構成はソフトウエアで構成するようにしても
良い。また、制御機能２１の上記の主要機能はパソコン
１０に持たせ、アダプタ２０には、簡単なデータや信号
類の指定メモリに対する伝送機能のみを設けるようにし
ても良い。アダプタ２０には、アダプタ機能として、上
記の他、ブート・データの構成やメモリの特質、プリン
ト配線の構成等に対応させて適切な機能を構成させれば
良い。

【００１４】

【発明の効果】本発明のＣＰＵバスを利用したブート・
データ書き込み方法及びアダプタは上記のような方法と
し、また、構成としたから、次のような優れた効果を有
する。 (1)ブート・データを書き込むフラッシュメモリ等の書
き込み可能な読み取り専用メモリは半田付けすることが
できたので、当該メモリ用ＩＣソケットが不要になり、
コストダウンを図ると共に信頼性が向上できた。 (2)対象メモリを外さないでブート・データの変更が可
能になった。 (3)ＲＯＭライタがなくても、書き込み可能な読み取り
専用メモリへのブート・データの書き込みが可能になっ
た。 (4)ＣＰＵチップに換えてＩＣソケットに挿入するよう
にしたアダプタに設ける機能として、次の各機能を備え
るようにすると、本発明の機能が効果的に実現できる。 ブート・データ作成装置に接続し、このブート・デー
タ作成装置から入力するソフトウエアを受信する機能を
備えた入力インタフェース機能、 ブート・データ作成装置から入力したブート・ブロッ
クを含むデータファイルを対象書き込み可能な読み取り
専用メモリチップ用データロジックに変換する制御機
能。 書き込み可能な読み取り専用メモリチップに形成した
ブート・ブロックに上記変換されたブート・データを書
き込む機能を備えた出力インタフェース機能 (5)ＣＰＵチップに換えてＩＣソケットに挿入するよう
にしたアダプタに設ける機能として、さらに、次の各機
能を備えるようにすると、メモリに書き込んだブート・
データの確認が容易に実行できる。 書き込み可能な読み取り専用メモリチップに書き込ま
れた少なくともブート・ブロックの記録内容を読み取る
機能を備えた入力インタフェース機能、 書き込み可能な読み取り専用メモリチップから読み取
った記録内容を前記ブート・データ作成装置に伝送する
出力インタフェース機能。 (6)ＣＰＵチップに換えてＩＣソケットに挿入するよう
にしたアダプタに設ける機能として、さらに、ブート・
データ作成装置から入力したソフトウエアの少なくとも
１ワード以上の情報を一時記録する記憶機能を備えるよ
うにすると、ブート・データを作成する情報処理機能と
してのパソコン等のデータ類送出速度と、アダプタのデ
ータ変換速度等の機能、書き込み可能な読み取り専用メ
モリの書き込み速度能力等に対応して、このメモリに対
して最高速度でミスの少ない書き込みを可能にする。 (7)上記説明したアダプタに搭載する機能から主たる制
御機能類をブート・データ作成装置に備え、その情報処
理機能をアダプタ機能から削除すると、アダプタを簡易
化することができる。

【図面の簡単な説明】

【図１】本発明に基づいて構成したアダプタの代表的ア
ダプタ機能を説明する概要ブロック図である。

【図２】本発明に基づいて構成したアダプタと、ブート
・データ作成用情報処理機能及びブート・データを書き
込むメモリとの接続状態を説明する概要ブロック図であ
る。

【図３】従来のブート・データを記録したメモリと同一
プリント板（固定回路接続部品）上のＣＰＵチップとの
関係を説明する概要ブロック図である。

【符号の説明】

１：プリント板（固定回路接続部品） ２：ＣＰＵチップ ２Ａ：ＩＣソケット ３：メモリ（書き込み可能な読み取り専用メモリ：フラ
ッシュメモリ等） ５：固定回路接続部品にプリント配線で形成されたバス １１：バスケーブル ２０：アダプタ ２１：制御機能 ２２：アダプタ内のバスライン ２３：アドレスラッチ機能 ２４：出力用のデータラッチ機能 ２５：入力用のデータバッファ ２６：命令信号ラッチ機能

Claims (6)

【特許請求の範囲】
1. 【請求項１】 本発明を適用する対象コンピュータ機能
   には、プリント板等の固定回路接続部品に対して、ＣＰ
   Ｕチップを該固定回路接続部品に半田付けしたソケット
   を介して接続し、かつ、ブート・データを記録する書き
   込み可能な読み取り専用メモリチップを半田付けして構
   成し、 上記ＣＰＵチップのソケットに嵌合し、外部に接続した
   ブート・データ作成機能を備えた情報処理機能と接続す
   る入力機能と、上記固定回路接続部品に形成したＣＰＵ
   バスを介して上記ソケット端子から上記書き込み可能な
   読み取り専用メモリチップに接続する出力機能と、上記
   入力情報を所定の該出力情報に変換すると共に書き込み
   制御を実行する制御機能を備えたアダプタ機能であっ
   て、 該アダプタ機能は上記情報処理機能で作成されたブート
   ・データを入力して上記書き込み可能な読み取り専用メ
   モリチップの機能構成と入力インタフェースに対応する
   ように、変換し、かつ、書き込む機能を備え、 上記情報処理機能で作成されたブート・データを、上記
   アダプタとＣＰＵバスを介して上記書き込み可能な読み
   取り専用メモリチップの所定記録領域に書き込むように
   したことを特徴とするＣＰＵバスを利用したブート・デ
   ータ書き込み方法。
2. 【請求項２】 請求項１記載のアダプタ機能には、ブー
   ト・データ作成装置に接続し、該ブート・データ作成装
   置から入力するブート・データによって構成されるデー
   タファイルを受信する機能を備えた入力インタフェース
   機能、ブート・データ作成装置から入力したデータファ
   イルを対象書き込み可能な読み取り専用メモリチップ用
   データロジックに変換する制御機能、書き込み可能な読
   み取り専用メモリチップに形成したブート・ブロックに
   上記変換されたブート・データを書き込む機能を備えた
   出力インタフェース機能を備えた、ＣＰＵバスを利用し
   たブート・データ書き込み方法。
3. 【請求項３】 請求項１又は２記載のアダプタ機能に
   は、書き込み可能な読み取り専用メモリチップに書き込
   まれた少なくともブート・ブロックの記録内容を読み取
   る機能を備えた入力インタフェース機能、該書き込み可
   能な読み取り専用メモリチップから読み取った記録内容
   を前記ブート・データ作成装置に伝送する出力インタフ
   ェース機能を備えたＣＰＵバスを利用したブート・デー
   タ書き込み方法。
4. 【請求項４】 請求項１又は３記載のアダプタ機能に
   は、ブート・データ作成装置から入力したデータファイ
   ルのうちの少なくとも所定ビット数の単位集合である１
   バイト又は１ワード以上の情報を一時記録する記憶機能
   を備えたブート・データ書き込み方法。
5. 【請求項５】 請求項１乃至４のいずれかに記載のアダ
   プタ機能における主たる制御機能のうちの所定機能をブ
   ート・データ作成装置に備え、該制御機能のうちの所定
   機能を上記アダプタ機能から削除したＣＰＵバスを利用
   したブート・データ書き込み方法。
6. 【請求項６】 請求項１乃至５のいずれかに記載のアダ
   プタ機能を搭載したアダプタ。