JP2000181579A - 初期値設定変更装置 - Google Patents
初期値設定変更装置Info
- Publication number
- JP2000181579A JP2000181579A JP10354724A JP35472498A JP2000181579A JP 2000181579 A JP2000181579 A JP 2000181579A JP 10354724 A JP10354724 A JP 10354724A JP 35472498 A JP35472498 A JP 35472498A JP 2000181579 A JP2000181579 A JP 2000181579A
- Authority
- JP
- Japan
- Prior art keywords
- initial value
- reset
- register
- circuit
- hardware
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 ソフトウェア的に設定値を変更することで、
リブートを実施するだけで設定値の変更を可能とする初
期値設定変更装置を提供する。 【解決手段】 初期値データ格納装置17は、各種回路
11の初期設定値を格納し、CPU10はハードウェア
リセット21の信号を受けて外部から初期値を入力し、
初期値データ格納装置17に格納されたデータを電源投
入時の最初に初期値レジスタ15から初期値ラッチ回路
16を通して接続し、ハードウェアリセット回路14か
らの出力を初期値レジスタ15には入力せず、他のコン
ピュータ回路および、初期値ラッチ回路16に入力す
る。このことにより、ハードウェアの設定変更をディッ
プスイッチ等のハードウェア手段を用いずに変更が可能
となり、設定変更ミスという初歩的なミスによる動作異
常を防ぎ、さらに、システム動作後にシステムを一旦停
止させ筐体を開ける必要がなく、設定変更の効率が向上
する。
リブートを実施するだけで設定値の変更を可能とする初
期値設定変更装置を提供する。 【解決手段】 初期値データ格納装置17は、各種回路
11の初期設定値を格納し、CPU10はハードウェア
リセット21の信号を受けて外部から初期値を入力し、
初期値データ格納装置17に格納されたデータを電源投
入時の最初に初期値レジスタ15から初期値ラッチ回路
16を通して接続し、ハードウェアリセット回路14か
らの出力を初期値レジスタ15には入力せず、他のコン
ピュータ回路および、初期値ラッチ回路16に入力す
る。このことにより、ハードウェアの設定変更をディッ
プスイッチ等のハードウェア手段を用いずに変更が可能
となり、設定変更ミスという初歩的なミスによる動作異
常を防ぎ、さらに、システム動作後にシステムを一旦停
止させ筐体を開ける必要がなく、設定変更の効率が向上
する。
Description
【0001】
【発明の属する技術分野】本発明は、初期値設定変更装
置に関し、特にコンピュータを用いた装置の初期値設定
変更装置に関する。
置に関し、特にコンピュータを用いた装置の初期値設定
変更装置に関する。
【0002】
【従来の技術】従来の初期値設定変更装置における初期
値設定は、一般にハードウェア操作上に構成され、その
変更はディップスイッチによる設定変更、操作パネル上
における操作変更等の手法が採られている。例えば、初
期値設定変更装置として構成されている場合は、コンピ
ュータを用いたコンピュータ回路システムへ、ハードウ
ェア的な初期設定値を含み、リセット変更を可能とした
装置として適用される。この初期値設定変更装置におい
て、初期設定値をCPUや各種回路の外部ピンからリセ
ット信号のタイミングで読み取る場合には、ハードウェ
ア的に値を設定することで行っている。
値設定は、一般にハードウェア操作上に構成され、その
変更はディップスイッチによる設定変更、操作パネル上
における操作変更等の手法が採られている。例えば、初
期値設定変更装置として構成されている場合は、コンピ
ュータを用いたコンピュータ回路システムへ、ハードウ
ェア的な初期設定値を含み、リセット変更を可能とした
装置として適用される。この初期値設定変更装置におい
て、初期設定値をCPUや各種回路の外部ピンからリセ
ット信号のタイミングで読み取る場合には、ハードウェ
ア的に値を設定することで行っている。
【0003】本発明と技術的に類似する従来例として、
特開平6−139374号公報に開示される「マイクロ
コンピュータ」がある。この従来例では、書き換え可能
なレジスタに所定の値を設定することにより、内蔵する
メモリ、レジスタのアドレス配置を変更する処理部を備
え、ソフトウェアの不具合による作り込みの可能性を低
減化している。
特開平6−139374号公報に開示される「マイクロ
コンピュータ」がある。この従来例では、書き換え可能
なレジスタに所定の値を設定することにより、内蔵する
メモリ、レジスタのアドレス配置を変更する処理部を備
え、ソフトウェアの不具合による作り込みの可能性を低
減化している。
【0004】
【発明が解決しようとする課題】しかしながら、上記従
来例において、設定値の変更が必要である場合には、シ
ステムの電源を落とし、筐体を空け、あらかじめ設定さ
れているハードウェア的な値を変更してから、再度電源
を投入するという煩雑な手順が必要である問題を伴う。
来例において、設定値の変更が必要である場合には、シ
ステムの電源を落とし、筐体を空け、あらかじめ設定さ
れているハードウェア的な値を変更してから、再度電源
を投入するという煩雑な手順が必要である問題を伴う。
【0005】なお、上記従来例の特開平6−13937
4号公報にて開示された技術においては、書き換えの制
限が無く何回でも書き換えを可能とし、変更後のリセッ
トによって新たな設定を有効にしている。従って、本発
明が、本体を起動し初期値レジスタにハードウェアの初
期値を書き込んだ後に、リセットを発行することで、C
PUのモード等の本体の状態の変更を容易に可能とする
ものと、発明の構成内容が基本的に相違している。
4号公報にて開示された技術においては、書き換えの制
限が無く何回でも書き換えを可能とし、変更後のリセッ
トによって新たな設定を有効にしている。従って、本発
明が、本体を起動し初期値レジスタにハードウェアの初
期値を書き込んだ後に、リセットを発行することで、C
PUのモード等の本体の状態の変更を容易に可能とする
ものと、発明の構成内容が基本的に相違している。
【0006】本発明は、ソフトウェア的に設定値を変更
することにより、再起動を実施するだけで設定値を変更
できる初期値設定変更装置を提供することを目的とす
る。
することにより、再起動を実施するだけで設定値を変更
できる初期値設定変更装置を提供することを目的とす
る。
【0007】
【課題を解決するための手段】前記課題を解決するため
に、請求項1記載の発明は、CPUと、各種回路と、パ
ワーオンリセット回路と、リセット制御レジスタと、ハ
ードウェアリセット回路と、初期値レジスタと、初期値
ラッチ回路と、初期値データ格納装置とを備えて構成さ
れたコンピュータ回路システムに適用される初期値設定
変更装置であって、初期値データ格納装置は、各種回路
の初期設定値を格納し、CPUは、ハードウェアリセッ
ト回路からの信号を受けて外部から初期値を入力し、初
期値データ格納装置に格納されたデータを電源投入時の
最初に初期値レジスタから初期値ラッチ回路を通して接
続し、ハードウェアリセット回路からの出力を初期値レ
ジスタには入力せず、他のコンピュータ回路および、初
期値ラッチ回路に入力し、ソフトウェアにてレジスタ設
定を行うことで初期値データの設定値変更を行うことを
特徴とする。
に、請求項1記載の発明は、CPUと、各種回路と、パ
ワーオンリセット回路と、リセット制御レジスタと、ハ
ードウェアリセット回路と、初期値レジスタと、初期値
ラッチ回路と、初期値データ格納装置とを備えて構成さ
れたコンピュータ回路システムに適用される初期値設定
変更装置であって、初期値データ格納装置は、各種回路
の初期設定値を格納し、CPUは、ハードウェアリセッ
ト回路からの信号を受けて外部から初期値を入力し、初
期値データ格納装置に格納されたデータを電源投入時の
最初に初期値レジスタから初期値ラッチ回路を通して接
続し、ハードウェアリセット回路からの出力を初期値レ
ジスタには入力せず、他のコンピュータ回路および、初
期値ラッチ回路に入力し、ソフトウェアにてレジスタ設
定を行うことで初期値データの設定値変更を行うことを
特徴とする。
【0008】請求項2記載の発明は、各種回路の初期設
定値を格納しておく初期値データ格納装置と、電源投入
時にリセット信号を出力するパワーオンリセット回路
と、パワーオンリセット回路から出力されるリセット信
号を入力し、上位からの書き込みによって出力データを
変更できる記憶部の初期値レジスタと、リセット信号を
入力しハードウェアリセット命令を出力するリセット制
御レジスタと、リセット制御レジスタからのハードウェ
アリセット命令を入力して、ハードウェアリセット信号
を出力するハードウェアリセット回路と、出力データを
入力してハードウェアリセット信号のアサート時に入力
データを出力する初期値ラッチ回路と、ハードウェアリ
セット信号を受けて外部から初期値を入力するCPU
と、を有して構成され上位からの書き込みによって出力
データを可変することを特徴とする。
定値を格納しておく初期値データ格納装置と、電源投入
時にリセット信号を出力するパワーオンリセット回路
と、パワーオンリセット回路から出力されるリセット信
号を入力し、上位からの書き込みによって出力データを
変更できる記憶部の初期値レジスタと、リセット信号を
入力しハードウェアリセット命令を出力するリセット制
御レジスタと、リセット制御レジスタからのハードウェ
アリセット命令を入力して、ハードウェアリセット信号
を出力するハードウェアリセット回路と、出力データを
入力してハードウェアリセット信号のアサート時に入力
データを出力する初期値ラッチ回路と、ハードウェアリ
セット信号を受けて外部から初期値を入力するCPU
と、を有して構成され上位からの書き込みによって出力
データを可変することを特徴とする。
【0009】請求項3記載の発明は、請求項2記載の発
明において、電源投入時に初期値レジスタから初期値ラ
ッチ回路を通して接続し、ハードウェアリセット回路か
らのハードウェアリセット信号を初期値レジスタには入
力せず、他のコンピュータ回路および初期値ラッチ回路
に入力し、ソフトウェアにてレジスタ設定を行うことで
初期値データの設定値変更を行うことを特徴とする。
明において、電源投入時に初期値レジスタから初期値ラ
ッチ回路を通して接続し、ハードウェアリセット回路か
らのハードウェアリセット信号を初期値レジスタには入
力せず、他のコンピュータ回路および初期値ラッチ回路
に入力し、ソフトウェアにてレジスタ設定を行うことで
初期値データの設定値変更を行うことを特徴とする。
【0010】請求項4記載の発明は、請求項2または3
記載の発明において、リセット制御レジスタの信号は、
強制初期値変更フラグと、初期値データ変更済みフラグ
と、ハードウェアリセットと、を有して構成されること
を特徴とする。
記載の発明において、リセット制御レジスタの信号は、
強制初期値変更フラグと、初期値データ変更済みフラグ
と、ハードウェアリセットと、を有して構成されること
を特徴とする。
【0011】請求項5記載の発明は、請求項2から4の
いずれか1項に記載の発明において、初期値データ格納
装置へ格納される信号は、強制初期値変更フラグと、初
期値データ格納領域と、を有して構成されることを特徴
とする。
いずれか1項に記載の発明において、初期値データ格納
装置へ格納される信号は、強制初期値変更フラグと、初
期値データ格納領域と、を有して構成されることを特徴
とする。
【0012】請求項6記載の発明は、請求項2から5の
いずれか1項に記載の発明において、リセット制御レジ
スタは、リセット信号を入力し、この入力信号または初
期値レジスタへの書き込みによってハードウェアリセッ
ト命令を出力する機能と、初期値データ変更済みフラグ
と強制初期値変更フラグとを有することを特徴とする。
いずれか1項に記載の発明において、リセット制御レジ
スタは、リセット信号を入力し、この入力信号または初
期値レジスタへの書き込みによってハードウェアリセッ
ト命令を出力する機能と、初期値データ変更済みフラグ
と強制初期値変更フラグとを有することを特徴とする。
【0013】
【発明の実施の形態】次に、添付図面を参照して本発明
による初期値設定変更装置の実施の形態を詳細に説明す
る。図1から図4を参照すると、本発明による初期値設
定変更装置の実施の形態が示されている。
による初期値設定変更装置の実施の形態を詳細に説明す
る。図1から図4を参照すると、本発明による初期値設
定変更装置の実施の形態が示されている。
【0014】図1は、本発明の実施形態である初期値設
定変更装置を用いたコンピュータ回路システムの構成を
示すブロック図である。図1において、本発明の実施形
態である初期値設定変更装置を含んで構成されたコンピ
ュータ回路システムは、CPU10と、各種回路11
a、11bと、パワーオンリセット回路12と、リセッ
ト制御レジスタ13と、HW(ハードウェア)リセット
回路14と、初期値レジスタ15と、初期値ラッチ回路
16と、初期値データ格納装置17と、を有して構成さ
れている。
定変更装置を用いたコンピュータ回路システムの構成を
示すブロック図である。図1において、本発明の実施形
態である初期値設定変更装置を含んで構成されたコンピ
ュータ回路システムは、CPU10と、各種回路11
a、11bと、パワーオンリセット回路12と、リセッ
ト制御レジスタ13と、HW(ハードウェア)リセット
回路14と、初期値レジスタ15と、初期値ラッチ回路
16と、初期値データ格納装置17と、を有して構成さ
れている。
【0015】パワーオンリセット回路12は、CPU1
0と、各種回路11a、11bとを備えるコンピュータ
回路システムに、電源ON時にリセット信号22を出力
する回路である。
0と、各種回路11a、11bとを備えるコンピュータ
回路システムに、電源ON時にリセット信号22を出力
する回路である。
【0016】リセット制御レジスタ13は、パワーオン
リセット回路12からのリセット信号22が入力され、
このリセット信号22または初期値レジスタ15への書
き込みによって、HWリセット命令を出力する機能と、
初期値データ変更済みフラグと、強制初期値変更フラグ
とを有する。
リセット回路12からのリセット信号22が入力され、
このリセット信号22または初期値レジスタ15への書
き込みによって、HWリセット命令を出力する機能と、
初期値データ変更済みフラグと、強制初期値変更フラグ
とを有する。
【0017】図2は、リセット制御レジスタ13の信号
の構成例を示している。図2において、リセット制御レ
ジスタ13の信号は、強制初期値変更フラグ131と、
初期値データ変更済みフラグ132と、HWリセット1
33と、を有して構成される。
の構成例を示している。図2において、リセット制御レ
ジスタ13の信号は、強制初期値変更フラグ131と、
初期値データ変更済みフラグ132と、HWリセット1
33と、を有して構成される。
【0018】HWリセット回路14は、リセット制御レ
ジスタ13からのHWリセット命令を入力して、HWリ
セット信号21を出力する回路である。
ジスタ13からのHWリセット命令を入力して、HWリ
セット信号21を出力する回路である。
【0019】初期値レジスタ15は、パワーオンリセッ
ト回路12から出力されるリセット信号22を入力し、
上位からの書き込みによって出力データを変更できる記
憶部である。
ト回路12から出力されるリセット信号22を入力し、
上位からの書き込みによって出力データを変更できる記
憶部である。
【0020】初期値ラッチ回路16は、出力データを入
力しHWリセット信号21のアサート時に入力データを
出力する。
力しHWリセット信号21のアサート時に入力データを
出力する。
【0021】初期値データ格納装置17は、電源OFF
の状態でも初期値データの保存が可能で、かつ初期値変
更フラグを持ち合わせた記憶装置である。
の状態でも初期値データの保存が可能で、かつ初期値変
更フラグを持ち合わせた記憶装置である。
【0022】図3は、初期値データ格納装置17へ格納
される信号の構成例を示している。図3において、初期
値データ格納装置17へ格納される信号は、強制初期値
変更フラグ171と、初期値データ格納領域172とに
より構成される。
される信号の構成例を示している。図3において、初期
値データ格納装置17へ格納される信号は、強制初期値
変更フラグ171と、初期値データ格納領域172とに
より構成される。
【0023】次に、本発明の実施形態である初期値設定
変更装置の動作例を図4のフローチャートに基づいて説
明する。
変更装置の動作例を図4のフローチャートに基づいて説
明する。
【0024】ステップS1において、ユーザによりコン
ピュータ回路システムの電源が投入されると、パワーオ
ンリセット回路12からリセット制御レジスタ13およ
び初期値レジスタ15のそれぞれにリセット信号22を
出力する。このリセット信号22を入力した初期値レジ
スタ15は、ハードウェアにて決められた初期データを
出力し、初期値ラッチ回路16に入力する。これと同時
にリセット信号22を入力したリセット制御レジスタ1
3は、HWリセット回路14に対しHWリセット命令を
出力する。
ピュータ回路システムの電源が投入されると、パワーオ
ンリセット回路12からリセット制御レジスタ13およ
び初期値レジスタ15のそれぞれにリセット信号22を
出力する。このリセット信号22を入力した初期値レジ
スタ15は、ハードウェアにて決められた初期データを
出力し、初期値ラッチ回路16に入力する。これと同時
にリセット信号22を入力したリセット制御レジスタ1
3は、HWリセット回路14に対しHWリセット命令を
出力する。
【0025】ステップS2において、HWリセット命令
が入力されたHWリセット回路14は、HWリセット信
号21をCPU10と、コンピュータ回路中の各種回路
11a、11bと、初期値ラッチ回路16とに出力す
る。このHWリセット命令を入力した初期値ラッチ回路
16は、初期値レジスタ15から入力されたデータをH
Wリセットのアサート時に出力する。CPU10と、コ
ンピュータ回路システム中の各種回路11a、11b
は、この初期値ラッチ回路16から出力された初期値デ
ータを入力し、HWリセット信号21がディアサートさ
れた後に入力する。
が入力されたHWリセット回路14は、HWリセット信
号21をCPU10と、コンピュータ回路中の各種回路
11a、11bと、初期値ラッチ回路16とに出力す
る。このHWリセット命令を入力した初期値ラッチ回路
16は、初期値レジスタ15から入力されたデータをH
Wリセットのアサート時に出力する。CPU10と、コ
ンピュータ回路システム中の各種回路11a、11b
は、この初期値ラッチ回路16から出力された初期値デ
ータを入力し、HWリセット信号21がディアサートさ
れた後に入力する。
【0026】ステップS3において、初期値データ格納
装置17より強制初期値変更フラグ171を読み込み、
また、リセット制御レジスタ13より初期値データ変更
済みフラグ132を読み込み、強制初期値変更フラグ1
71が立っていて初期値データ変更済みフラグ132が
立っていない場合はステップS4へ、また、リセット制
御レジスタ13より強制初期値変更フラグ131を読み
込み、このフラグ強制初期値変更131が立っているな
らステップS4へ、上記以外ならステップS6へ処理を
移行する。
装置17より強制初期値変更フラグ171を読み込み、
また、リセット制御レジスタ13より初期値データ変更
済みフラグ132を読み込み、強制初期値変更フラグ1
71が立っていて初期値データ変更済みフラグ132が
立っていない場合はステップS4へ、また、リセット制
御レジスタ13より強制初期値変更フラグ131を読み
込み、このフラグ強制初期値変更131が立っているな
らステップS4へ、上記以外ならステップS6へ処理を
移行する。
【0027】なお、パワーオンリセット直後は、初期値
データ変更済みフラグ132および強制初期値変更フラ
グ131、171は立っていない状態である。
データ変更済みフラグ132および強制初期値変更フラ
グ131、171は立っていない状態である。
【0028】次に、初期値の変更が必要であった場合の
処理について説明する。ステップS4において、初期値
データ格納装置17の初期値データ格納領域よりデータ
を読み込み、初期値レジスタ15へ書き込みを行う。こ
れと同時に、初期値レジスタ15のデータは、初期値ラ
ッチ回路16へ出力される。この処理の後、リセット制
御レジスタ13の初期値データ変更済みフラグ132を
設定し、また強制初期値変更フラグ131をクリアす
る。
処理について説明する。ステップS4において、初期値
データ格納装置17の初期値データ格納領域よりデータ
を読み込み、初期値レジスタ15へ書き込みを行う。こ
れと同時に、初期値レジスタ15のデータは、初期値ラ
ッチ回路16へ出力される。この処理の後、リセット制
御レジスタ13の初期値データ変更済みフラグ132を
設定し、また強制初期値変更フラグ131をクリアす
る。
【0029】ステップS5において、リセット制御レジ
スタ13に対し、HWリセット命令を書き込みステップ
S2の処理へ移行する。
スタ13に対し、HWリセット命令を書き込みステップ
S2の処理へ移行する。
【0030】次に、初期値の変更が必要でない場合、ま
たは初期値データの変更が終わった後の処理について説
明する。
たは初期値データの変更が終わった後の処理について説
明する。
【0031】ステップS6において、通常の処理コンピ
ュータの初期化およびコンピュータテストルーチンを実
施する。
ュータの初期化およびコンピュータテストルーチンを実
施する。
【0032】ステップS7において、初期値データの変
更が必要であるとユーザより入力された場合、ステップ
S8の処理へ移行する。これ以外は、初期値変更の処理
を終了する。
更が必要であるとユーザより入力された場合、ステップ
S8の処理へ移行する。これ以外は、初期値変更の処理
を終了する。
【0033】ステップS8において、コンピュータ利用
者からの初期値データの入力を要求し、初期値データ格
納装置17へ書き込む。これと同時に、初期値データが
ハードウェア初期値と同一か否かを比較し、同一である
なら初期値データ格納装置17の強制初期値変更フラグ
171をクリアし、同一でないなら初期値データ格納装
置17の強制初期値変更フラグ171を立てる。
者からの初期値データの入力を要求し、初期値データ格
納装置17へ書き込む。これと同時に、初期値データが
ハードウェア初期値と同一か否かを比較し、同一である
なら初期値データ格納装置17の強制初期値変更フラグ
171をクリアし、同一でないなら初期値データ格納装
置17の強制初期値変更フラグ171を立てる。
【0034】ステップS9において、コンピュータ利用
者に対し、即時データ変更が必要か否かを要求し、必要
でないなら初期化処理を終了する。必要であるならステ
ップS10の処理へ移行する。
者に対し、即時データ変更が必要か否かを要求し、必要
でないなら初期化処理を終了する。必要であるならステ
ップS10の処理へ移行する。
【0035】ステップS10において、リセット制御レ
ジスタ13の初期値データ変更済みフラグ132をクリ
アし、さらに、強制初期値変更フラグ131を立てた後
に、ステップS5の処理へ移行することで、HWリセッ
ト133を発行して初期値の変更を行う。
ジスタ13の初期値データ変更済みフラグ132をクリ
アし、さらに、強制初期値変更フラグ131を立てた後
に、ステップS5の処理へ移行することで、HWリセッ
ト133を発行して初期値の変更を行う。
【0036】本発明の実施形態によれば、HWリセット
133のタイミングにて外部ピンから初期値を入力する
CPU10や、各種回路11a、11bの初期値設定を
初期値データ格納装置17に保存しておき、ここに格納
された初期値データを電源投入時に、最初に初期値レジ
スタ15から初期値ラッチ回路16を通して接続し、H
Wリセット回路14からの出力を初期値レジスタ15に
は入力せず、他のコンピュータ回路および初期値ラッチ
回路16に入力する。このことにより、ソフトウェアに
てレジスタ設定を行うことができるので、リブート時
(再起動)における初期値データの設定変更を可能にす
る。
133のタイミングにて外部ピンから初期値を入力する
CPU10や、各種回路11a、11bの初期値設定を
初期値データ格納装置17に保存しておき、ここに格納
された初期値データを電源投入時に、最初に初期値レジ
スタ15から初期値ラッチ回路16を通して接続し、H
Wリセット回路14からの出力を初期値レジスタ15に
は入力せず、他のコンピュータ回路および初期値ラッチ
回路16に入力する。このことにより、ソフトウェアに
てレジスタ設定を行うことができるので、リブート時
(再起動)における初期値データの設定変更を可能にす
る。
【0037】尚、上述の実施形態は本発明の好適な実施
の一例である。但し、これに限定されるものではなく、
本発明の要旨を逸脱しない範囲内において種々変形実施
が可能である。
の一例である。但し、これに限定されるものではなく、
本発明の要旨を逸脱しない範囲内において種々変形実施
が可能である。
【0038】
【発明の効果】以上の説明より明かなように、本発明の
実施形態である初期値設定変更装置によれば、コンピュ
ータ回路システムのCPUと、各種回路のハードウェア
による初期設定値を初期値データ格納装置に保存し、こ
のデータにてハードウェアで設定する初期値を初期値レ
ジスタ、初期値ラッチ回路を通して接続する。このこと
により、ハードウェアの設定変更をディップスイッチ等
のハードウェア手段を用いることなく変更可能となり、
設定変更ミスといった初歩的なミスによる動作異常を防
ぐことができ、さらに、システム動作後にシステムを一
旦停止させ、筐体を開けて設定変更を行う必要がなく、
設定変更の効率を向上させると共に、設定変更時におけ
るユーザの負担を軽減することができる。
実施形態である初期値設定変更装置によれば、コンピュ
ータ回路システムのCPUと、各種回路のハードウェア
による初期設定値を初期値データ格納装置に保存し、こ
のデータにてハードウェアで設定する初期値を初期値レ
ジスタ、初期値ラッチ回路を通して接続する。このこと
により、ハードウェアの設定変更をディップスイッチ等
のハードウェア手段を用いることなく変更可能となり、
設定変更ミスといった初歩的なミスによる動作異常を防
ぐことができ、さらに、システム動作後にシステムを一
旦停止させ、筐体を開けて設定変更を行う必要がなく、
設定変更の効率を向上させると共に、設定変更時におけ
るユーザの負担を軽減することができる。
【図1】本発明の実施形態である初期値設定変更装置の
構成を示すブロック図である。
構成を示すブロック図である。
【図2】本発明の実施形態におけるリセット制御レジス
タの記憶領域の構成例を示す図である。
タの記憶領域の構成例を示す図である。
【図3】本発明の実施形態における初期値データ格納装
置の記憶領域の構成例を示す図である。
置の記憶領域の構成例を示す図である。
【図4】本発明の実施形態である初期値設定変更装置の
動作例を示すフローチャートである。
動作例を示すフローチャートである。
10 CPU 11a、11b 各種回路 12 パワーオンリセット回路 13 リセット制御レジスタ 14 HWリセット回路 15 初期値レジスタ 16 初期値ラッチ回路 17 初期値データ格納装置 21 HWリセット信号 22 リセット信号 131 強制初期値変更フラグ 132 初期値データ変更済みフラグ 133 HWリセット 171 強制初期値変更フラグ 172 初期値データ格納領域
Claims (6)
- 【請求項1】 CPUと、各種回路と、パワーオンリセ
ット回路と、リセット制御レジスタと、ハードウェアリ
セット回路と、初期値レジスタと、初期値ラッチ回路
と、初期値データ格納装置とを備えて構成されたコンピ
ュータ回路システムに適用される初期値設定変更装置で
あって、 前記初期値データ格納装置は、前記各種回路の初期設定
値を格納し、 前記CPUは、前記ハードウェアリセット回路からの信
号を受けて外部から初期値を入力し、 前記初期値データ格納装置に格納されたデータを電源投
入時の最初に前記初期値レジスタから前記初期値ラッチ
回路を通して接続し、前記ハードウェアリセット回路か
らの出力を前記初期値レジスタには入力せず、他のコン
ピュータ回路および、前記初期値ラッチ回路に入力し、
ソフトウェアにてレジスタ設定を行うことで初期値デー
タの設定値変更を行うことを特徴とする初期値設定変更
装置。 - 【請求項2】 各種回路の初期設定値を格納しておく初
期値データ格納装置と、 電源投入時にリセット信号を出力するパワーオンリセッ
ト回路と、 前記パワーオンリセット回路から出力される前記リセッ
ト信号を入力し、上位からの書き込みによって出力デー
タを変更できる記憶部の初期値レジスタと、 前記リセット信号を入力しハードウェアリセット命令を
出力するリセット制御レジスタと、 前記リセット制御レジスタからの前記ハードウェアリセ
ット命令を入力して、ハードウェアリセット信号を出力
するハードウェアリセット回路と、 前記出力データを入力して前記ハードウェアリセット信
号のアサート時に入力データを出力する初期値ラッチ回
路と、 前記ハードウェアリセット信号を受けて外部から初期値
を入力するCPUと、 を有して構成され上位からの書き込みによって出力デー
タを可変することを特徴とする初期値設定変更装置。 - 【請求項3】 電源投入時に前記初期値レジスタから前
記初期値ラッチ回路を通して接続し、前記ハードウェア
リセット回路からの前記ハードウェアリセット信号を前
記初期値レジスタには入力せず、他のコンピュータ回路
および前記初期値ラッチ回路に入力し、ソフトウェアに
てレジスタ設定を行うことで初期値データの設定値変更
を行うことを特徴とする請求項2記載の初期値設定変更
装置。 - 【請求項4】 前記リセット制御レジスタの信号は、強
制初期値変更フラグと、初期値データ変更済みフラグ
と、ハードウェアリセットと、を有して構成されること
を特徴とする請求項2または3に記載の初期値設定変更
装置。 - 【請求項5】 前記初期値データ格納装置へ格納される
信号は、強制初期値変更フラグと、初期値データ格納領
域と、を有して構成されることを特徴とする請求項2か
ら4のいずれか1項に記載の初期値設定変更装置。 - 【請求項6】 前記リセット制御レジスタは、前記リセ
ット信号を入力し、この入力信号または前記初期値レジ
スタへの書き込みによってハードウェアリセット命令を
出力する機能と、初期値データ変更済みフラグと強制初
期値変更フラグとを有することを特徴とする請求項2か
ら5のいずれか1項に記載の初期値設定変更装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35472498A JP3405239B2 (ja) | 1998-12-14 | 1998-12-14 | 初期値設定変更装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35472498A JP3405239B2 (ja) | 1998-12-14 | 1998-12-14 | 初期値設定変更装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000181579A true JP2000181579A (ja) | 2000-06-30 |
JP3405239B2 JP3405239B2 (ja) | 2003-05-12 |
Family
ID=18439486
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35472498A Expired - Fee Related JP3405239B2 (ja) | 1998-12-14 | 1998-12-14 | 初期値設定変更装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3405239B2 (ja) |
-
1998
- 1998-12-14 JP JP35472498A patent/JP3405239B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3405239B2 (ja) | 2003-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100198382B1 (ko) | 멀티-부팅 기능을 갖는 컴퓨터 장치 | |
US7234050B2 (en) | Techniques for initializing a device on an expansion card | |
KR100280637B1 (ko) | 고정된플래시롬의데이터갱신이가능한컴퓨터시스템및그제어방법 | |
JPH1153295A (ja) | Pciブリッジ | |
US5732281A (en) | Programmable power management circuit for a power supply in a computer system | |
US20070250740A1 (en) | System and method for conducting BIST operations | |
US6393558B1 (en) | Peripheral component interconnect (PCI) card for selectively processing a PCI bus reset signal and method for resetting the PCI card | |
JP3514651B2 (ja) | リブート制御装置 | |
JP3198997B2 (ja) | マイクロコンピュータ及びそのバーンインテスト方法 | |
JP2000181579A (ja) | 初期値設定変更装置 | |
JP4083474B2 (ja) | メモリ装置の制御方法およびそのプログラムならびに記録媒体 | |
KR20000008628A (ko) | 컴퓨터 시스템의 부팅음악 출력방법 | |
JP2001092686A (ja) | 半導体装置 | |
JPH0756847A (ja) | ポータブルコンピュータ | |
WO2000062162A2 (en) | Method and system for updating user memory in emulator systems | |
JPH11328089A (ja) | Pciバスインタフェース用デバイスにおけるid情報書き込み回路 | |
KR20020096661A (ko) | 컴퓨터시스템 및 컴퓨터시스템의 부팅제어방법 | |
JP3912447B2 (ja) | メモリシステムおよび外部不揮発メモリの使用方法 | |
JP2002041437A (ja) | ハードディスクドライブ切換装置 | |
JP3066063U (ja) | 回復能力を有するフラッシュメモリ | |
JP3481666B2 (ja) | プロセッサのメモリアクセス制御方法及び装置 | |
KR20020067144A (ko) | 컴퓨터 시스템의 리셋 확인 장치 및 그의 리셋 확인 방법 | |
JP2000020498A (ja) | マイクロコンピュータおよびその復帰方法 | |
KR100467514B1 (ko) | 바이오스이미지를라이트하는방법 | |
JPH1083384A (ja) | マイクロコンピュータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030204 |
|
LAPS | Cancellation because of no payment of annual fees |