JPS6363068B2 - - Google Patents
Info
- Publication number
- JPS6363068B2 JPS6363068B2 JP55187853A JP18785380A JPS6363068B2 JP S6363068 B2 JPS6363068 B2 JP S6363068B2 JP 55187853 A JP55187853 A JP 55187853A JP 18785380 A JP18785380 A JP 18785380A JP S6363068 B2 JPS6363068 B2 JP S6363068B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- series
- test
- information
- connection terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012360 testing method Methods 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 3
- 238000010998 test method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 1
- 230000008521 reorganization Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/54—Testing for continuity
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/52—Testing for short-circuits, leakage current or ground faults
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/58—Testing of lines, cables or conductors
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
【発明の詳細な説明】
本発明は自動布線導通試験装置に係り、特に電
話交換機、電子計算機の架台に配列されたプリン
ト板間の結線の試験方式に関する。
話交換機、電子計算機の架台に配列されたプリン
ト板間の結線の試験方式に関する。
従来、電話交換機、電子計算機の架台に配列さ
れたプリント板接続端子間の布線を試験する場
合、例えば第１図にあるような布線が正しいかど
うかをエラーリストを比較してチエツクしてい
た。ところが、第１図の破線で示された電源層又
はアース層による接続は直接布線されることなく
多くはアース専用ボートないしは電源専用ボート
にプリント板の接続端子がさし込まれるようにな
つている。よつて、第１図の実線で示す如く、プ
リント板表面の信号パターンの布線情報のみを試
験情報として入力した場合には、ａ−ｄ、ｂ−ｇ
−ｈ、ｑ−ｊ−ｋ、ｓ−ｌ−ｉの接続端子のみが
布線対象となる。従つて、実際には、電源層（ま
たはアース層）において、ｅ−ｄ−ｃ−ｂ−ｆ−
ｍ−ｎ−ｏ−ｐの各端子の接続が存在しているた
め、例えば、ａ−ｄ−ｅ間の接続が存在するにも
かかわらず、この接続は入力情報にはないため余
剰布線としてエラーとなる。
れたプリント板接続端子間の布線を試験する場
合、例えば第１図にあるような布線が正しいかど
うかをエラーリストを比較してチエツクしてい
た。ところが、第１図の破線で示された電源層又
はアース層による接続は直接布線されることなく
多くはアース専用ボートないしは電源専用ボート
にプリント板の接続端子がさし込まれるようにな
つている。よつて、第１図の実線で示す如く、プ
リント板表面の信号パターンの布線情報のみを試
験情報として入力した場合には、ａ−ｄ、ｂ−ｇ
−ｈ、ｑ−ｊ−ｋ、ｓ−ｌ−ｉの接続端子のみが
布線対象となる。従つて、実際には、電源層（ま
たはアース層）において、ｅ−ｄ−ｃ−ｂ−ｆ−
ｍ−ｎ−ｏ−ｐの各端子の接続が存在しているた
め、例えば、ａ−ｄ−ｅ間の接続が存在するにも
かかわらず、この接続は入力情報にはないため余
剰布線としてエラーとなる。
従来は、エラーリストを参照して、エラー解析
者が、電源層、アース層の接続情報を考慮しなが
ら、ａ−ｄ−ｅ間の接続はエラーでないことを判
断していた。このため、エラーリストをそのまま
採用することはできず、エラー解析に多大の時間
を要していた。
者が、電源層、アース層の接続情報を考慮しなが
ら、ａ−ｄ−ｅ間の接続はエラーでないことを判
断していた。このため、エラーリストをそのまま
採用することはできず、エラー解析に多大の時間
を要していた。
本発明の目的は電算機のメモリに布線情報、電
源接続や接地接続を含む接続端子情報を記憶さ
せ、これらのデータから布線試験系列を作成しこ
の試験系列と実際の結線とを比較することによ
り、試験結果のエラー解析をわざわざ実行するこ
となく試験結果により即布線結果の合否判断がで
きる自動布線導通試験方式を提供することを目的
とする。
源接続や接地接続を含む接続端子情報を記憶さ
せ、これらのデータから布線試験系列を作成しこ
の試験系列と実際の結線とを比較することによ
り、試験結果のエラー解析をわざわざ実行するこ
となく試験結果により即布線結果の合否判断がで
きる自動布線導通試験方式を提供することを目的
とする。
上記目的を達成するために本発明は、回路基板
間の布線の導通試験をする方式において、布線情
報及び接続端子情報を記憶するメモリと、該布線
情報及び該接続端子情報から布線試験系列を作成
する処理部と、該布線試験系列と被試験装置とを
比較対照して布線が正しいか否かを判断する布線
試験機とからなり、前記処理部において前記接続
端子情報のうち接続される信号種別毎に系列化
し、それぞれ一布線試験系列として出力するよう
にしたものである。
間の布線の導通試験をする方式において、布線情
報及び接続端子情報を記憶するメモリと、該布線
情報及び該接続端子情報から布線試験系列を作成
する処理部と、該布線試験系列と被試験装置とを
比較対照して布線が正しいか否かを判断する布線
試験機とからなり、前記処理部において前記接続
端子情報のうち接続される信号種別毎に系列化
し、それぞれ一布線試験系列として出力するよう
にしたものである。
本発明の具体的実施例について第２図Ａ，Ｂと
ともに説明する。
ともに説明する。
第２図のＡにおいて、まず回路間を布線すべき
情報１と接続端子に関する情報２を計算機へ入力
する。この接続端子情報のうち電源又は接地接続
するものについては相応の記号を付しておく。こ
れらの情報は、計算機内のメモリ３に入れられ、
接続端子情報のうち例えば電源又は接地接続する
ものについては、電源系列又は接地系列として分
類されて記憶される。次に処理装置４において、
電源系列、接地系列を除いた布線試験系列は、布
線情報１よりそのまま整理されて処理装置４から
布線試験フアイル５へ出力される。電源系列、接
地系列については処理装置４において電源及び接
地接続端子情報により、新たに、別の布線系列が
作成されて布線試験フアイル５へ出力される。こ
のようにして布線試験フアイル５には正しい布線
接続情報がフアイルされている。布線試験機６で
は布線試験フアイル５より各布線試験系列を読
み、被試験金物上のいずれかのピンに電圧をかけ
て、前記布線系列内の他のピンに同電圧が現われ
るか否かをチエツクするのである。このように構
成された本実施例を使用した試験の１つの例を説
明する。まず回路上の正しいデータとしては、第
１図のような布線であるとする。よつて布線情報
１としてはａ−ｄ、ｂ−ｇ−ｈ、ｑ−ｊ−ｋ、ｉ
−ｌ−ｓの接続が入力カードにより処理装置４へ
入れられる。一方、接続端子情報２としてはａ〜
ｔの情報が入力され、そのうち例えば接地接続の
ものについては、Ｅの記号で分類されて入力カー
ドにより処理装置４へ入れられる。これらの情報
は一度メモリ３に蓄えられるが、処理装置４によ
り正しい布線試験系列として再編成されて、布線
試験フアイル５へ記録される。この場合、電源層
（またはアース層）と接続されていない布線とし
て、ｑ−ｊ−ｋ、ｓ−ｌ−ｉの端子間の布線が存
在するため、この布線情報はそのまま正しい布線
系列として記憶される。ところが、布線情報ａ−
ｄ、ｂ−ｇ−ｈについては、端子ｄが電源層と接
続されているため新たにａ−ｄ−ｅ−ｃ−ｂ−ｆ
−ｍ−ｎ−ｏ−ｐの布線系列と、ｈ−ｇ−ｂ−ｃ
−ｄ−ｅ−ｆ−ｍ−ｎ−ｏ−ｐの布線系列とが存
在することになるが、予め入力された２つの布線
情報ａ−ｄ、ｂ−ｇ−ｈも結局、電源層を介して
接続されていることになる。従つて、再編成によ
り、上記の２つの布線系列を統合して、新たに一
つの布線系列ａ−ｄ−ｂ−ｇ−ｈ−ｃ−ｅ−ｆ−
ｍ−ｎ−ｏ−ｐを作成し、記憶する。布線試験機
６では、布線試験フアイル５から各布線試験系列
を読み、被試験機のいずれかの接続端子に電圧を
かけて、その系列の他の接続端子に同電圧が現わ
れるか否かを判断する。例えば、第２図Ｂの布線
試験対象とプリント板７の場合、ｑ−ｊ−ｋにつ
いては第１図の布線と一致するため合格である
が、ｉ−ｌ−ｔ、ｇ−ｈについては正しくはｉ−
ｌ−ｓ、ｂ−ｇ−ｈでありエラーである。従つ
て、ｉまたは、ｌに電圧を印加したばあいｓに電
圧が表れず、またｓに電圧を印加したばあいｉ、
ｌそれぞれに電圧が表れず、エラーが表示され
る。
情報１と接続端子に関する情報２を計算機へ入力
する。この接続端子情報のうち電源又は接地接続
するものについては相応の記号を付しておく。こ
れらの情報は、計算機内のメモリ３に入れられ、
接続端子情報のうち例えば電源又は接地接続する
ものについては、電源系列又は接地系列として分
類されて記憶される。次に処理装置４において、
電源系列、接地系列を除いた布線試験系列は、布
線情報１よりそのまま整理されて処理装置４から
布線試験フアイル５へ出力される。電源系列、接
地系列については処理装置４において電源及び接
地接続端子情報により、新たに、別の布線系列が
作成されて布線試験フアイル５へ出力される。こ
のようにして布線試験フアイル５には正しい布線
接続情報がフアイルされている。布線試験機６で
は布線試験フアイル５より各布線試験系列を読
み、被試験金物上のいずれかのピンに電圧をかけ
て、前記布線系列内の他のピンに同電圧が現われ
るか否かをチエツクするのである。このように構
成された本実施例を使用した試験の１つの例を説
明する。まず回路上の正しいデータとしては、第
１図のような布線であるとする。よつて布線情報
１としてはａ−ｄ、ｂ−ｇ−ｈ、ｑ−ｊ−ｋ、ｉ
−ｌ−ｓの接続が入力カードにより処理装置４へ
入れられる。一方、接続端子情報２としてはａ〜
ｔの情報が入力され、そのうち例えば接地接続の
ものについては、Ｅの記号で分類されて入力カー
ドにより処理装置４へ入れられる。これらの情報
は一度メモリ３に蓄えられるが、処理装置４によ
り正しい布線試験系列として再編成されて、布線
試験フアイル５へ記録される。この場合、電源層
（またはアース層）と接続されていない布線とし
て、ｑ−ｊ−ｋ、ｓ−ｌ−ｉの端子間の布線が存
在するため、この布線情報はそのまま正しい布線
系列として記憶される。ところが、布線情報ａ−
ｄ、ｂ−ｇ−ｈについては、端子ｄが電源層と接
続されているため新たにａ−ｄ−ｅ−ｃ−ｂ−ｆ
−ｍ−ｎ−ｏ−ｐの布線系列と、ｈ−ｇ−ｂ−ｃ
−ｄ−ｅ−ｆ−ｍ−ｎ−ｏ−ｐの布線系列とが存
在することになるが、予め入力された２つの布線
情報ａ−ｄ、ｂ−ｇ−ｈも結局、電源層を介して
接続されていることになる。従つて、再編成によ
り、上記の２つの布線系列を統合して、新たに一
つの布線系列ａ−ｄ−ｂ−ｇ−ｈ−ｃ−ｅ−ｆ−
ｍ−ｎ−ｏ−ｐを作成し、記憶する。布線試験機
６では、布線試験フアイル５から各布線試験系列
を読み、被試験機のいずれかの接続端子に電圧を
かけて、その系列の他の接続端子に同電圧が現わ
れるか否かを判断する。例えば、第２図Ｂの布線
試験対象とプリント板７の場合、ｑ−ｊ−ｋにつ
いては第１図の布線と一致するため合格である
が、ｉ−ｌ−ｔ、ｇ−ｈについては正しくはｉ−
ｌ−ｓ、ｂ−ｇ−ｈでありエラーである。従つ
て、ｉまたは、ｌに電圧を印加したばあいｓに電
圧が表れず、またｓに電圧を印加したばあいｉ、
ｌそれぞれに電圧が表れず、エラーが表示され
る。
ａ−ｄ−ｂ−ｇ−ｈ−ｃ−ｅ−ｆ−ｍ−ｎ−ｏ
−ｐの系列は、ｇまたはｈに電圧を印加したばあ
いｇ、ｈ以外の上記の端子に電圧が表れず、ま
た、ｇ、ｈ以外の上記端子に電圧を印加したばあ
いもｇ、ｈに電圧が表れないため、エラーが表示
される。これらはエラーリスト８上に表示され
る。
−ｐの系列は、ｇまたはｈに電圧を印加したばあ
いｇ、ｈ以外の上記の端子に電圧が表れず、ま
た、ｇ、ｈ以外の上記端子に電圧を印加したばあ
いもｇ、ｈに電圧が表れないため、エラーが表示
される。これらはエラーリスト８上に表示され
る。
本実施例は、電源又は接地線について説明した
がこれに限られるものではなく他の信号線であつ
てもかまわない。
がこれに限られるものではなく他の信号線であつ
てもかまわない。
上述の如く本発明は布線情報、接続端子情報を
記憶させ、これらのデータから布線試験系列を作
成し特に接続端子情報のうち例えば電源又は接地
接続するものについては電源系列又は接地系列と
してそれぞれ一布線試験系列として出力するよう
にし、これら試験系列と被試験装置とを比較対照
して布線が正しいか否かを判断するようにしたこ
とにより試験結果のエラー解析を実施しないで即
布線結果の合否判断ができ、また人手による試験
解析を減少せしめ、試験時間の大巾な短縮が図ら
れる等優れた効果がある。
記憶させ、これらのデータから布線試験系列を作
成し特に接続端子情報のうち例えば電源又は接地
接続するものについては電源系列又は接地系列と
してそれぞれ一布線試験系列として出力するよう
にし、これら試験系列と被試験装置とを比較対照
して布線が正しいか否かを判断するようにしたこ
とにより試験結果のエラー解析を実施しないで即
布線結果の合否判断ができ、また人手による試験
解析を減少せしめ、試験時間の大巾な短縮が図ら
れる等優れた効果がある。
第１図は、布線の正しいデータを示す図、第２
図Ａ，Ｂは本発明の自動布線導通試験方式の一実
施例の説明図である。 １……布線情報、２……接続端子情報、３……
メモリ、４……処理装置、５……布線試験フアイ
ル、６……布線試験機、７……被試験装置、８…
…エラーリスト。
図Ａ，Ｂは本発明の自動布線導通試験方式の一実
施例の説明図である。 １……布線情報、２……接続端子情報、３……
メモリ、４……処理装置、５……布線試験フアイ
ル、６……布線試験機、７……被試験装置、８…
…エラーリスト。
Claims (1)
- １ 回路基板間の布線を導通試験する方式におい
て、布線情報及び接続端子情報を記憶するメモリ
と、該布線情報及び該接続端子情報から布線試験
系列を作成する処理部と、該布線試験系列と被試
験装置とを比較対照して該被試験装置の布線が正
しいか否かを判断する布線試験機とからなり、前
記処理部において、前記接続端子情報のうち接続
される信号種別により系列化して、それぞれ一布
線試験系列を作成するようにしたことを特徴とす
る自動布線導通試験方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55187853A JPS57111466A (en) | 1980-12-29 | 1980-12-29 | Automatic wiring continuity test system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55187853A JPS57111466A (en) | 1980-12-29 | 1980-12-29 | Automatic wiring continuity test system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57111466A JPS57111466A (en) | 1982-07-10 |
| JPS6363068B2 true JPS6363068B2 (ja) | 1988-12-06 |
Family
ID=16213356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55187853A Granted JPS57111466A (en) | 1980-12-29 | 1980-12-29 | Automatic wiring continuity test system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57111466A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4620282A (en) * | 1984-02-03 | 1986-10-28 | Shelley Marlin C | System and method for documenting and checking cable interconnections |
| JPH0616062B2 (ja) * | 1984-06-07 | 1994-03-02 | 日本電気株式会社 | 回路接続照合装置 |
| CN108896862A (zh) * | 2018-06-29 | 2018-11-27 | 国网江苏省电力有限公司连云港供电分公司 | 一种电工接线技能考核的电子评判系统及方法 |
-
1980
- 1980-12-29 JP JP55187853A patent/JPS57111466A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57111466A (en) | 1982-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE60100754T2 (de) | System und verfahren zum testen von signalverbindungen unter verwendung einer eingebauten selbsttestfunktion | |
| US4228537A (en) | Method of and apparatus for automatic fault diagnosis of electrical circuits employing on-line simulation of faults in such circuits during diagnosis | |
| US4192451A (en) | Digital diagnostic system employing signature analysis | |
| US5436554A (en) | Computer controlled cable tester | |
| US4763066A (en) | Automatic test equipment for integrated circuits | |
| EP0008380A1 (en) | Electronic circuit assembly for testing module interconnections | |
| KR20010031733A (ko) | 기록 및 판독 가능한 집적 회로의 버스 터미널을테스트하기 위한 방법 | |
| JPS5965360A (ja) | マイクロプロセツサ−システムのテスト方法および装置 | |
| US3649910A (en) | Method and apparatus for generating diagnostic information | |
| JPS6363068B2 (ja) | ||
| US4703482A (en) | Universal apparatus for detecting faults in microprocessor systems | |
| US5414639A (en) | Automatic testing method and testing apparatus for devices | |
| US4091325A (en) | Verification technique for checking wrapped wire electronic boards | |
| JP2837703B2 (ja) | 故障診断装置 | |
| JPH0257676B2 (ja) | ||
| JPS6126243A (ja) | Ｌｓｉア−トワ−クデ−タの回路接続照合出力装置 | |
| JPS6039186B2 (ja) | 半導体素子 | |
| JPS6014377B2 (ja) | 論理装置の試験方式 | |
| JPH04355383A (ja) | 半導体集積回路 | |
| JPS63201575A (ja) | プリント基板搭載回路試験方法 | |
| JPS60206082A (ja) | プリント回路基板 | |
| JPS6228678A (ja) | 半導体集積回路の試験装置 | |
| JPS6320543A (ja) | 論理シミユレ−シヨン方式 | |
| DE19937575A1 (de) | Hauptleiterplatte | |
| JPH0593764A (ja) | 論理回路の検査装置 |