JPS6014377B2 - 論理装置の試験方式 - Google Patents
論理装置の試験方式Info
- Publication number
- JPS6014377B2 JPS6014377B2 JP54064642A JP6464279A JPS6014377B2 JP S6014377 B2 JPS6014377 B2 JP S6014377B2 JP 54064642 A JP54064642 A JP 54064642A JP 6464279 A JP6464279 A JP 6464279A JP S6014377 B2 JPS6014377 B2 JP S6014377B2
- Authority
- JP
- Japan
- Prior art keywords
- logic
- logic device
- circuit unit
- test
- printed board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】
本発明は論理装置の試験方式に関し、その試験に要する
コスト、及び時間を削減するとともに試験率を向上する
ことを目的とするものである。
コスト、及び時間を削減するとともに試験率を向上する
ことを目的とするものである。
以下、論理装置としてプリント板ユニット、論理回路単
位として大規模集積回路素子（瓜１と略す）を例にとり
説明を加えるが、本発明はこれに限られることなく、論
理装置として多数のプリント板ユニットからなる装置を
、論理回路単位としてプリント板ユニットを相当させて
もよい。多数の素子が実装されたプリント板ユニットの
試験は、該プリント板ユニットの入力端子にテストデー
タを与え、それに対する出力端子からの出力を正解値と
比較する方法が従来より広く行なわれている。しかし近
年、実装される素子に高集積度のＬＳＩが含まれるよう
になり、その各ＬＳＩ単位の入出力応答をシミュレート
してテストデータを作成すること自身が非常に困難とな
ってきている。従ってそのようなＬＳＩを実装したプリ
ント板ユニットの入出力応答をシミュレートすることは
ますます困難となり、上記テストデータの作成（これは
電子計算機により被試験装置をシミュレートして作成す
る）に多大の時間と労力を要し、しかも被試験装置のと
り得るあらゆる状態をすべて試験すること、即ち試験率
１００％を達成することは現実的に不可能に近い。例え
ばいわゆるワンボードコンピュー夕と称される如きマイ
クロコンピュータＬＳＩ及びその周辺ＬＳＩを実装した
プリント板ユニットの試験は、テストデータの作成に大
型電子計算機を数十〜数百時間使用したとしても得られ
る試験率は高々７０％乃至８０％程度であるといわれて
いる。タ 本発明はこのように集積度の高い、従って論
理的に複雑な偽１を実装したプリント板ュニットの試験
を容易にすることを目的としており、そのために、■
プリント板ユニットへのＬＳＩの実装はソケットを利用
するなどして、容易に着脱可能な態様で実装する。
位として大規模集積回路素子（瓜１と略す）を例にとり
説明を加えるが、本発明はこれに限られることなく、論
理装置として多数のプリント板ユニットからなる装置を
、論理回路単位としてプリント板ユニットを相当させて
もよい。多数の素子が実装されたプリント板ユニットの
試験は、該プリント板ユニットの入力端子にテストデー
タを与え、それに対する出力端子からの出力を正解値と
比較する方法が従来より広く行なわれている。しかし近
年、実装される素子に高集積度のＬＳＩが含まれるよう
になり、その各ＬＳＩ単位の入出力応答をシミュレート
してテストデータを作成すること自身が非常に困難とな
ってきている。従ってそのようなＬＳＩを実装したプリ
ント板ユニットの入出力応答をシミュレートすることは
ますます困難となり、上記テストデータの作成（これは
電子計算機により被試験装置をシミュレートして作成す
る）に多大の時間と労力を要し、しかも被試験装置のと
り得るあらゆる状態をすべて試験すること、即ち試験率
１００％を達成することは現実的に不可能に近い。例え
ばいわゆるワンボードコンピュー夕と称される如きマイ
クロコンピュータＬＳＩ及びその周辺ＬＳＩを実装した
プリント板ユニットの試験は、テストデータの作成に大
型電子計算機を数十〜数百時間使用したとしても得られ
る試験率は高々７０％乃至８０％程度であるといわれて
いる。タ 本発明はこのように集積度の高い、従って論
理的に複雑な偽１を実装したプリント板ュニットの試験
を容易にすることを目的としており、そのために、■
プリント板ユニットへのＬＳＩの実装はソケットを利用
するなどして、容易に着脱可能な態様で実装する。
■ ＬＳＩは単体で別にＬＳＩテスタによりシミュレー
ション試験を行なう。■ プリント板ユニットの試験時
には上託りＳＩの代りに試験用のダミー回路を実装して
プリント板ユニット試験機でシミュレーション試験を行
なう。
ション試験を行なう。■ プリント板ユニットの試験時
には上託りＳＩの代りに試験用のダミー回路を実装して
プリント板ユニット試験機でシミュレーション試験を行
なう。
■ この場合のテストデータの作成は、当然ながら上記
ダミー回路を含んだ回路をシミュレートして作成される
。
ダミー回路を含んだ回路をシミュレートして作成される
。
尚、ダミー回路は上記は１よりは非常に集積度が低く、
論理的にも単純なものである。以下図面を参照しつつさ
らに本発明を詳説する。
論理的にも単純なものである。以下図面を参照しつつさ
らに本発明を詳説する。
第１図はプリント板ユニットの試験を概念的に示してお
り、１はプリント板ユニット、２はプリント板ユニット
試験機、３はコネクタ、４は瓜１、５はソケット、６は
ＭＳ１（中規模集積回路）やメモリ素子、７はＳＳ１（
小規模集積回路）、８はその他のディスクリート部品を
含む回路である。従来は各は１、ＭＳ１、ＳＳ１、ディ
スクリート部品、及びプリント基板の夫々を単体で試験
した後、実装・半田付けを行なって、さらに第１図の如
く試験機に接続して、その入出力応答をチェックするこ
とが行なわれている。
り、１はプリント板ユニット、２はプリント板ユニット
試験機、３はコネクタ、４は瓜１、５はソケット、６は
ＭＳ１（中規模集積回路）やメモリ素子、７はＳＳ１（
小規模集積回路）、８はその他のディスクリート部品を
含む回路である。従来は各は１、ＭＳ１、ＳＳ１、ディ
スクリート部品、及びプリント基板の夫々を単体で試験
した後、実装・半田付けを行なって、さらに第１図の如
く試験機に接続して、その入出力応答をチェックするこ
とが行なわれている。
しかし上述の如く特にＬＳＩ４が非常に複雑な機能を有
するようになると、プリント板ユニット１の全体の試験
をコネクタ３を介する入出力信号のみを用いて行なうこ
とは困難となる。そこで本発明では、山１４を除く周辺
回路の正当性のみを試験できれば、プリント板ユニット
１全体の正当性も実用上充分に保証できる（但し、ＢＵ
鴬体の正当性は保証されているとする）との考えに立ち
、周辺回路の試験を行なうに必要かつ充分な機能のみを
持ったダミー回賂４′を作成し、それを本来のＬＳＩ４
の代りに実装してプリント板ユニット１の試験を行なう
ことを特徴としている。ダミー回路４′は入出力端子の
配列は本来のは１４と同一とする必要があるがその内部
回路は第２図の如く簡単なゲート論理もしくは若干のシ
ーケンシャル論理で済ませることができる。
するようになると、プリント板ユニット１の全体の試験
をコネクタ３を介する入出力信号のみを用いて行なうこ
とは困難となる。そこで本発明では、山１４を除く周辺
回路の正当性のみを試験できれば、プリント板ユニット
１全体の正当性も実用上充分に保証できる（但し、ＢＵ
鴬体の正当性は保証されているとする）との考えに立ち
、周辺回路の試験を行なうに必要かつ充分な機能のみを
持ったダミー回賂４′を作成し、それを本来のＬＳＩ４
の代りに実装してプリント板ユニット１の試験を行なう
ことを特徴としている。ダミー回路４′は入出力端子の
配列は本来のは１４と同一とする必要があるがその内部
回路は第２図の如く簡単なゲート論理もしくは若干のシ
ーケンシャル論理で済ませることができる。
本発明の場合、ダミー回路４′を新たに作成する必要が
あるが、それを組込んだ周辺回路のためのテストデータ
は、本来のＬＳＩ４を含んだ回路のためのテストデータ
に比べれば格段に単純化することができ、かつ充分な試
験率を得ることが可能となる。従って全体的にみたコス
ト、時間、試験率は従来方式よりもはるかに有利となる
。
あるが、それを組込んだ周辺回路のためのテストデータ
は、本来のＬＳＩ４を含んだ回路のためのテストデータ
に比べれば格段に単純化することができ、かつ充分な試
験率を得ることが可能となる。従って全体的にみたコス
ト、時間、試験率は従来方式よりもはるかに有利となる
。
第１図は本発明及び従来例におけるプリント板ユニット
の試験を概念的に示す図、第２図は本発明の一実施例を
示す図である。 図中１はプリント板ユニット、２はプリント板ユニット
試験機、３はコネクタ、４はは１、６，７，８は周辺回
路、４′はダミー回路である。 第１図第２図
の試験を概念的に示す図、第２図は本発明の一実施例を
示す図である。 図中１はプリント板ユニット、２はプリント板ユニット
試験機、３はコネクタ、４はは１、６，７，８は周辺回
路、４′はダミー回路である。 第１図第２図
Claims (1)
- 【特許請求の範囲】 １ 容易に着脱可能な態様で実装された少くとも１つの
論理回路単位と、該論理回路単位と電気的に接続されて
所定の論理動作を行なう周辺論理回路とが実装された論
理装置の試験方式において、上記論理回路単位に対して
はそれ単体でその入出力端子からシミユレーシヨン試験
を行なうとともに、上記論理装置に対しては上記論理回
路単位の代りにダミーの論理回路単位を実装して、該論
理装置の入出力端子からシミユレーシヨン試験を行なう
ことを特徴とする論理装置の試験方式。 ２ 上記論理回路単位が集積回路素子であり、上記論理
装置がプリント板ユニツトであることを特徴とする特許
請求の範囲第１項記載の論理装置の試験方式。 ３ 上記ダミーの論理回路単位が上記集積回路素子と同
一の入出力端子配列を有し、かつ該集積回路素子よも低
集積度の集積回路素子であることを特徴とする特許請求
の範囲第２項記載の論理装置の試験方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54064642A JPS6014377B2 (ja) | 1979-05-25 | 1979-05-25 | 論理装置の試験方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54064642A JPS6014377B2 (ja) | 1979-05-25 | 1979-05-25 | 論理装置の試験方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55157039A JPS55157039A (en) | 1980-12-06 |
| JPS6014377B2 true JPS6014377B2 (ja) | 1985-04-12 |
Family
ID=13264116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54064642A Expired JPS6014377B2 (ja) | 1979-05-25 | 1979-05-25 | 論理装置の試験方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6014377B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4744084A (en) * | 1986-02-27 | 1988-05-10 | Mentor Graphics Corporation | Hardware modeling system and method for simulating portions of electrical circuits |
-
1979
- 1979-05-25 JP JP54064642A patent/JPS6014377B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55157039A (en) | 1980-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4192451A (en) | Digital diagnostic system employing signature analysis | |
| US4590581A (en) | Method and apparatus for modeling systems of complex circuits | |
| JPS60164848A (ja) | モデリング動作の方法 | |
| EP0568132A2 (en) | Test generation by environment emulation | |
| US5633812A (en) | Fault simulation of testing for board circuit failures | |
| US5487074A (en) | Boundary scan testing using clocked signal | |
| CN113157501A (zh) | 一种基于ate测试机的微系统模块ac参数测试方法 | |
| US20050240389A1 (en) | Virtual test environment | |
| US4156132A (en) | Automatic fault injection apparatus and method | |
| US5748644A (en) | Method and apparatus for producing self-diagnostic information from a circuit board | |
| US6536020B2 (en) | Efficient generation of optimum test data | |
| JPS6014377B2 (ja) | 論理装置の試験方式 | |
| US4622652A (en) | Signal identification | |
| JP2837703B2 (ja) | 故障診断装置 | |
| JPS60163143A (ja) | 高インピ−ダンス状態検知方法 | |
| JP2964746B2 (ja) | プリント板回路の自動検証処理方法 | |
| JPH03211481A (ja) | Ｌｓｉテスト回路 | |
| JPS60163142A (ja) | 複雑なデジタルデバイスのモデリング動作方法 | |
| Nagle et al. | Microprocessor testability | |
| JPS6363068B2 (ja) | ||
| JPS6320543A (ja) | 論理シミユレ−シヨン方式 | |
| JP2595029B2 (ja) | 診断容易化回路を有するｌｓｉ | |
| Hsu et al. | Testing and diagnosis of board interconnects in microprocessor-based systems | |
| JPH0714033B2 (ja) | 複合集積回路の検査装置 | |
| JPS6120898B2 (ja) |