JPS60163143A - 高インピ−ダンス状態検知方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、複雑な回路およびシステムの開発・テストに
用いる複雑な大規模集積回路（ＬＳＩ）　または超大規
模集積回路（ＶＬＳＩ）装置の動作のモデリングに関す
る。より詳細にいうと、本発明は、プログラムコントロ
ールによって命令を実行することのできる装置を含む複
雑なディジタル回路およびシステムの論理シミュレーシ
ョンおよび論理テストに関するものであって、本発明に
おいてはＬＳＩまたは■、ＳＩ装置の動作特性もまた正
確にシミュレートされなければならない。特に、本発明
は、特願昭５９−９１１６２に開示されているように、
ハードフェアライブラリ素子を基礎とした論理ノミュレ
ーンヨンモデルの開発に付随する問題の解決手段に関す
るものである。

〔発明の背景〕

装置の論理シミュレーションモデルは、通常動−作状態
にある装置の論理動作およびタイミング動作を正確に模
擬する診断ツールである。このようなモデルの目的は、
その装置を含む演算ディジタルシステムの論理およびタ
イミングの両方ともが正しいことを確かめることである
。論理シミュレーションモデルでは、内部動作および内
部構造は、シミュレートされる実際の装置のそれらと同
様である必要はない。ただ１つの前提条件は、外部から
観察される動作が実際の装置と等しいことである。

従来の論理シミュレーションモデルはソフトウェアで実
現された。これに対して１本発明は、ライブラリ素子を
基礎とした論理ノミュレーションモデルの開発に関する
もので、ライブラリ素子は実際のハードウェア装置であ
り、それはまたハードウェアとソフトウェアの組合せに
よって他のライブラリ素子と相互作用する。

ソフトウェア論理シミュレーゾヨンモデルニハ、２つの
型がある。すなわち構造モデルと動作モデルである。構
造モデルは、装置の実際の内部論理構造を模擬し、それ
により観察できる機能的動作が生じる。動作モデルは、
ただ単に外部の論理動作およびタイミング動作を模擬す
るにすぎない。

複雑な装置のソフトウェアモデルは数多くの欠点をもっ
ている。第１に、それらは、つくるのに比較的費用と時
間が多くかかる。また、正確なモデルを設計するには、
装置の仕様を収集して完全に理解しなければならない。

このことは重大々制約となってきた。なぜなら、装置の
製造者は一投的にこのような詳細を明らかにしたがらな
いからである。さらに、装置のモデリングのために必要
な仕様は、典型的には、装置の普通のユーザに適するも
のよりずっと詳細なものである。

さらに、ソフトウェアシミュレーションモデルは、装置
機能をシミュレートするのに必要な計算量のために、速
度が遅くなる。

典型的には、外部の部品をシミュレートするのに必要な
計算の量は、複雑な装置それ自身をシミュレートするの
に必要な計算の量に較べれば無視できる程のものである
。事実、ソフトウェアシミュレーションモデルは、しば
しば、あまり遅いので実際の使用にたえないことがある
。

ハードウェアをベースにした複合回路シミュレ−ジョン
の開発中に、ハードフェアの検知能力の制約のために、
論理出力値の簡便な検知が妨げられてしまう、というこ
とが発見された。特に、基準素子のある一定の端子での
高インピーダンス状態を検知することは困難であること
がわかった。

〔発明の概要〕

本発明によれば、ディジタル回路システムの動作をシミ
ュレートするだめの装置において、装置出力端での信号
値を検知するだめの方法は、ある出力端子の駆動レベル
を、高インピーダンス源の駆動レベルと比較することを
含んでいる。したがって、各信号端子に接続され、他の
検知抵抗と共通に駆動される抵抗のような、単純な電流
検知回路が信号レベルを識別するのに用いられる。

本発明は添付図面を参照した以下の詳細な説明によって
十分に理解されるでろろう。

〔実施例〕

本発明の理解には、本発明の方法を用いることのでキル
シミュレーションシステムの動作を考えるのが便利であ
る。次に本発明の方法を一例として説明する。

第１図を参照すると、メインバス１６に接続された汎用
中央処理装置（ＣＰＵ）１Ｂを有し、汎用ディジタルコ
ンピュータとして形成され得るシミュレーションシステ
ム１０が示されている。シミュレーションシステム１０
にハ、すらに、メインバス１６に接続された記憶装置２
０．および、入出力装置（Ｉｌｏ）２２が含まれていて
もよい。制御端末装置２４および大容量記憶装置（マス
メモリ）２６は、入出力装置２２を介してメインバス１
６に接続されている。完全にソフトフェアをベースにし
たノミュレー／ヨンでは他にハードクエ７”全必要とし
ないのに対し１本発明においては、第１のシミュレーシ
ョンジグ（ＤＳＪ、）　１２．および、第２のシミュレ
ーションジグ（ＤＳＪ２）　１４の少くとも１方をメイ
ンバス１６に接続することができる。

シミュレーションジグ１２および１４の機能は。

第３図に関連して説明する。

第２図を参照すると、シミュレーションシステム１０の
ソフトフェアの、記憶装置２０のメモリマツプ２８にお
ける編成態様が概略的に示されている。記憶装置２０に
おいて、メモリスペースがコンピュータシステムの制御
プログラム３０のために予約すしている。システムシミ
ュレーションプログラム３２が、記憶装置２０において
オブジェクト・コードとして記憶されている。記憶装置
２０には、さらに、シミュレーションジグ１２および１
４のデスクリプタ３６および３８に対するポインタ３４
も記憶されている。システムシミュレーションプログラ
ム用の作業データ値を含むシミュレータデータベース４
０も記憶装置２０内にオンラインで記憶されている。記
憶装置２０は、また、大容量記憶装置２６からの７ミユ
レーシヨンプログラムによって要求されるようなデータ
を記憶するのにも用いられる。

第３図に示されるように、入カバターンを、入カバター
ンレジスタ５２を介して、ここで基準素子４２と称する
装置に与えるために動作するシミュレーションジグ１２
の動作を考える。（大部分の制御信号線は、不必要な複
雑化を避けるために示されていない。制御機能は、当業
者により現在の記載から実現できるものである。）予め
選択可能な波形、クロック速度および相対的な位相関係
を有する少なくとも１つのクロック信号が、クロック５
６によって、クロックライン５７．５９および６１を介
して、パーソナリティモジュール４６゜入カバターンレ
ジスタ５２、および、出力レジスタ６４に与えられる。

出力レジスタ６４は５高インピーダンスデコーダ６０を
介してその信号を受け、この高インピーダンスデコーダ
６０は回路開放に対して検知動作をする。出力駆動が不
十分であるなら、デコーダ６０は高状態と高インピーダ
ンス状態を識別することができない。パーソナリティモ
ジュール４６は、特注のインタフェース装置でろって、
汎用シミュレーションジグ１２のために、信号レベル整
合および適切なソケットを提供するものである。７ミユ
レーシヨンジグ１２は動作して一組の入力信号を基準素
子４２にクロック５６に同期して与えるが、その入力信
号は入カバターン記憶装置５０に記憶された値を表わし
５その入カバターン記憶装置５０は上記−組の定義され
た入力信号パターン全部を論理シーケンスで含んでいる
。入カバターン記憶装置５０は、逐次アクセスまたけラ
ンダムアクセスメモリ装置であって、メモリ素子の型に
適合させて選択したコントロールラインおよびボートを
備えている。

各クロック周期またはクロックエツジに対応した固定時
刻で、シミュレーンヨンジグ１２の入カバターンレジス
タ５２は、定義された入力信号パターンに応答して実時
間環境で動作しているかの如く、出力信号を発生する。

しかし、連続した全ての使用可能な入力信号パターンが
基準素子４２に与えられるまで、出力信号は、データ回
復素子すなわち出力レジスタ６４によって無視される。

最後の入力信号パターンが基準素子４２に与えられると
、クロック信号の印加が中止される。基準素子４２のど
の出力の最大指定遅延よりも大きい時間が経過する。す
ると、上記出力信号値がサンプリングされ、出力レジス
タ６４に記憶される。

ソノ後、ノミュレーゾヨンジグ１２がバスバッファおヨ
ヒバスコントローラ１５およびメインバス１６を介して
接続されているノミュレータシステム１０（第１図）は
、基準素子４２の各出力の状態を検査する。これらの状
態は、出力レジスタ６４の値によって明示される。次に
シミュレータ１０け、シミュレータデータベース４０の
シミュレートされた出力をスケジュールして、対応する
入力変化の後固有の遅延時間で変化させる。各出力に対
するこの指定された遅延時間は、変化する出力の同一性
およびその変化を起こす入力の同一性の関数である。そ
れは、製造者によって特定される最小遅延と最大遅延の
間で任意の値に設定でき。

基準素子４２に対応する装置を規定することによって特
定されるパラメータである。（経験的には。

最大遅延時間は、とりかかっている設計の大部分のタイ
ミングエラーを明らかにするために選ばれる） 本発明によれば、高インピーダンスすなわち高２デコー
ド装置６０は電流検知手段を備えており、それは装置端
子での駆動レベルと高インピーダンス源の駆動レベルと
を比較する。

第４図を参照すると、第３図のシステムにみられるよう
な基準素子４２の入出力端子８２のノード９２に接続さ
れた電流検知手段８０の一実施例が示されている。ノー
ド９２には、３状態ドライバ８８およびデータラッテ９
０が接続されている。

ドライバ８８は２状態データライン９６によって制御さ
れ、イネーブルライン９８によってイネーブルにされる
。ドライバ８８は、イネーブルライン９８が生き状態に
あるときはいつでも、適当な電流駆動を信号端子８２の
状態に与える。データラッテ９０は、信号端子８２の状
態を出力ライン１００に読み出すのに動作する高入力イ
ンピーダンスレジスタであって、それは、クロックライ
ン１０２の活性化によって得られるクロック遷移が起る
ときになされる。ドライバ８８およびデータラッチ９０
は、全ての入出力信号線に接続される回路の例である。

電流検知手段８０は、信号端子８２のノード９２に接続
され、データテストライン９４によって制御されるテス
トドライバ素子８６によって駆動される抵抗８４を有し
ている。

通常のテストドライバ８６は、複数個の抵抗８４を駆動
し、各抵抗８４は別々の端子８２のノードに接続されて
いる。抵抗の値は十分に高く、信号端子８２に与えられ
た比較的小さなドライブに応答して両端に測定可能な電
圧降下を起すには十分な程度のものである。データラッ
チ９０は、ノード９２の電圧レベルをサンプリングし、
その結果を出力ライン１００に供給する。データテスト
ライン９４．データライン９６．イネーブルライン９８
、および、出力ライン１００の値は、信号端子８２の値
を表わすことになる。

典型的な検知方法は次のとおりである。ドライバ８８は
、信号端子８２を高値、低値のいずれかに至らせてノー
ド９２をプリチャージする。イネーブルライン９８はド
ライバ８８を非活性化する。

データテストライン９４はテストドライノく８６の出力
を高電圧（＋５ｖ）、低電圧（−５Ｖ）のいずれかに切
り換えて、それによって抵抗８４の一端子の基準電圧レ
ベルをプリセットする。次に、データラッチ９０は、ノ
ード９２の電圧レベルをサンプリングする。信号端子８
２の電圧は、そのドライブレベルと、その状態を示すこ
とになる。抵抗８４は比較的高いインピーダンスをもつ
から、どんな低インピーダンスドライブでもノード９２
の状態を変化させられる。信号端子８２が「高インピー
ダンス」であるなら、そのときはノード９２はデータテ
キストライン９４と同じ状態を達成することになる。

次に、具体例を説明する。ドライバ８８はノード９２を
ある値にプリチャージし、次にディスエーブルされると
する。さらに、テストドライバ素子８６は、高値として
＋５ｖ、低値として一５■を与え、たとえば、　１８，
０００　オームの高インピーダンス抵抗に接続されてい
るものとする。まず低値が抵抗８４を介してノード９２
に与えられる。そしてノード９２がサンプリングされる
。次に高値が与えられ、再びサンプリングされる。デー
タランチ９０が低値（０）および高値（１）を読み取る
ならば、その時は、信号端子８２は高インピーダンス状
態にあると結論されうる。なぜなら、ノード９２に不十
分な電流があってテストドライバ素子８６によって与え
られる高インピーダンスに打ち勝つからである。しかし
、テストドライバ素子８６が低値と高値を与え、データ
ラッテ９０が、ドライバ８Ｂのディスエーブル時、それ
ぞれ高値と高値を読み取るとすれば、その時出力１００
は高値として指定することができる。これは、抵抗８４
両端の゛電圧降下を起す電流は、データラッチ９０によ
って検知される高値のしきい値以上のレベルに、ノード
９２での電圧を維持するに十分な大きさであるからであ
る。

次に、テストドライバ素子８６は、低値と高値を与え、
データラッチ９０は、ドライバ８８のディスエーブル時
、それぞれ、低値と低値を読みとるものとする。その時
、出力１００は低値として指定できる。

最後に、テストドライバ素子８６は、それぞれ、高値お
よび低値として読み取られる低値および高値を与えるも
のと仮定する。これは正しく構成されたテストシステム
では起り得ない状態でおる。

テストシステムまたは基準素子４２のいずれかに欠陥が
あるということである。せいぜい、その値は未知のもの
として指定され得るだけであり、その問題を訂正する努
力を払った後で次のシミュレーションを行なうべきであ
る。

抵抗８４の抵抗値およびテストドライブ電圧の選択は、
実際のシステムにおいては重要課題でろる。正しい選択
は、テストされる回路の性質に依存するものでちる。抵
抗値は、通常の出力ドライブが抵抗を介したいかなる電
流にも打ち勝つ程十分に大きくなければならず、また、
テストドライブ電圧は、通常の漏れ電流が高インピーダ
ンス状態とみなされうる程のものでなければならない。

本発明を固有の実施例に関して説明したが、他の実施例
も当業者には明らかであろう。それ故、本発明の範囲は
、特許請求の範囲によってのみ限定される。

【図面の簡単な説明】

第１図は、シミュレーションモデリング装置を備えたシ
ミュレーションシステムのブロック図である。 第２図は、コンピュータ制御シミュレーションシステム
のメモリマツプを示す図である。 第３図は１本発明によって動作するシミュレーションジ
グのブロック図である。 第４図は、電流感知回路の概略図である。 １０・・・・シミュレーションシステム、１６・・・・
メインバス、１２・・・・シミュレーションジグ、２８
・・・・メモリマツプ、４２．４４・・・・基準素子、
５０・・・・入カバターン記憶装置、５２．５４・・・
・入カバターンレジスタ、６０．６２・・・・高インピ
ーダンスデコーダ、６４．６６・・・・出力レジスタ、
８０・・・・電流検知手段、８８・・・・ドライバ、９
０・・・・データラッチ。 代理人　山川数構（Ｑυ・２名）

Claims (1)

1. 【特許請求の範囲】 （１）ディジタル回路システムの動作をシミュレートす
   る装置において、そのディジタル回路システム中の複雑
   なディジタルデバイスの端子における高インピーダンス
   状態の存在を検知するだめの方法であって、前記ディジ
   タル回路システムにおいては前記複雑なディジタルデバ
   イスの物理的サンプルが動作基準素子として用いられて
   おり、第１の２進値を示す第１の電圧レベルを有する高
   インピーダンス電流源で前記端子を駆動するステップと
   ； 前記端子の′６圧レベルを検知して第３の２進値を決定
   するステップと； 第２の２進値を表わす第２の電圧レベルを有する高イン
   ピーダンス電流源で前記端子を駆動するステップと； 前記端子の電圧レベルを検知して第４の２進値を決定す
   るステップと； 前記第４の２進値が前記第３の２進値と異なる場合、前
   記端子を高インピーダンス状態にあるものとして指定す
   るステップ とを含むことを特徴とする高インピーダンス状態検知方
   法。 （２、特許請求の範囲第１項記載の方法であって。 前記第１の２進値が前記第３の２進値と同じである場合
   、前記端子を、前記第１の２進値に対応する状態にある
   ものとして指定するステップを含むこと・を特徴とする
   方法。 （３）特許請求の範囲第１項記載の方法であって、前記
   第２の２進値が前記第４の２進値と同じである場合、前
   記端子を前記第２の２進値に対応する状態にあるものと
   して指定するステップを含むことを％徴とする方法。 （４）　ディジタル回路システムの動作をエミュレート
   するだめの装置において、前記ディジタル回路システム
   中の複雑なディジタルデバイスの端子における高インピ
   ーダンス状態の存在を検知するための方法であって、前
   記ディジタル回路７ステムにおいては、前記複雑なディ
   ジタルデバイスの物理的サンプルが動作基準素子として
   用いられており、 第１の２進値を表わす第１の電圧レベルへ向けて高イン
   ピーダンス電流源で前記端子を駆動するステップと； 前記端子の電圧レベルを検知して２進値を決定するステ
   ップと； 第２の２進値を表わす第２の゛電圧レベルへ向けて前記
   高インピーダンス電流源で前記端子を駆動するステップ
   と； 前記端子の電圧レベルを検知して２進値を決定するステ
   ップと；　゛ 前記検知に従がって、前記端子の２進値を前記第１の２
   進値または第２の２進値に対応するものとして指定する
   ステップ とを含むことを特徴とする高インピーダンス状態検知方
   法。