JPS6126243A - Ｌｓｉア−トワ−クデ−タの回路接続照合出力装置 - Google Patents
Ｌｓｉア−トワ−クデ−タの回路接続照合出力装置Info
- Publication number
- JPS6126243A JPS6126243A JP14712784A JP14712784A JPS6126243A JP S6126243 A JPS6126243 A JP S6126243A JP 14712784 A JP14712784 A JP 14712784A JP 14712784 A JP14712784 A JP 14712784A JP S6126243 A JPS6126243 A JP S6126243A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit connection
- circuit
- artwork
- artwork data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体集積回路のアートワークデータにおける
レイアウト検証システムに関するものである。
レイアウト検証システムに関するものである。
集積回路のマスクパターン図を設計する工程では、マス
クパターンの接続チェックが行なわれる。
クパターンの接続チェックが行なわれる。
従来、この検証は、レイアウト図面と回路図との目視に
よる方法でなされてきた。しかしこのような目視による
チェックで線接続違反箇所の見逃貝が起こり易く、又繰
り返してチェックを行なえば見逃し線減少するものの、
チェックのために費やされる工数が多大なものとなって
しまう。
よる方法でなされてきた。しかしこのような目視による
チェックで線接続違反箇所の見逃貝が起こり易く、又繰
り返してチェックを行なえば見逃し線減少するものの、
チェックのために費やされる工数が多大なものとなって
しまう。
本発明拡上記従来技術の欠点に鑑み提案されたものであ
り、回路復元されたアートワークデータと元の回路デー
タとの一致性を判断することを可能とするＬＳＩアート
ワークデータの回路接続照合出力装置の提供ｔ−目的と
する 。
り、回路復元されたアートワークデータと元の回路デー
タとの一致性を判断することを可能とするＬＳＩアート
ワークデータの回路接続照合出力装置の提供ｔ−目的と
する 。
本発明は、バイポーラ回路接続データと該回路のアート
ワークデータとを照合するシステムにおいて、前記アー
トワークデータより復元された回路接続データと元のバ
イポーラ回路接続デ叩夕と４臼−喜ｔの４−ｉペースπ
１イ畝鎮イス壬のシ前記それぞれのデータベースを照合
してその一致性を判断する手段と、前記判断手段の判断
結果を出力するラインプリンタとを備えたことを特徴と
する。
ワークデータとを照合するシステムにおいて、前記アー
トワークデータより復元された回路接続データと元のバ
イポーラ回路接続デ叩夕と４臼−喜ｔの４−ｉペースπ
１イ畝鎮イス壬のシ前記それぞれのデータベースを照合
してその一致性を判断する手段と、前記判断手段の判断
結果を出力するラインプリンタとを備えたことを特徴と
する。
以下図面を参照して本発明の詳細な説明する。
第１図は本発明の実施例装置の概略構成図である。
１０１は元の回路図のデータベースの格納子′段、１０
２は回路復元されたアートワークデータベーらの格納手
段、１０３はこれらのデータベースを比較照合する手段
、１０４はその照合結果を出力するラインプリンタであ
る。
２は回路復元されたアートワークデータベーらの格納手
段、１０３はこれらのデータベースを比較照合する手段
、１０４はその照合結果を出力するラインプリンタであ
る。
！＃！２図はバイポーラ回路の一回路図であり、第３図
はこの回路図を基に作成したアートワークデータであり
、第４図は第３図のアートワークデータを基に回路復元
された回路図である。
はこの回路図を基に作成したアートワークデータであり
、第４図は第３図のアートワークデータを基に回路復元
された回路図である。
８２図、′１ｆＩ３図、＄ ４ 図ｏ １〜５ ハ外部
端子”ｅあり、外部端子にはチェックの便宜のためにア
ートワークデータ、回路接続の両データベースにおい【
同一のテキストが付けられ【いる。ＩＮＩ。
端子”ｅあり、外部端子にはチェックの便宜のためにア
ートワークデータ、回路接続の両データベースにおい【
同一のテキストが付けられ【いる。ＩＮＩ。
ＩＮ２．ＶＣＣ，ＯＵＴ、ＧＮＤ がテキストテあル、
６〜１５は第２図の回路図の回路素子又は端子を示し、
１６〜３５は第３図および１３４図の回路素子、端子又
は回路パターンを示している。
６〜１５は第２図の回路図の回路素子又は端子を示し、
１６〜３５は第３図および１３４図の回路素子、端子又
は回路パターンを示している。
次に本発明の実施例の動作を説明する。
まず、コントロールデータ１０５により回路動作上信号
が入力される外部端子（以下ＩＮ端子と言う）とその信
号が出力される外部端子（以下ＯＵＴ端子と言う）の組
み合わせが指定される。次に比較照合手段１０３により
ＩＮ端子を端緒として、これに接続する素子の種類、端
子の種別を両データベースにおいて比較し、さらに尚該
ＩＮ端子に接続する素子の他端子の等電位集合に着目し
てその等電位集合に含まれる素子情報を照合する。照合
した上で不一致箇所が発見された場合には不一致な配線
及びそれに接続する素子データ金ファイルへ逐次出力す
る。
が入力される外部端子（以下ＩＮ端子と言う）とその信
号が出力される外部端子（以下ＯＵＴ端子と言う）の組
み合わせが指定される。次に比較照合手段１０３により
ＩＮ端子を端緒として、これに接続する素子の種類、端
子の種別を両データベースにおいて比較し、さらに尚該
ＩＮ端子に接続する素子の他端子の等電位集合に着目し
てその等電位集合に含まれる素子情報を照合する。照合
した上で不一致箇所が発見された場合には不一致な配線
及びそれに接続する素子データ金ファイルへ逐次出力す
る。
以上の処理を繰り返し、全ての配線、素子に関して比較
照合が終了した後ファイルに格納された不一致箇所を編
集してラインプリンタ１０４より出力する。この処理の
様子は第５図のフローチャートに示されている。この処
理によって第２図と第４図のデータの比較照合の結果、
第２因の抵抗９と気４図のコンデンサの接続関係が異な
ることが発見される。そして抵抗９とコンデンサー３５
及び配［８，５と配線３２．３１に接続する素子の端子
情報が、アートワークデータと回路図データとを対比さ
せた形Ｋｌｉ集されラインプリンタより出力される。
照合が終了した後ファイルに格納された不一致箇所を編
集してラインプリンタ１０４より出力する。この処理の
様子は第５図のフローチャートに示されている。この処
理によって第２図と第４図のデータの比較照合の結果、
第２因の抵抗９と気４図のコンデンサの接続関係が異な
ることが発見される。そして抵抗９とコンデンサー３５
及び配［８，５と配線３２．３１に接続する素子の端子
情報が、アートワークデータと回路図データとを対比さ
せた形Ｋｌｉ集されラインプリンタより出力される。
以上説明したように本発明によれば！スクレイアウトパ
ターン図面と回路図との目視により行なわれてきた回路
接続チェックを、コンピュータにより自動的に迅速且つ
正確に行ない、照合の結果として得た出力リストにより
接続違反箇所を確認することができる。
ターン図面と回路図との目視により行なわれてきた回路
接続チェックを、コンピュータにより自動的に迅速且つ
正確に行ない、照合の結果として得た出力リストにより
接続違反箇所を確認することができる。
第１図は本発明の実施例装置に係る概略構成図、８２図
はバイポーラ回路の一回路図、９１７４３図は第２図の
回路図を基に作成したアートワークデータ、第４図は第
３図のアートワークデータを基に回路復元された回路図
、１８５図は処理の様子を示すフローチャートである。 １０１・・・元の回路図のデータベースの格納手段１０
２・・・回路復元されたアートワークデータベースの格
納手段 １０３−・・データさ−ス比較照合手段１０４・・・ラ
インプリンタ
はバイポーラ回路の一回路図、９１７４３図は第２図の
回路図を基に作成したアートワークデータ、第４図は第
３図のアートワークデータを基に回路復元された回路図
、１８５図は処理の様子を示すフローチャートである。 １０１・・・元の回路図のデータベースの格納手段１０
２・・・回路復元されたアートワークデータベースの格
納手段 １０３−・・データさ−ス比較照合手段１０４・・・ラ
インプリンタ
Claims (1)
- 【特許請求の範囲】 バイポーラ回路接続データと該回路のアートワークデ
ータとを照合するシステムにおいて、前記アートワーク
データより復元された回路接続データと元のバイポーラ
回路接続データとを同一形式のデータベースにして格納
する手段と、前記それぞれのデータベースを照合してそ
の一致性を判断する手段と、 前記判断手段の判断結果を出力するラインプリンタとを
備えたことを特徴とするＬＳＩアートワークデータの回
路接続照合出力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14712784A JPS6126243A (ja) | 1984-07-16 | 1984-07-16 | Ｌｓｉア−トワ−クデ−タの回路接続照合出力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14712784A JPS6126243A (ja) | 1984-07-16 | 1984-07-16 | Ｌｓｉア−トワ−クデ−タの回路接続照合出力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6126243A true JPS6126243A (ja) | 1986-02-05 |
Family
ID=15423159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14712784A Pending JPS6126243A (ja) | 1984-07-16 | 1984-07-16 | Ｌｓｉア−トワ−クデ−タの回路接続照合出力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6126243A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6347882A (ja) * | 1986-08-18 | 1988-02-29 | Fujitsu Ltd | 図形処理装置 |
| JPS6380367A (ja) * | 1986-09-24 | 1988-04-11 | Nec Corp | ア−トワ−クデ−タ検証システム |
| JPH0182524U (ja) * | 1987-11-24 | 1989-06-01 | ||
| JPH0466653U (ja) * | 1990-10-12 | 1992-06-12 |
-
1984
- 1984-07-16 JP JP14712784A patent/JPS6126243A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6347882A (ja) * | 1986-08-18 | 1988-02-29 | Fujitsu Ltd | 図形処理装置 |
| JPS6380367A (ja) * | 1986-09-24 | 1988-04-11 | Nec Corp | ア−トワ−クデ−タ検証システム |
| JPH0182524U (ja) * | 1987-11-24 | 1989-06-01 | ||
| JPH0466653U (ja) * | 1990-10-12 | 1992-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6898775B2 (en) | System for ensuring correct pin assignments between system board connections using common mapping files | |
| JPS63145549A (ja) | 論理回路シミユレ−シヨン方法 | |
| JPS6126243A (ja) | Ｌｓｉア−トワ−クデ−タの回路接続照合出力装置 | |
| JPS63129466A (ja) | 回路接続検査装置 | |
| JP2633539B2 (ja) | 論理集積回路のテストデータ作成方式 | |
| JPH06125007A (ja) | 半導体装置のレイアウトデータ検証方法 | |
| JP2539049B2 (ja) | 諭理シミュレ―ション装置 | |
| JP2964746B2 (ja) | プリント板回路の自動検証処理方法 | |
| JP2830563B2 (ja) | 回路図作成装置 | |
| JPH03118665A (ja) | デザインルールチェック方式 | |
| JP2943161B2 (ja) | 故障シミュレーション方法 | |
| JPS6363068B2 (ja) | ||
| Ferrari et al. | A computer-aided approach to integrated circuit layout design | |
| JPH0531194B2 (ja) | ||
| JPH05225285A (ja) | アナログ素子設計装置 | |
| JPH02294843A (ja) | 論理検証装置 | |
| JPS59197873A (ja) | 試験デ−タ作成方式 | |
| JPH07167925A (ja) | タイミング検証方法及び検証装置 | |
| JPH04153774A (ja) | 回路接続情報の記憶方式 | |
| JPS61267178A (ja) | ロジツク・デザイン・ル−ル・チエツク方式 | |
| JPH06105272B2 (ja) | 布線検査治具製造用デ−タの作成装置 | |
| JPH0476940A (ja) | 半導体集積回路のレイアウト設計の検証方法 | |
| JPS6182276A (ja) | 集積回路マスク設計検証装置 | |
| JPH04359376A (ja) | 論理検証方法 | |
| JPH02105975A (ja) | 電子回路データ編集装置 |