JPH0517900Y2 - - Google Patents

Description

【考案の詳細な説明】 (a) 産業上の利用分野 この考案は、メモリカードなど回路基板上に多
数の電子部品を実装してなる回路基板装置に関す
る。

(b) 従来の技術 一般にメモリカードと称されている装置が多種
多用な用途に利用されている。例えばRAMを設
けたものはフロツピイデイスクに代わり、ワード
プロセツサなどの外部メモリ、入出力装置のバツ
フアメモリなどに用いられ、ROMを設けたもの
は漢字フオント、電子辞書をあるいはその他のプ
ログラムメモリなどに用いられている。ところ
で、このようなメモリカードはその利用形態が限
定されないために小型でなければならない。現在
の一般的なメモリカードの外形寸法は例えば54×
86×2.3〜３mm程度である。

第２図は従来のメモリカード内に組み込まれて
いる回路基板装置の側面図である。１０は多層配
線基板であり、その表面に複数のICメモリ３ａ，
３ｂ，３ｃなどが実装され、裏面に周辺回路部品
４，５などがそれぞれ実装されている。メモリ
IC３ａ，３ｂ，３ｃなどの実装数は各メモリIC
の容量とカード全体として必要とされるメモリ容
量とにより定められる。通常16Kビツト、64Kビ
ツトまたは256KビツトのメモリICが４個、８個
または16個実装される。

(c) 考案が解決しようとする課題 ところが、このように限られた寸法の回路基板
にメモリICなどの多数の電子部品を実装する場
合に配線の引き回しを如何にするかが問題であつ
た。例えば１つの回路基板に16個以上のメモリ
ICを実装するためには４層または６層の多層配
線基板を用い、各層の導体の全てを配線のために
用いなければならない。しかし４層や６層の多層
配線基板はグリーンシート上に導体ペーストと絶
縁ペーストを交互に印刷して焼結する印刷法や、
導体を印刷したグリーンシートを積み重ねて焼結
する積層法によつて製造されるが、何れもその製
造工程が複雑であるため、高価であり、また製造
歩留りが低い、このためメモリカードの価格が大
幅に高くなつていた。

この考案の目的は、４層あるいは６層などの大
規模な多層配線基板を用いることなく、全体とし
て多数の電子部品を限られたスペース内に実装で
きるようにした回路基板装置を提供することにあ
る。

(d) 課題を解決するための手段 この考案の回路基板装置は、メモリなどの複数
の基本構成部品を実装する主配線基板と、 前記基本構成部品の周辺回路部品を実装して前
記主配線基板の回路と外部とのインターフエイス
用回路を構成する副配線基板の少なくとも何れか
一方をフレキシブル配線基板より構成するととも
に、両配線基板を積層状態に配置して特定箇所
で、電気的に接続したことを特徴としている。

(e) 作用 この考案の回路基板装置においては、装置が主
配線基板と副配線基板とにより構成され、主配線
基板にはメモリなどの複数の基本構成部品が実装
され、副配線基板には基本構成部品の周辺回路部
品が実装されて主配線基板の回路と外部とのイン
ターフエイス用回路を構成する。そして主配線基
板と副配線基板は積層状態に配置されて電気的に
接続されている。

主配線基板にはメモリなどの基本構成部品だけ
が実装されているため、配線の複雑さが緩和され
てその分積層数の少ない例えば２層（両面）配線
基板を用いることができる。一方の副配線基板に
は周辺回路部品のみ実装されているため、この基
板上における配線の引き回しは単純化される。例
えば副配線基板として両面のフレキシブル配線基
板を用い、両配線基板の部品非実装面同士を対向
させて積層配置した状態で電気的に接続すること
によつて１つの回路基板装置が構成される。この
とき回路基板装置全体の厚みはフレキシブル配線
基板の厚み（約0.1mm）分だけ厚くなる程度であ
る。このように４層や６層などの大規模な多層配
線基板を用いることなく限られたスペース内に多
数の電子部品を実装した回路基板装置を構成する
ことができる。

(f) 実施例 第１図はこの考案の実施例である回路基板装置
の側面図である。図において１は主配線基板であ
り、両面配線基板から構成されている。この主配
線基板の片面にはメモリIC３ａ，３ｂ，３ｃな
どの複数の基本構成部品が実装されている。ま
た、図において２は副配線基板であり、フレキシ
ブル両面配線基板より構成されている。この副配
線基板の片面には前記メモリICの周辺回路部品
４，５などが実装されている。周辺回路は、外部
接続端子を介して外部との間でインターフエイス
回路を構成している。例えばアドレス信号の数ビ
ツトをデコードして各メモリICにチツプセレク
ト信号を発生する回路や、バスの各ラインに挿入
されるバツフア回路などである。

図示のとおり主配線基板１と副配線基板２とは
それぞれ部品の非実装面同士が対向するように積
層配置されていて、図中Ｃで示す箇所で主配線基
板１と副配線基板２とが電気的に接続されてい
る。具体的には主配線基板１のＣで示す部品非実
装両側の端部に各メモリICに対するデータバス、
アドレスバスおよびチツプセレクト信号やリー
ド／ライト信号などその他の制御信号の接続端子
が形成されていて、これに対向して副配線基板２
の部品非実装面のＣで示す端部に接続端子が形成
されていて、両端部間がリフロー半田法によつて
半田付けされている。

なお、上述の実施例では副配線基板にメモリ
ICの周辺回路部品を実装した例であつたが、接
続される外部装置に応じて種々のインターフエイ
ス回路をこの副配線基板に構成することができ
る。従つて基本構成部品を実装した同一の主配線
基板に対して、目的に応じたインターフエイス用
回路を構成した副配線基板を接続することによつ
て、異なつた用途の回路基板装置を得ることも可
能である。

(g) 考案の効果 以上のようにこの考案によれば次に述べる効果
を奏する。

主配線基板には同一種の基本構成部品のみが
複数個実装されるため、各部品間の配線が単純
であり、積層数の少ない回路基板を用いること
ができる。また、副配線基板には周辺回路部品
のみが実装されるため、やはり積層数の少ない
配線基板を用いることができる。このため、配
線基板の製造コストが低下し、歩留まりが向上
するため、装置全体を大幅に低価格化すること
ができる。

外部とのインターフエイス回路を構成する周
辺回路部品を副配線基板に実装して、基本構成
部品とは分離したため、この副配線基板の回路
構成を変更することによつて同一の主配線基板
と組み合わせて種々の用途に利用することがで
きる。

主配線基板と副配線基板のいずれか少なくと
も一方をフレキシブル配線基板より構成したた
め、回路基板全体の厚み寸法を殆ど増大させる
ことがない。しかも加熱ツールを用いて容易に
リフローソルダリングを行うことができるた
め、特別なコネクタが不要となる。

【図面の簡単な説明】

第１図はこの考案の実施例である回路基板装置
の側面図、第２図は従来の回路基板装置の側面図
である。 １……主配線基板、２……副配線基板、３ａ，
３ｂ，３ｃ……メモリIC（基本構成部品）、４，
５……周辺回路部品。

Claims (1)

1. 【実用新案登録請求の範囲】 メモリなどの複数の基本構成部品を実装する主
   配線基板と、 前記基本構成部品の周辺回路部品を実装して前
   記主配線基板の回路と外部とのインターフエイス
   用回路を構成する副配線基板の少なくとも何れか
   一方をフレキシブル配線基板より構成するととも
   に、両配線基板を積層状態に配置して特定箇所
   で、電気的に接続したことを特徴とする回路基板
   装置。