JPH04245604A - 多連チップ部品 - Google Patents
多連チップ部品Info
- Publication number
- JPH04245604A JPH04245604A JP1064191A JP1064191A JPH04245604A JP H04245604 A JPH04245604 A JP H04245604A JP 1064191 A JP1064191 A JP 1064191A JP 1064191 A JP1064191 A JP 1064191A JP H04245604 A JPH04245604 A JP H04245604A
- Authority
- JP
- Japan
- Prior art keywords
- sip
- terminal electrodes
- insulating substrate
- electrode
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 230000001681 protective effect Effects 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
Landscapes
- Details Of Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、多連チップ抵抗器等の
多連チップ部品に関する。
多連チップ部品に関する。
【０００２】
【従来の技術】近年、電子機器の軽薄短小化に伴い、回
路素子の小型化，薄型化が要求され、抵抗素子において
も小型化，薄型化を実現でき、さらに面実装できるチッ
プ抵抗器の需要が高まっている。また、複数のチップ抵
抗器を同一チップ内に形成した多連チップ抵抗器につい
ても、チップ抵抗器よりも実装時間の短縮ができるとい
う点で重要が高まりつつある。
路素子の小型化，薄型化が要求され、抵抗素子において
も小型化，薄型化を実現でき、さらに面実装できるチッ
プ抵抗器の需要が高まっている。また、複数のチップ抵
抗器を同一チップ内に形成した多連チップ抵抗器につい
ても、チップ抵抗器よりも実装時間の短縮ができるとい
う点で重要が高まりつつある。
【０００３】以下に従来の多連チップ型抵抗器について
説明する。図４（ａ），（ｂ）は従来の多連チップ抵抗
器の表面の平面図、裏面の平面図を示すものである。図
において、この多連チップ型抵抗器は、アルミナ等から
なる方形の絶縁基板１の対向する長辺側の両端縁に形成
した複数個のスルーホール部に端子電極２，３を形成す
るとともに、その端子電極２，３に接続された複数個の
抵抗膜４を形成したものである。
説明する。図４（ａ），（ｂ）は従来の多連チップ抵抗
器の表面の平面図、裏面の平面図を示すものである。図
において、この多連チップ型抵抗器は、アルミナ等から
なる方形の絶縁基板１の対向する長辺側の両端縁に形成
した複数個のスルーホール部に端子電極２，３を形成す
るとともに、その端子電極２，３に接続された複数個の
抵抗膜４を形成したものである。
【０００４】この端子電極２，３は、図示はしていない
が、それぞれ絶縁基板１のスルーホール側面にも連続し
て形成されている。また、図示はしていないが、絶縁基
板１の上面には抵抗膜４を覆うようにグレーズ材料から
なる保護膜が設けられている。
が、それぞれ絶縁基板１のスルーホール側面にも連続し
て形成されている。また、図示はしていないが、絶縁基
板１の上面には抵抗膜４を覆うようにグレーズ材料から
なる保護膜が設けられている。
【０００５】
【発明が解決しようとする課題】しかしながら、図４の
ように構成された多連チップ抵抗器は、同様の抵抗集合
体ディスクリート部品であるＳＩＰ抵抗ネットワークに
比べ遥かに薄型で面実装が可能であるが、あくまでもチ
ップ抵抗器の単なる集合体であり、例えば、従来からデ
ィジタル回路に多用されているプルアップ・プルダウン
用の並列型ＳＩＰ抵抗ネットワーク等の代用とすること
はできない。
ように構成された多連チップ抵抗器は、同様の抵抗集合
体ディスクリート部品であるＳＩＰ抵抗ネットワークに
比べ遥かに薄型で面実装が可能であるが、あくまでもチ
ップ抵抗器の単なる集合体であり、例えば、従来からデ
ィジタル回路に多用されているプルアップ・プルダウン
用の並列型ＳＩＰ抵抗ネットワーク等の代用とすること
はできない。
【０００６】以下、図面を参照しながら並列型ＳＩＰ抵
抗ネットワークについて説明する。図５はディジタル回
路用のプルアップ抵抗回路の一例を示すもので、Ｉ／Ｏ
コネクターより入力された８ビットのパラレル信号線が
それぞれＩＣに接続されており、それぞれの信号線に対
して同一抵抗値の抵抗素子が接続され、他端は電源側（
Ｖｃｃ）に共通接続される。図５に示す抵抗回路を同一
パッケージ内に形成したものが並列型ＳＩＰ抵抗ネット
ワークであり、図６はこの並列型ＳＩＰ抵抗ネットワー
クの一例を示す斜視図である。図において、４１は絶縁
基板、４２は端子電極、４３はコモン電極、４４は前記
端子電極４２とコモン電極４３の間に形成された複数の
抵抗膜、４５は複数のクリップ形取り出し電極、４６は
保護膜である。
抗ネットワークについて説明する。図５はディジタル回
路用のプルアップ抵抗回路の一例を示すもので、Ｉ／Ｏ
コネクターより入力された８ビットのパラレル信号線が
それぞれＩＣに接続されており、それぞれの信号線に対
して同一抵抗値の抵抗素子が接続され、他端は電源側（
Ｖｃｃ）に共通接続される。図５に示す抵抗回路を同一
パッケージ内に形成したものが並列型ＳＩＰ抵抗ネット
ワークであり、図６はこの並列型ＳＩＰ抵抗ネットワー
クの一例を示す斜視図である。図において、４１は絶縁
基板、４２は端子電極、４３はコモン電極、４４は前記
端子電極４２とコモン電極４３の間に形成された複数の
抵抗膜、４５は複数のクリップ形取り出し電極、４６は
保護膜である。
【０００７】ここで、図５のディジタル回路用のプルア
ップ抵抗回路を、図４の多連チップ抵抗器で構成しよう
とすれば、実装するプリント基板側に配線のクロス部分
が発生するため、プリント基板に両面配線又はジャンパ
ー線が必要となり、回路基板にコストアップを生じると
ともに、配線パターン設計が煩雑になるという問題点を
有していた。
ップ抵抗回路を、図４の多連チップ抵抗器で構成しよう
とすれば、実装するプリント基板側に配線のクロス部分
が発生するため、プリント基板に両面配線又はジャンパ
ー線が必要となり、回路基板にコストアップを生じると
ともに、配線パターン設計が煩雑になるという問題点を
有していた。
【０００８】本発明は上記の問題点を解決するもので、
プリント基板に両面配線又はジャンパー線の付加を必要
とせず、ＳＩＰ抵抗ネットワーク等のＳＩＰ回路素子ネ
ットワークの代用として使用することができる多連チッ
プ部品を提供することを目的とする。
プリント基板に両面配線又はジャンパー線の付加を必要
とせず、ＳＩＰ抵抗ネットワーク等のＳＩＰ回路素子ネ
ットワークの代用として使用することができる多連チッ
プ部品を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に本発明の多連チップ部品は、方形の絶縁基板と、この
絶縁基板の対向する両端面から絶縁基板の裏面にかけて
形成された複数の端子電極と、前記絶縁基板の表面に形
成された上面電極と、前記各端子電極の一方の端と前記
上部電極間に形成された抵抗膜等の複数の膜状回路素子
とを備えたものである。
に本発明の多連チップ部品は、方形の絶縁基板と、この
絶縁基板の対向する両端面から絶縁基板の裏面にかけて
形成された複数の端子電極と、前記絶縁基板の表面に形
成された上面電極と、前記各端子電極の一方の端と前記
上部電極間に形成された抵抗膜等の複数の膜状回路素子
とを備えたものである。
【００１０】
【作用】本発明の構成によって、端子電極は絶縁基板の
両端面から裏面にかけて形成されているため、ＳＩＰ抵
抗ネットワーク等のＳＩＰ回路素子ネットワークにおけ
る端子ピンと同じ役割を果たすものとなり、また各端子
電極の一方の端と上部電極との間に抵抗膜等の回路素子
を設け直接接続すれば、上部電極をコモン端子電極とす
る回路素子ネットワークを形成することができる。従っ
て、多連チップ部品の形状を有しながら、プリント基板
に両面配線又はジャンパー線の付加を必要とせず、ＳＩ
Ｐ抵抗ネットワーク等のＳＩＰ回路素子ネットワークの
代用として使用することができる、ＳＩＰ回路素子ネッ
トワークと回路基板配線上の互換性を持つ多連チップ部
品を提供できる。
両端面から裏面にかけて形成されているため、ＳＩＰ抵
抗ネットワーク等のＳＩＰ回路素子ネットワークにおけ
る端子ピンと同じ役割を果たすものとなり、また各端子
電極の一方の端と上部電極との間に抵抗膜等の回路素子
を設け直接接続すれば、上部電極をコモン端子電極とす
る回路素子ネットワークを形成することができる。従っ
て、多連チップ部品の形状を有しながら、プリント基板
に両面配線又はジャンパー線の付加を必要とせず、ＳＩ
Ｐ抵抗ネットワーク等のＳＩＰ回路素子ネットワークの
代用として使用することができる、ＳＩＰ回路素子ネッ
トワークと回路基板配線上の互換性を持つ多連チップ部
品を提供できる。
【００１１】
【実施例】（実施例１）以下、本発明の一実施例の多連
チップ部品を多連チップ抵抗器について、図面を参照し
ながら説明する。図１（ａ），（ｂ）はそれぞれ本発明
の第１の実施例における多連チップ抵抗器の表面の平面
図、裏面の平面図を示すものである。図において、１１
はアルミナ等の絶縁基板、１２は絶縁基板１１の対向す
る両端面から裏面にかけて形成された複数の端子電極、
１３は絶縁基板１１の表面に形成された上部電極、１４
はこの上部電極１３と電気的に接続され絶縁基板１１の
端面に形成された外部回路との接続用のコモン端子電極
、１５は前記各端子電極１２の一方の端と前記上部電極
１３との間に形成された複数の抵抗膜である。また、端
子電極１２、コモン端子電極１３は、図示はしていない
が、それぞれ絶縁基板１１のスルーホール側面にも連続
して形成されている。また、図示はしていないが、絶縁
基板１１の上面には抵抗膜１５を覆うようにグレーズ材
料からなる保護膜が設けられている。
チップ部品を多連チップ抵抗器について、図面を参照し
ながら説明する。図１（ａ），（ｂ）はそれぞれ本発明
の第１の実施例における多連チップ抵抗器の表面の平面
図、裏面の平面図を示すものである。図において、１１
はアルミナ等の絶縁基板、１２は絶縁基板１１の対向す
る両端面から裏面にかけて形成された複数の端子電極、
１３は絶縁基板１１の表面に形成された上部電極、１４
はこの上部電極１３と電気的に接続され絶縁基板１１の
端面に形成された外部回路との接続用のコモン端子電極
、１５は前記各端子電極１２の一方の端と前記上部電極
１３との間に形成された複数の抵抗膜である。また、端
子電極１２、コモン端子電極１３は、図示はしていない
が、それぞれ絶縁基板１１のスルーホール側面にも連続
して形成されている。また、図示はしていないが、絶縁
基板１１の上面には抵抗膜１５を覆うようにグレーズ材
料からなる保護膜が設けられている。
【００１２】以上のように構成された多連チップ抵抗器
は、端子電極１２は絶縁基板１１の両端面から裏面にか
けて形成され、ＳＩＰ抵抗ネットワーク等のＳＩＰ回路
素子ネットワークにおける端子ピンと同じ役割を果たす
ものとなり、各端子電極１２は抵抗膜１５と上部電極１
３とを介してのみコモン端子電極１４に接続されており
、図５のディジタル回路用のプルアップ抵抗回路を、各
信号線に並列型ＳＩＰ抵抗ネットワークを接続して形成
するのと同様に、各信号線にこの多連チップ抵抗器の各
端子電極１２を面実装することにより、形成することが
できる。従って、多連チップ部品の形状を有しながら、
プリント基板に両面配線又はジャンパー線の付加を必要
とせず、ＳＩＰ抵抗ネットワーク等のＳＩＰ回路素子ネ
ットワークの代用として使用することができる、ＳＩＰ
回路素子ネットワークと回路基板配線上の互換性を持つ
多連チップ抵抗器を提供できる。
は、端子電極１２は絶縁基板１１の両端面から裏面にか
けて形成され、ＳＩＰ抵抗ネットワーク等のＳＩＰ回路
素子ネットワークにおける端子ピンと同じ役割を果たす
ものとなり、各端子電極１２は抵抗膜１５と上部電極１
３とを介してのみコモン端子電極１４に接続されており
、図５のディジタル回路用のプルアップ抵抗回路を、各
信号線に並列型ＳＩＰ抵抗ネットワークを接続して形成
するのと同様に、各信号線にこの多連チップ抵抗器の各
端子電極１２を面実装することにより、形成することが
できる。従って、多連チップ部品の形状を有しながら、
プリント基板に両面配線又はジャンパー線の付加を必要
とせず、ＳＩＰ抵抗ネットワーク等のＳＩＰ回路素子ネ
ットワークの代用として使用することができる、ＳＩＰ
回路素子ネットワークと回路基板配線上の互換性を持つ
多連チップ抵抗器を提供できる。
【００１３】（実施例２）以下本発明の第２の実施例に
ついて図面を参照しながら説明する。図２は本発明の第
２の実施例を示す多連チップ抵抗器の表面の平面図であ
る。図において、第１の実施例と同一の箇所については
説明を省略する。図１と異なるのは、上部電極１３ａと
コモン端子電極１４ａを複数個設けた点であり、複数の
端子電極１２の一方の端は１つおきにコモン端子電極１
４ａとして働くように複数の上部電極１３ａが形成され
ている。以上のように構成された多連チップ抵抗器は、
上部電極１３ａとコモン端子電極１４ａを複数個設ける
ことにより、独立型ＳＩＰネットワークと同じ機能が得
られる。
ついて図面を参照しながら説明する。図２は本発明の第
２の実施例を示す多連チップ抵抗器の表面の平面図であ
る。図において、第１の実施例と同一の箇所については
説明を省略する。図１と異なるのは、上部電極１３ａと
コモン端子電極１４ａを複数個設けた点であり、複数の
端子電極１２の一方の端は１つおきにコモン端子電極１
４ａとして働くように複数の上部電極１３ａが形成され
ている。以上のように構成された多連チップ抵抗器は、
上部電極１３ａとコモン端子電極１４ａを複数個設ける
ことにより、独立型ＳＩＰネットワークと同じ機能が得
られる。
【００１４】このように上部電極１３ａと抵抗膜１５を
所定の回路配線になるようにパターン設計すれば、各種
ＳＩＰ抵抗ネットワークの代用ができる多連チップ抵抗
器を形成することができる。
所定の回路配線になるようにパターン設計すれば、各種
ＳＩＰ抵抗ネットワークの代用ができる多連チップ抵抗
器を形成することができる。
【００１５】なお、第１，第２の実施例において端子電
極１２、コモン端子電極１４，１４ａはスルーホール印
刷による凹端子電極としたが、凸端子電極、および平面
端子電極としても何ら問題ない。また、第１，第２の実
施例において上部電極１３，１３ａは端子電極と接続し
てコモン端子電極１４，１４ａを形成しているが、接続
せずにコモン端子電極を形成しなくてもかまわない。
極１２、コモン端子電極１４，１４ａはスルーホール印
刷による凹端子電極としたが、凸端子電極、および平面
端子電極としても何ら問題ない。また、第１，第２の実
施例において上部電極１３，１３ａは端子電極と接続し
てコモン端子電極１４，１４ａを形成しているが、接続
せずにコモン端子電極を形成しなくてもかまわない。
【００１６】（実施例３）以下本発明の第３の実施例に
ついて図面を参照しながら説明する。図３は本発明の第
３の実施例を示す多連チップ抵抗器の裏面の平面図であ
り、図３において１６は裏面絶縁膜で、絶縁基板１１の
裏面側の端子電極１２の両端部面を除いて絶縁基板１１
の裏面に形成したもので、他の箇所は図１と同じ構成で
ある。
ついて図面を参照しながら説明する。図３は本発明の第
３の実施例を示す多連チップ抵抗器の裏面の平面図であ
り、図３において１６は裏面絶縁膜で、絶縁基板１１の
裏面側の端子電極１２の両端部面を除いて絶縁基板１１
の裏面に形成したもので、他の箇所は図１と同じ構成で
ある。
【００１７】以上のように構成された多連チップ抵抗器
では、実施例１，２の多連チップ抵抗器と同様にＳＩＰ
抵抗ネットワークと回路基板配線上の互換性を持つとい
う特徴以外に、回路基板へハンダリフロー等によりハン
ダ付けする際に、ハンダが多連チップ抵抗器の裏面に回
り込まず安定にハンダ付けできるという利点がある。
では、実施例１，２の多連チップ抵抗器と同様にＳＩＰ
抵抗ネットワークと回路基板配線上の互換性を持つとい
う特徴以外に、回路基板へハンダリフロー等によりハン
ダ付けする際に、ハンダが多連チップ抵抗器の裏面に回
り込まず安定にハンダ付けできるという利点がある。
【００１８】なお、本発明は、端子電極１２と上部電極
１３間に抵抗素子を形成する多連チップ抵抗器だけでな
く、端子電極１２と上部電極１３間に膜状コンデンサー
素子等を形成する他の多連チップ部品にも適用できる。
１３間に抵抗素子を形成する多連チップ抵抗器だけでな
く、端子電極１２と上部電極１３間に膜状コンデンサー
素子等を形成する他の多連チップ部品にも適用できる。
【００１９】
【発明の効果】以上のように本発明は、多連チップ部品
の形状を有しながら、プリント基板に両面配線又はジャ
ンパー線の付加を必要とせずに、ＳＩＰ抵抗ネットワー
ク等のＳＩＰ回路素子ネットワークの代用として使用す
ることができるＳＩＰ回路素子ネットワークと回路基板
配線上の互換性を持つ多連チップ部品を実現できるもの
である。
の形状を有しながら、プリント基板に両面配線又はジャ
ンパー線の付加を必要とせずに、ＳＩＰ抵抗ネットワー
ク等のＳＩＰ回路素子ネットワークの代用として使用す
ることができるＳＩＰ回路素子ネットワークと回路基板
配線上の互換性を持つ多連チップ部品を実現できるもの
である。
【図１】（ａ）は本発明の第１の実施例における多連チ
ップ抵抗器の表面の平面図（ｂ）は同実施例における多
連チップ抵抗器の裏面の平面図
ップ抵抗器の表面の平面図（ｂ）は同実施例における多
連チップ抵抗器の裏面の平面図
【図２】本発明の第２の実施例における多連チップ抵抗
器の表面の平面図
器の表面の平面図
【図３】本発明の第３の実施例における多連チップ抵抗
器の裏面の平面図
器の裏面の平面図
【図４】（ａ）は従来の多連チップ抵抗器の表面の平面
図 （ｂ）は従来の多連チップ抵抗器の裏面の平面図
図 （ｂ）は従来の多連チップ抵抗器の裏面の平面図
【図５
】ディジタル回路用のプルアップ抵抗回路の一例を示す
模式図
】ディジタル回路用のプルアップ抵抗回路の一例を示す
模式図
【図６】並列型ＳＩＰ抵抗ネットワークの斜視図
１１ 絶縁基板
１２ 端子電極
１３，１３ａ 上部電極
１４，１４ａ コモン端子電極
１５ 抵抗膜
１６ 裏面絶縁膜
Claims (2)
- 【請求項１】方形の絶縁基板と、この絶縁基板の対向す
る両端面から絶縁基板の裏面にかけて形成された複数の
端子電極と、前記絶縁基板の表面に形成された上面電極
と、前記各端子電極の一方の端と前記上部電極間に形成
された抵抗膜等の複数の膜状回路素子とを備えた多連チ
ップ部品。 - 【請求項２】絶縁基板の裏面側の端子電極の両端部面を
除いて絶縁基板の裏面に絶縁膜を形成した請求項１記載
の多連チップ部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1064191A JP2969977B2 (ja) | 1991-01-31 | 1991-01-31 | 多連チップ部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1064191A JP2969977B2 (ja) | 1991-01-31 | 1991-01-31 | 多連チップ部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04245604A true JPH04245604A (ja) | 1992-09-02 |
| JP2969977B2 JP2969977B2 (ja) | 1999-11-02 |
Family
ID=11755843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1064191A Expired - Fee Related JP2969977B2 (ja) | 1991-01-31 | 1991-01-31 | 多連チップ部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2969977B2 (ja) |
-
1991
- 1991-01-31 JP JP1064191A patent/JP2969977B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2969977B2 (ja) | 1999-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2559954B2 (ja) | 階段状多層相互接続装置 | |
| US5384433A (en) | Printed circuit structure including power, decoupling and signal termination | |
| JPH05102648A (ja) | プリント基板 | |
| US4538143A (en) | Light-emitting diode displayer | |
| US4426774A (en) | Process for producing a circuit module | |
| US5739743A (en) | Asymmetric resistor terminal | |
| US4345300A (en) | Recessed circuit module | |
| JPH02301182A (ja) | 薄型実装構造の回路基板 | |
| JPH04245604A (ja) | 多連チップ部品 | |
| JP2633721B2 (ja) | 面実装用ネットワーク型電子部品 | |
| JPH0458189B2 (ja) | ||
| JPS62204561A (ja) | 混成ｉｃ | |
| JPS62208691A (ja) | 両面実装型混成集積回路 | |
| JP2723514B2 (ja) | 半導体装置 | |
| JP2932728B2 (ja) | チップ形ネットワーク電子部品 | |
| JP2857823B2 (ja) | 回路基板に対する電子部品の実装構造 | |
| JPH06314885A (ja) | プリント多層配線基板モジュール | |
| JPH06350025A (ja) | 半導体装置 | |
| JPH1126910A (ja) | 電子部品のはんだ付け構造 | |
| JP2562797Y2 (ja) | 配線基板 | |
| JPS5956701A (ja) | チツプ抵抗 | |
| JPS59136986A (ja) | 回路基板及びその配線方法 | |
| JPS5841641B2 (ja) | 抵抗体 | |
| JPH02239577A (ja) | 表面実装用混成集積回路 | |
| JPS6086890A (ja) | 電子回路の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070827 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |