JPH03110610A - 画像処理プロセッサのデータメモリボード用小型メモリモジュール - Google Patents
画像処理プロセッサのデータメモリボード用小型メモリモジュールInfo
- Publication number
- JPH03110610A JPH03110610A JP2084780A JP8478090A JPH03110610A JP H03110610 A JPH03110610 A JP H03110610A JP 2084780 A JP2084780 A JP 2084780A JP 8478090 A JP8478090 A JP 8478090A JP H03110610 A JPH03110610 A JP H03110610A
- Authority
- JP
- Japan
- Prior art keywords
- board
- memory
- memory module
- small
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 66
- 238000000034 method Methods 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000002059 diagnostic imaging Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000002604 ultrasonography Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10159—Memory
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/366—Assembling printed circuits with other printed circuits substantially perpendicularly to each other
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Combinations Of Printed Boards (AREA)
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、画像処理プロセッサのデータメモリボード用
の小型メモリモジュールに関する。本発明は、特に、画
像処理プロセッサが、放射線学、ＮＭＲ，ガンマグラフ
ィーもしくは超音波記録により得られた画像を診断のた
めに視覚化するように使用される医療分野に適用される
。本発明は、医療映像学のように、大寸法（例えば、１
０２４点×１０２４点）の画像を生成し、ランダムアク
セスメモリ中に記憶するその他の分野にも応用すること
ができる。
の小型メモリモジュールに関する。本発明は、特に、画
像処理プロセッサが、放射線学、ＮＭＲ，ガンマグラフ
ィーもしくは超音波記録により得られた画像を診断のた
めに視覚化するように使用される医療分野に適用される
。本発明は、医療映像学のように、大寸法（例えば、１
０２４点×１０２４点）の画像を生成し、ランダムアク
セスメモリ中に記憶するその他の分野にも応用すること
ができる。
従来の技術
画像処理プロセッサは、表示モニタに接続された電子回
路である。この回路によって、光情報（また時には色の
情報）をモニタの画素に割り当てることができ、この光
情報は対応する画像メモリのメモリセルに記憶された物
理的情報で表される。従って、画像処理プロセッサは、
読み取るべき画像メモリのメモリセルを次々指定するこ
とができるように、アドレスデコーダを備え、メモリセ
ルの内容を読み取るための読取り回路、また勿論画像メ
モリ自体を備えている。通常、メモリはいわゆるダイナ
ミックメモリであり、その実質的なサイクルタイムは約
４０ナノ秒である。これは実際に、現在の時点でこのタ
イプのメモリを周波数２５メガヘルツで作動するクロッ
クで読み取ることができることを意味する。メモリセル
に記憶された物理データの値は一般に８ビツトで、また
パリティビットが含まれていれば９ビツトでコード化さ
れる。メモリの読取り／書込み回路を並列に配置するこ
とにより、各メモリアクセスサイクルで１バイトだけで
はなく、数バイト読み取ることができる。従って、これ
らの条件下で、毎秒１２０メガバイトのデータフロー速
度が得られる。
路である。この回路によって、光情報（また時には色の
情報）をモニタの画素に割り当てることができ、この光
情報は対応する画像メモリのメモリセルに記憶された物
理的情報で表される。従って、画像処理プロセッサは、
読み取るべき画像メモリのメモリセルを次々指定するこ
とができるように、アドレスデコーダを備え、メモリセ
ルの内容を読み取るための読取り回路、また勿論画像メ
モリ自体を備えている。通常、メモリはいわゆるダイナ
ミックメモリであり、その実質的なサイクルタイムは約
４０ナノ秒である。これは実際に、現在の時点でこのタ
イプのメモリを周波数２５メガヘルツで作動するクロッ
クで読み取ることができることを意味する。メモリセル
に記憶された物理データの値は一般に８ビツトで、また
パリティビットが含まれていれば９ビツトでコード化さ
れる。メモリの読取り／書込み回路を並列に配置するこ
とにより、各メモリアクセスサイクルで１バイトだけで
はなく、数バイト読み取ることができる。従って、これ
らの条件下で、毎秒１２０メガバイトのデータフロー速
度が得られる。
発明が解決しようとする課題
画像メモリは、通常電子ボードすなわち、いわゆる親ボ
ード上に取り付けられる。そして、この親ボードは一般
に電子装置キャビネット中に設置されるようになされて
いる。規定されたＶＭＥ型の基準を満たすため、親ボー
ドはそこに取り付ける部品も含めて、１５ｍｍ以下の厚
さでなければならない。親ボード間の公称間隔は２０．
３２ ｍｍである。これよりも厚さの厚い親ボードを備
えた画像処理プロセッサを作製することもできるが、こ
れによって作製された製品は、これらを設置しようとす
る電子装置キャビネットと互換性がなく、いずれにせよ
信頼性に劣る。
ード上に取り付けられる。そして、この親ボードは一般
に電子装置キャビネット中に設置されるようになされて
いる。規定されたＶＭＥ型の基準を満たすため、親ボー
ドはそこに取り付ける部品も含めて、１５ｍｍ以下の厚
さでなければならない。親ボード間の公称間隔は２０．
３２ ｍｍである。これよりも厚さの厚い親ボードを備
えた画像処理プロセッサを作製することもできるが、こ
れによって作製された製品は、これらを設置しようとす
る電子装置キャビネットと互換性がなく、いずれにせよ
信頼性に劣る。
画像処理プロセッサの画像メモリは、メモリセルがひと
まとめにされた集積回路を備える。一方で小型化が進み
、他方で高集積化が進んだことから、これら集積回路を
実装するための様々な種類のパッケージを一般的に生産
するに到った。初期のパッケージは１８個の接続ピンを
備え、２５６にのメモリセル（Ｋ＝１０２４）を備え、
平行六面体であり、幅約ｌＱ ｍ ｍ 、長さ約１５ｍ
ｍである。さらに最近ノパッケージは２５６ＫＸ４のメ
モリセルを備え、２０個の接続ピンを有し、幅約ｌＱｍ
ｍ、長さ約２Ｑｍｍである。これら２つのパッケージの
厚さはほぼ同等である。画像処理プロセッサは通常多数
の画像（−例では１６画像）を含むランダムアクセスメ
モリを有する。画像が、１０２４ Ｘ １０２４点で画
定され、８ビツトでの明るさのレベルの決定が各点にお
いて可能な場合には、メモリ中に１画像光たり８メガビ
ツトあるいは１メガバイトを保存することができる。
まとめにされた集積回路を備える。一方で小型化が進み
、他方で高集積化が進んだことから、これら集積回路を
実装するための様々な種類のパッケージを一般的に生産
するに到った。初期のパッケージは１８個の接続ピンを
備え、２５６にのメモリセル（Ｋ＝１０２４）を備え、
平行六面体であり、幅約ｌＱ ｍ ｍ 、長さ約１５ｍ
ｍである。さらに最近ノパッケージは２５６ＫＸ４のメ
モリセルを備え、２０個の接続ピンを有し、幅約ｌＱｍ
ｍ、長さ約２Ｑｍｍである。これら２つのパッケージの
厚さはほぼ同等である。画像処理プロセッサは通常多数
の画像（−例では１６画像）を含むランダムアクセスメ
モリを有する。画像が、１０２４ Ｘ １０２４点で画
定され、８ビツトでの明るさのレベルの決定が各点にお
いて可能な場合には、メモリ中に１画像光たり８メガビ
ツトあるいは１メガバイトを保存することができる。
最近の各パッケージは１メガビツトだけしか含むことが
できないことを考慮に入れて、親ボードに１２８個のパ
ッケージを取り付ける必要があることがわかる。各パッ
ケージの表面積を考慮にいれると、パッケージの数は余
りに大きい。その結果、はるかに寸法の大き過ぎる親ボ
ードが構成される。
できないことを考慮に入れて、親ボードに１２８個のパ
ッケージを取り付ける必要があることがわかる。各パッ
ケージの表面積を考慮にいれると、パッケージの数は余
りに大きい。その結果、はるかに寸法の大き過ぎる親ボ
ードが構成される。
この問題点を解決するため、基本集積回路を横に並べて
取り付ける中間印刷回路ボードの構成が知られており、
この中間印刷回路ボードは、親ボードに接続されるとき
に縁に沿って取り付けられる。
取り付ける中間印刷回路ボードの構成が知られており、
この中間印刷回路ボードは、親ボードに接続されるとき
に縁に沿って取り付けられる。
１つの電子装置キャビネットにおいて親ボード間で利用
可能な高さを考慮に一入れると、上記の解決法は古い型
のパッケージすなわち、メモリ数が限られたパッケージ
の場合だけに検討することができる。最近のパッケージ
では、ボードの幅方向に沿うように置かれるパッケージ
の長さ２０ｍｍ０長辺は、標準間隔２０．３２ ｍｍに
は適合しない。そこで、中間印刷回路ボードを親ボード
中に傾斜させて差し込むことが提案されている。その結
果、中間印刷回路ボードの傾斜により、２つの親ボード
間に規定される標準幅と適合することが可能になる。
可能な高さを考慮に一入れると、上記の解決法は古い型
のパッケージすなわち、メモリ数が限られたパッケージ
の場合だけに検討することができる。最近のパッケージ
では、ボードの幅方向に沿うように置かれるパッケージ
の長さ２０ｍｍ０長辺は、標準間隔２０．３２ ｍｍに
は適合しない。そこで、中間印刷回路ボードを親ボード
中に傾斜させて差し込むことが提案されている。その結
果、中間印刷回路ボードの傾斜により、２つの親ボード
間に規定される標準幅と適合することが可能になる。
メモリのメモリセルを制御する回路は、原則としてメモ
リパッケージが接続されるラインを制御するため電流増
幅器を必要とする。これらの制御用電流増幅器は、同一
制御ラインにより電流増幅器に接続されるメモリパッケ
ージの人力のすべてに対応できる出力を備えていなけれ
ばならな七）。
リパッケージが接続されるラインを制御するため電流増
幅器を必要とする。これらの制御用電流増幅器は、同一
制御ラインにより電流増幅器に接続されるメモリパッケ
ージの人力のすべてに対応できる出力を備えていなけれ
ばならな七）。
既に述べたように、画像処理プロセッサは、比較的多数
の表示画像を管理可能でなければならない。
の表示画像を管理可能でなければならない。
その結果、プロセッサは、メモリパッケージが組み込ま
れ、必要であればそれらの傾斜コネクタを備える多数の
親ボードを有していなければならない。制御用電流増幅
器の限られた出力を考慮に入れると、画像処理プロセッ
サの親ボードは多数の電流増幅器を備えなければならな
い。そのため、親ボードの設計は、使用すべき画像の数
が特定の用途ごとに異なるように決定しなければならな
い。
れ、必要であればそれらの傾斜コネクタを備える多数の
親ボードを有していなければならない。制御用電流増幅
器の限られた出力を考慮に入れると、画像処理プロセッ
サの親ボードは多数の電流増幅器を備えなければならな
い。そのため、親ボードの設計は、使用すべき画像の数
が特定の用途ごとに異なるように決定しなければならな
い。
実際に、親ボード中への制御用電流増幅器の取り付けは
、ボードのメモリセルをアドレスするための接続が重な
り合うようになる。最終的に、このような重なりが画像
処理プロセッサの構成を複雑化する。
、ボードのメモリセルをアドレスするための接続が重な
り合うようになる。最終的に、このような重なりが画像
処理プロセッサの構成を複雑化する。
本発明は、互換性の基準に適合するのと同時に最新のパ
ッケージ（最高の性能を有する）を考慮に入れた汎用型
モジュールであって、メモリセルの電流増幅器の取り付
けの問題を自動的に解消するモジュールを提案すること
により上記問題点を解決することを目的とする。
ッケージ（最高の性能を有する）を考慮に入れた汎用型
モジュールであって、メモリセルの電流増幅器の取り付
けの問題を自動的に解消するモジュールを提案すること
により上記問題点を解決することを目的とする。
課題を解決するために手段
本発明に従えば、親ボードに縁に沿って差し込み可能な
ボードを使用する。このようなボードも複数の基本単位
の集積回路を備える。しかしこれらの集積回路は、矩形
ボードの長辺に長辺（２０ｍ ｍ ）が平行に位置する
ようにボード上に取り付けられるという明確な特徴を持
っている。通常、この解決法は、８つのパッケージを有
するボードを構成するため、長過ぎるボードの必要が生
じることから、この解決法は採用されない。長いボード
では、親ボードに接続可能なボードのコンタクトピンの
有効密度は低い。この低密度は、空間の無駄、嵩張りの
増加、互換性の低下、従って、信頼性の低下に繋がるの
である。
ボードを使用する。このようなボードも複数の基本単位
の集積回路を備える。しかしこれらの集積回路は、矩形
ボードの長辺に長辺（２０ｍ ｍ ）が平行に位置する
ようにボード上に取り付けられるという明確な特徴を持
っている。通常、この解決法は、８つのパッケージを有
するボードを構成するため、長過ぎるボードの必要が生
じることから、この解決法は採用されない。長いボード
では、親ボードに接続可能なボードのコンタクトピンの
有効密度は低い。この低密度は、空間の無駄、嵩張りの
増加、互換性の低下、従って、信頼性の低下に繋がるの
である。
本発明に従い、この方向付けを選択すると同時に、発明
者はボードの両側に電子パッケージを取り付けることを
考えついた。パッケージの長さを考慮すると、このよう
に構成したボードは、パッケージの列の両側に自由な空
間を与えることが明らかになった。そこで、ボード上に
取り付けられた電子パッケージ中に収納されるメモリセ
ルへのアクセスを制御するのに必要な制御用電流増幅器
を今度はボード自体に取り付けるために上記の自由空間
を効果的に利用した。このような条件の下で、上記ボー
ドは、制御増幅器のために上記親ボードの取り付は配置
を修正することなく、必要に応じて画像処理プロセッサ
の親ボード中に差し込み可能な独立した汎用型モジュー
ルを提供する。
者はボードの両側に電子パッケージを取り付けることを
考えついた。パッケージの長さを考慮すると、このよう
に構成したボードは、パッケージの列の両側に自由な空
間を与えることが明らかになった。そこで、ボード上に
取り付けられた電子パッケージ中に収納されるメモリセ
ルへのアクセスを制御するのに必要な制御用電流増幅器
を今度はボード自体に取り付けるために上記の自由空間
を効果的に利用した。このような条件の下で、上記ボー
ドは、制御増幅器のために上記親ボードの取り付は配置
を修正することなく、必要に応じて画像処理プロセッサ
の親ボード中に差し込み可能な独立した汎用型モジュー
ルを提供する。
課題を解決するための手段
本発明によれば、画像処理プロセッサの親ボード用の小
型メモリモジュールであって、矩形のメモリ集積回路が
取り付けられた少なくとも１つの印刷回路型の矩形の接
続ボードから構成されて、上記親ボードに対してほぼ直
角に長辺に沿って差し込み可能であり、 上記メモリ集積回路は、その長辺が上記接続ボードの長
辺と平行となるように上記接続ボードの両側に配置され
ており、上記接続ボードが、搭載する上記メモリ集積回
路に収納されたメモリセルを制御するために必要な一組
の電流増幅器をさらに搭載していることを特徴とする小
型メモリモジュールが提供される。
型メモリモジュールであって、矩形のメモリ集積回路が
取り付けられた少なくとも１つの印刷回路型の矩形の接
続ボードから構成されて、上記親ボードに対してほぼ直
角に長辺に沿って差し込み可能であり、 上記メモリ集積回路は、その長辺が上記接続ボードの長
辺と平行となるように上記接続ボードの両側に配置され
ており、上記接続ボードが、搭載する上記メモリ集積回
路に収納されたメモリセルを制御するために必要な一組
の電流増幅器をさらに搭載していることを特徴とする小
型メモリモジュールが提供される。
実施例
第１図は、画像処理プロセッサ用の親ボード１を斜視図
で示すものである。標準的な実施方法に従い、この画像
処理プロセッサはアドレスデコーダ２を備える。デコー
ダはキーボード３から供給されるプログラムにより制御
することができる。
で示すものである。標準的な実施方法に従い、この画像
処理プロセッサはアドレスデコーダ２を備える。デコー
ダはキーボード３から供給されるプログラムにより制御
することができる。
このデコーダは、バス４を介してメモリモジュール５の
ような１つまたは複数の小型メモリモジュールと接続し
ている。画像処理プロセッサは、特に画像の処理および
そのあとの画像変換のだめの他の回路を備えていること
ができる。プロセッサは通常表示モニタ６に接続してい
る。本発明のメモリモジュールは、少なくとも１つの印
刷回路型の矩形ボード７を備え、このボードの例えば第
一面に回路８〜１１のような基本単位のメモリ集積回路
が取り付けられている。ボード７は長平方向の縁に沿っ
て取付けられている。ボード７は、金属被覆された孔１
３に入るピン１２のような接続ピンにより、親ボード１
に垂直に差し込まれる。差込みが完了すると、ピンは孔
にはんだ付けされる。望ましい実施例では、本発明のモ
ジニールはピン１２のような４５個の有効ピンを備える
。これらのピンは、２．５４ｍｍの間隔をもつように隔
てられており、ボード７は約１４０ ｍｍの長さを有し
ている。
ような１つまたは複数の小型メモリモジュールと接続し
ている。画像処理プロセッサは、特に画像の処理および
そのあとの画像変換のだめの他の回路を備えていること
ができる。プロセッサは通常表示モニタ６に接続してい
る。本発明のメモリモジュールは、少なくとも１つの印
刷回路型の矩形ボード７を備え、このボードの例えば第
一面に回路８〜１１のような基本単位のメモリ集積回路
が取り付けられている。ボード７は長平方向の縁に沿っ
て取付けられている。ボード７は、金属被覆された孔１
３に入るピン１２のような接続ピンにより、親ボード１
に垂直に差し込まれる。差込みが完了すると、ピンは孔
にはんだ付けされる。望ましい実施例では、本発明のモ
ジニールはピン１２のような４５個の有効ピンを備える
。これらのピンは、２．５４ｍｍの間隔をもつように隔
てられており、ボード７は約１４０ ｍｍの長さを有し
ている。
集積回路８〜１１は、幅線ＩＱｍｍ、長さ約２０ｍｍの
最新パッケージで供給されるタイプの回路であるのが望
ましい。本発明に従えば、これらのパッケージは、その
長辺がボードの長辺と平行であるようにボード７上に取
り付けられることを特徴とする。第２図は、ボード７の
他方の面に４つの別の最新パッケージ１４〜１７の組が
最初の４つに対応する位置に取り付けられている様子を
示す。この集積回路のコンタクトピンの接続のため、印
刷回路ボード７は両面印刷回路のボードでよい。このボ
ードは、その２つの外側面の中間である内部層に接続ア
レーを備えることが望ましい。内部層は、一端でボード
のピン１２のようなコンタクトピンで、また他方はその
ボードに取り付けられた集積回路の金属被覆で終わって
いる。ボード７の構成には内部層アレーの多層形成が必
要性となる。−例では、この多層は８層から成る。また
このような構成では、ボードの面に集積回路を固定およ
び接続し、これら集積回路の位置決定を行うために、孔
をあけ、これを金属被覆する必要がある。短絡を防止す
るために、一方の面に対応する孔は、他方の面の孔の位
置からずらして設ける。集積回路８〜１１と１４〜１７
は、じか付は方法によって取り付けられる。この方法は
、パッケージを両面に取り付けることを可能にする。こ
の方法では、パッケージを予めボード上の適切な位置に
接着する。このように構成されたボードは、次に炉を通
過する。
最新パッケージで供給されるタイプの回路であるのが望
ましい。本発明に従えば、これらのパッケージは、その
長辺がボードの長辺と平行であるようにボード７上に取
り付けられることを特徴とする。第２図は、ボード７の
他方の面に４つの別の最新パッケージ１４〜１７の組が
最初の４つに対応する位置に取り付けられている様子を
示す。この集積回路のコンタクトピンの接続のため、印
刷回路ボード７は両面印刷回路のボードでよい。このボ
ードは、その２つの外側面の中間である内部層に接続ア
レーを備えることが望ましい。内部層は、一端でボード
のピン１２のようなコンタクトピンで、また他方はその
ボードに取り付けられた集積回路の金属被覆で終わって
いる。ボード７の構成には内部層アレーの多層形成が必
要性となる。−例では、この多層は８層から成る。また
このような構成では、ボードの面に集積回路を固定およ
び接続し、これら集積回路の位置決定を行うために、孔
をあけ、これを金属被覆する必要がある。短絡を防止す
るために、一方の面に対応する孔は、他方の面の孔の位
置からずらして設ける。集積回路８〜１１と１４〜１７
は、じか付は方法によって取り付けられる。この方法は
、パッケージを両面に取り付けることを可能にする。こ
の方法では、パッケージを予めボード上の適切な位置に
接着する。このように構成されたボードは、次に炉を通
過する。
金属被覆に予め施した錫めっきにより、パッケージ端末
は自動的にはんだ付けされる。
は自動的にはんだ付けされる。
集積回路を親ボードに接続するにはピン１２のような多
数のコシタクトピンを必要とすることから、ボード７の
長さは、ボード両面で、集積回路列の左右の端に余地を
残し、そこに増幅器１８〜２１のような制御増幅器を配
置する。これらの制御増幅器はボードの端に位置するの
が望ましい。このようにして、操作が単純化される。従
って、多層構造は少数の層でよく、エツチングもさほど
正確ではなくてもよい。さらに、制御ラインのインピー
ダンス整合は各ラインの始点で可能である。対照的なケ
ースではラインの両端各々に２つの抵抗が必要であるの
に対し、本発明においては１つの抵抗を直列に接続する
だけでよい。従って、制御増幅器と集積回路の列との間
の中間位置に制御増幅器と直列に抵抗を配置した。これ
によって、制御増幅器からの制御パルスの伝送が減衰し
、伝送時の信号の過剰振動が防止される。制御増幅器は
外部抵抗型であるのが望ましい。外部抵抗により、これ
ら増幅器は寸法が小型化し、ボード７の表面上にこれら
増幅器を配置することが可能になる。以上のように考慮
した寸法を計算に入れて、モジニール５は親ボードの平
面上的１５ｍｒｎの高さ２２があることから、電流基準
により規定される必要条件は問題なく満たされる。この
ような条件下で、本発明に従う画像処理プロセッサは既
存の機器と互換性がある。
数のコシタクトピンを必要とすることから、ボード７の
長さは、ボード両面で、集積回路列の左右の端に余地を
残し、そこに増幅器１８〜２１のような制御増幅器を配
置する。これらの制御増幅器はボードの端に位置するの
が望ましい。このようにして、操作が単純化される。従
って、多層構造は少数の層でよく、エツチングもさほど
正確ではなくてもよい。さらに、制御ラインのインピー
ダンス整合は各ラインの始点で可能である。対照的なケ
ースではラインの両端各々に２つの抵抗が必要であるの
に対し、本発明においては１つの抵抗を直列に接続する
だけでよい。従って、制御増幅器と集積回路の列との間
の中間位置に制御増幅器と直列に抵抗を配置した。これ
によって、制御増幅器からの制御パルスの伝送が減衰し
、伝送時の信号の過剰振動が防止される。制御増幅器は
外部抵抗型であるのが望ましい。外部抵抗により、これ
ら増幅器は寸法が小型化し、ボード７の表面上にこれら
増幅器を配置することが可能になる。以上のように考慮
した寸法を計算に入れて、モジニール５は親ボードの平
面上的１５ｍｒｎの高さ２２があることから、電流基準
により規定される必要条件は問題なく満たされる。この
ような条件下で、本発明に従う画像処理プロセッサは既
存の機器と互換性がある。
親ボードに対して水平方向に、従って、ボード７にほぼ
平行な方向に集積回路パッケージを方向付け、このボー
ドの両面にパッケージを分布することによって、このモ
ジニールに有効な所定数のピンでコンタクトピン間に標
準的な間隔を置いて得られた製品の長さより短い長さの
部品を構成可能であることが認められる。対照的なケー
ス、特に集積回路が両面に配置されない場合には、過剰
な長さのモジュールを作製する必要があり、小型化が困
難になり、従って、作製されたプロセッサの信頼性と互
換性を損なうことになる。
平行な方向に集積回路パッケージを方向付け、このボー
ドの両面にパッケージを分布することによって、このモ
ジニールに有効な所定数のピンでコンタクトピン間に標
準的な間隔を置いて得られた製品の長さより短い長さの
部品を構成可能であることが認められる。対照的なケー
ス、特に集積回路が両面に配置されない場合には、過剰
な長さのモジュールを作製する必要があり、小型化が困
難になり、従って、作製されたプロセッサの信頼性と互
換性を損なうことになる。
市場で入手可能な最新の集積回路パッケージは様々な基
準に従って構成された１メガビツトの有効容量を有する
が、４ピツ）２５６ Ｋワードの容量で構成されている
のが望ましい。その結果、ボード１個当たり８個の集積
回路、従って、ボード１個当たり２５６にビットの４
Ｘ ８ ＝３２区分でモジュールにアクセスされ、３２
ビツト２５６にワードと成る。これにより、場合によっ
てはアクセス速度を高めることができる。実際に、画素
の明るさは数ビット（例えば８ビツト）にコード化され
る。この手順で、最終的には、（その明るさを３２にコ
ード化される）単一の画素を表す３２ビツトの１ワード
だけではなく、（明るさを通常の通り２ビツトに各々コ
ード化して）１６個の結合した画素にアクセスすること
もできる。
準に従って構成された１メガビツトの有効容量を有する
が、４ピツ）２５６ Ｋワードの容量で構成されている
のが望ましい。その結果、ボード１個当たり８個の集積
回路、従って、ボード１個当たり２５６にビットの４
Ｘ ８ ＝３２区分でモジュールにアクセスされ、３２
ビツト２５６にワードと成る。これにより、場合によっ
てはアクセス速度を高めることができる。実際に、画素
の明るさは数ビット（例えば８ビツト）にコード化され
る。この手順で、最終的には、（その明るさを３２にコ
ード化される）単一の画素を表す３２ビツトの１ワード
だけではなく、（明るさを通常の通り２ビツトに各々コ
ード化して）１６個の結合した画素にアクセスすること
もできる。
８つのボードの結合により、３２個の８ビツト画素で使
用される１６個の１６ビツト画素を得ることができる。
用される１６個の１６ビツト画素を得ることができる。
従って、各モジュールは画像の１／８を含む。各モジュ
ールが８つの画像に関連することは明らかである。実際
に、同じ画像の８区分は列に対応する。これによって、
各メモリにアクセスを得ることが可能な速度より２４倍
速い速度で８区分の並行走査（しかし、時間には若干の
ずれがある）を実施して得られるビデオ信号を生成する
ことができる。この処理方法は、ＶＥＭに応用した場合
には、非常に高い性能のメモリを実現し、また画像処理
に応用した場合には、毎秒１２０メガバイト供給するこ
とができることがわかる。さらに、特に３２ビツト語で
処理するような場合には、１つのモジュールに収納され
る３２ビツトの２６５にワードへのアクセスを得るため
には、通常使用可能な２０個のアドレスビットから１８
ビツトだけを使用する必要があることもわかるであろう
。そこで、バイトでの読取りまたは書込み用の命令を構
成するために、２つの下位アドレスビットをデコーディ
ングの後使用する。勿論、本発明に従うメモリモジュー
ルは８ビツト語で操作することも可能である。この場合
、従来の方法で、２０ビツトのアドレス指定で１メガバ
イトを含むモジニールにアクセスを得ることができる。
ールが８つの画像に関連することは明らかである。実際
に、同じ画像の８区分は列に対応する。これによって、
各メモリにアクセスを得ることが可能な速度より２４倍
速い速度で８区分の並行走査（しかし、時間には若干の
ずれがある）を実施して得られるビデオ信号を生成する
ことができる。この処理方法は、ＶＥＭに応用した場合
には、非常に高い性能のメモリを実現し、また画像処理
に応用した場合には、毎秒１２０メガバイト供給するこ
とができることがわかる。さらに、特に３２ビツト語で
処理するような場合には、１つのモジュールに収納され
る３２ビツトの２６５にワードへのアクセスを得るため
には、通常使用可能な２０個のアドレスビットから１８
ビツトだけを使用する必要があることもわかるであろう
。そこで、バイトでの読取りまたは書込み用の命令を構
成するために、２つの下位アドレスビットをデコーディ
ングの後使用する。勿論、本発明に従うメモリモジュー
ルは８ビツト語で操作することも可能である。この場合
、従来の方法で、２０ビツトのアドレス指定で１メガバ
イトを含むモジニールにアクセスを得ることができる。
第１図は、親ボード上に取り付けられた本発明に従うメ
モリモジコールを斜めに見た図であり、第２図は、互い
に隣接して取り付けられた本発明に従う複数のメモリモ
ジュールを上から見た図である。 （主な参照番号） １・・親ボード、 ２・・デコーダ、３・・キーボ
ード、 ４・・バス、 ５・・メモリモジュール、 ６・・表示モニタ、 ７・・矩形ボード、８〜１１・・
メモリ集積回路、 １２・・ピン、 １３・・孔、 １４〜１７・・パッケージ、 １８〜２１・・制御増幅器、
モリモジコールを斜めに見た図であり、第２図は、互い
に隣接して取り付けられた本発明に従う複数のメモリモ
ジュールを上から見た図である。 （主な参照番号） １・・親ボード、 ２・・デコーダ、３・・キーボ
ード、 ４・・バス、 ５・・メモリモジュール、 ６・・表示モニタ、 ７・・矩形ボード、８〜１１・・
メモリ集積回路、 １２・・ピン、 １３・・孔、 １４〜１７・・パッケージ、 １８〜２１・・制御増幅器、
Claims (6)
- （１）画像処理プロセッサのデータメモリボード、すな
わち、いわゆる親ボード用の小型メモリモジュールであ
って、 矩形のメモリ集積回路が取り付けられた少なくとも１つ
の印刷回路型の矩形の接続ボードから構成されて、上記
親ボードに対してほぼ直角に長辺に沿って差し込み可能
であり、 上記メモリ集積回路は、その長辺が上記接続ボードの長
辺と平行となるように上記接続ボードの両側に配置され
ており、上記接続ボードが、搭載する上記メモリ集積回
路に収納されたメモリセルを制御するために必要な一組
の電流増幅器をさらに搭載していることを特徴とする小
型メモリモジュール。 - （２）上記親ボード上の上記接続ボードの高さが約１５
ｍｍであることを特徴とする請求項１記載の小型メモリ
モジュール。 - （３）上記一組の電流増幅器が、上記集積回路の列の両
端に配置されていることを特徴とする請求項１記載の小
型メモリモジュール。 - （４）上記電流増幅器が、外部抵抗型であることを特徴
とする請求項１記載の小型メモリモジュール。 - （５）４つの制御増幅器を備えることを特徴とする請求
項１記載の小型メモリモジュール。 - （６）上記集積回路が、ＱＵＩＰパッケージ形の回路で
あることを特徴とする請求項１記載の小型メモリモジュ
ール。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8904301A FR2645320B1 (fr) | 1989-03-31 | 1989-03-31 | Module memoire compact pour carte de memoire de donnees d'un processeur d'images |
| FR8904301 | 1989-03-31 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03110610A true JPH03110610A (ja) | 1991-05-10 |
Family
ID=9380291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2084780A Pending JPH03110610A (ja) | 1989-03-31 | 1990-03-30 | 画像処理プロセッサのデータメモリボード用小型メモリモジュール |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0392892A1 (ja) |
| JP (1) | JPH03110610A (ja) |
| FR (1) | FR2645320B1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5260892A (en) * | 1991-11-21 | 1993-11-09 | Sun Microsystems, Inc. | High speed electrical signal interconnect structure |
| US5164916A (en) * | 1992-03-31 | 1992-11-17 | Digital Equipment Corporation | High-density double-sided multi-string memory module with resistor for insertion detection |
| GB9410208D0 (en) * | 1994-05-21 | 1994-07-06 | Simpson Gareth D | Memory module |
| US5710733A (en) * | 1996-01-22 | 1998-01-20 | Silicon Graphics, Inc. | Processor-inclusive memory module |
| US5867419A (en) * | 1997-01-27 | 1999-02-02 | Silicon Graphics, Inc. | Processor-inclusive memory module |
| US6262890B1 (en) * | 1999-03-18 | 2001-07-17 | International Business Machines Corporation | Computer system utilizing front and backside mounted memory controller chipsets |
| US11294435B2 (en) * | 2018-12-14 | 2022-04-05 | Dell Products L.P. | Information handling system high density motherboard |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62107358A (ja) * | 1985-11-06 | 1987-05-18 | Oki Electric Ind Co Ltd | デイジ−・チエイン接続方式 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1232355A (en) * | 1983-09-02 | 1988-02-02 | Wang Laboratories, Inc. | Single in-line memory module |
| JPS60234290A (ja) * | 1984-05-07 | 1985-11-20 | Fujitsu Ltd | 磁気バブルメモリモジユ−ル |
| GB2170657B (en) * | 1985-02-05 | 1988-01-27 | Stc Plc | Semiconductor memory device |
-
1989
- 1989-03-31 FR FR8904301A patent/FR2645320B1/fr not_active Expired - Lifetime
-
1990
- 1990-03-20 EP EP90400755A patent/EP0392892A1/fr not_active Withdrawn
- 1990-03-30 JP JP2084780A patent/JPH03110610A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62107358A (ja) * | 1985-11-06 | 1987-05-18 | Oki Electric Ind Co Ltd | デイジ−・チエイン接続方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2645320A1 (fr) | 1990-10-05 |
| FR2645320B1 (fr) | 1993-09-03 |
| EP0392892A1 (fr) | 1990-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9019779B2 (en) | Apparatus and methods for a physical layout of simultaneously sub-accessible memory modules | |
| KR100235222B1 (ko) | 싱글 인라인 메모리 모듈 | |
| KR100213965B1 (ko) | 고속전기신호 상호접속구조 | |
| EP1422717B1 (en) | Memory system and memory subsystem | |
| US6850414B2 (en) | Electronic printed circuit board having a plurality of identically designed, housing-encapsulated semiconductor memories | |
| EP1194856B1 (en) | A memory expansion module including multiple memory banks and a bank control circuit | |
| US5283877A (en) | Single in-line DRAM memory module including a memory controller and cross bar switches | |
| US4545010A (en) | Memory identification apparatus and method | |
| US20060267172A1 (en) | Memory-Module Board Layout for Use With Memory Chips of Different Data Widths | |
| JPH10173122A (ja) | メモリモジュール | |
| JP2003142646A (ja) | メモリモジュール用印刷回路基板及びメモリモジュール | |
| US7394715B1 (en) | Memory system comprising memories with different capacities and storing and reading method thereof | |
| US4882700A (en) | Switched memory module | |
| JPH03110610A (ja) | 画像処理プロセッサのデータメモリボード用小型メモリモジュール | |
| US4190901A (en) | Printed circuit board apparatus which facilitates fabrication of units comprising a data processing system | |
| US6496404B1 (en) | Memory system for use on a circuit board in which the number of loads is minimized | |
| US5064378A (en) | Mounting of DRAMs of different sizes and pinouts within limited footprint | |
| JPH0517900Y2 (ja) | ||
| JP2515755B2 (ja) | 半導体装置 | |
| US8050043B2 (en) | Printed circuit board facilitating expansion of number of memory modules and memory system including the same | |
| JPS62195199A (ja) | 記憶装置 | |
| JPH09114953A (ja) | メモリカード | |
| JPS61204996A (ja) | プリント板実装方法 | |
| JPH05303884A (ja) | ダイナミック・ランダム・アクセス・メモリ・モジュール |