JPH0470646B2 - - Google Patents

Description

【発明の詳細な説明】 〔概要〕 複数個の記憶素子を搭載しコネクタによつてバ
ツクパネルに搭載されるメモリプリント板ユニツ
トにおいて、バツクパネルとの接続に供せられる
コネクタの端子を、搭載する記憶素子に接続され
る第一の端子群と記憶素子に接続されない第二の
端子群とにわけ、バツクパネルを経由せず直接に
他のプリント板ユニツトとの接続に供せられるコ
ネクタの端子と第二の端子群との間に導体パター
ンを設けることにより、妨害信号の混入の排除と
コストダウンとを図つたもの。

〔産業上の利用分野〕

第３図は、電子計算機に用いられる主記憶装置
の構成を示す図であり、 １は、集積回路とプリント配線板とによつて構
成され、書込み信号・読取り信号・リフレツシユ
信号その他、読取り書込みに必要な信号を発生す
る制御用プリント板ユニツト（制御ユニツト）、 ２は、たとえば64ビツトの記憶素子を、それぞ
れ、複数個ずつ搭載した複数枚のプリント配線板
からなる記憶用プリント板ユニツト（メモリユニ
ツト）、 ３は基本の記憶容量の構成に必要な個数の記憶
素子を搭載する基本メモリユニツト、 ４は記憶容量を増設する際に用いられる複数個
の記憶素子を搭載する何枚かの増設メモリユニツ
ト、 ５は、制御ユニツト１・基本メモリユニツト３
および増設メモリユニツト４を搭載するバツクパ
ネルである。

なお、基本メモリユニツト３および増設メモリ
ユニツト４に用いられるプリント配線板の形状・
寸法およびパターン等は、コストダウンおよび保
守の便等を考慮して同一設計としている。

制御ユニツト１と基本メモリユニツト３および
増設メモリユニツト４との間は、バツクパネル５
に設けられる記憶容量等に応じた多数本の信号線
によつて並列に接続され、各プリント板ユニツト
とバツクパネル５との間はコネクタ（図示省略）
によつて接続されている。

また、図示省略の中央処理装置あるいはチヤネ
ルと記憶装置との間の信号線は、すべてバツクパ
ネル５を経由して制御ユニツト１に接続されてい
る。

ところで、記憶装置に用いられる記憶素子の実
装ビツト数の増大および記憶装置全体の記憶容量
の増大に伴つて、制御ユニツト１とバツクパネル
５との間に設けられるコネクタのピン数が不足す
るに至り、その結果、第４図に示すように、制御
ユニツト１と基本メモリユニツト３および増設メ
モリユニツト４との間の信号線の一部を、バツク
パネル５を経由せず、制御ユニツト１から別の線
l₁を経由して基本メモリユニツト３に接続し、更
にバツクパネル５を経由して増設メモリユニツト
４に接続するようになつた。

この際、基本メモリユニツト３および増設メモ
リユニツト４のプリント配線板の形状・寸法およ
びパターン等は、これまでどおり同一の設計によ
つて構成されることが望ましい。

〔従来の技術〕

第５図は従来例の説明図であり、３１，４１は
プリント配線板、３２，４２はバツクパネル５の
コネクタと結合されるコネクタ、３３，３４はバ
ツクパネル５と結合されないコネクタ、３４，４
４はコネクタ３２，４２とコネクタ３３，４３と
を接続する導体パターン、またMEは搭載される
記憶素子（ただし１個のみ示す）である。

すなわち、制御ユニツト１からバツクパネル５
を経由せず別の線l₁を経由して与えられる信号
は、まずコネクタ３３から基本メモリユニツト３
に与えられ、導体パターン３４を通つて記憶素子
MEに与えられ、続いてコネクタ３２とバツクパ
ネル５内の線l₂を経てコネクタ４２から増設メモ
リユニツト４に与えられる。

〔発明が解決しようとする問題点〕

上記構成メモリプリント板ユニツト（基本メモ
リユニツト・増設メモリユニツト）においては、
増設メモリユニツト４において、コネクタ４３の
各端子が開放されているので、これに接続されて
いる導体パターン４４の一部から容量性の妨害信
号を受け易いという問題点があり、この部分の導
体パターンを設けないとすると、プリント配線板
について２種類の製品を製造することになりコス
トダウン上の問題点が生ずる。

したがつて、本発明の目的は、妨害信号に強く
且つ安価なメモリプリント板ユニツトを提供する
ことにある。

〔問題点を解決するための手段〕

第１図は本発明の構成図であり、６ａはプリン
ト配線板、 ６b′と６b″はバツクパネルに嵌合される第一の
コネクタ６ｂの構成要素であり、 ６b′は搭載する記憶素子MEに接続される第一
の端子群、 ６b″は搭載する記憶素子MEに接続されない第
二の端子群、 ６ｃはバツクパネルに嵌合されない第二のコネ
クタ、 ６ｄは第一のコネクタ６ｂの第二の端子群６
b″と第二のコネクタ６ｃの端子群とをそれぞれ接
続する導体パターンである。

〔作用〕

すなわち、本発明のメモリプリント板ユニツト
を基本メモリユニツトとして用いる場合には、バ
ツクパネル５側で第一の端子群６b′および第二の
端子群６b″の対応する端子間を接続しておくこと
によつて、制御ユニツト１から第二のコネクタ６
ｃに与えられる信号を、導体パターン６ｄ・第二
の端子群６b″・第一の端子群６b′を経て各記憶素
子MEに供給する。

またこれを増設メモリユニツトとして用いる場
合には、基本メモリユニツトを経由して与えられ
る信号を、第一の端子群６b′から各記憶素子ME
に供給し、導体パターン６ｄの両端すなわち第二
のコネクタ６ｃおよび第二の端子群６b″をともに
開放状態にすることによつて、妨害信号を受けな
いようにする。

〔実施例〕

第２図は実施例の説明図であり、６０は基本メ
モリユニツト、６１……６Ｎは増設メモリユニツ
トであり、制御ユニツト１から線l₁を経て基本メ
モリユニツト６０に与えられた信号は、第二の端
子群６b″から、バツクパネル５の線l₂を経て、基
本メモリユニツト６０および増設メモリユニツト
６１〜６Ｎの記憶素子MEに供給される。

基本メモリユニツト６０および増設メモリユニ
ツト６１〜６Ｎのプリント配線板はすべて同一設
計のものでよく、また導体パターン６ｄは両端が
開放されているので妨害信号の影響を受けない。

〔発明の効果〕 以上説明したように、本発明によれば、妨害信
号を影響を受けず且つ安価なメモリプリント板ユ
ニツトが得られるので記憶装置の信頼性と向上と
コストダウンを図ることができる。

【図面の簡単な説明】

第１図は本発明の構成図、第２図は実施例の構
成図、第３図は主記憶装置の構成図、第４図は利
用分野の説明図、第５図は従来例の説明図であ
る。 図中、６ａはプリント配線板、６ｂは第一のコ
ネクタ、６b′は第一の端子群、６b″は第二の端子
群、６ｃは第二のコネクタ、６ｄは導体パター
ン、１は制御ユニツト、５はバツクパネル、６０
は基本メモリユニツト、６１〜６Ｎは増設メモリ
ユニツトである。

Claims (1)

1. 【特許請求の範囲】 １ コネクタによつてバツクパネルに搭載され複
   数ビツトの記憶容量の複数個の記憶素子を搭載す
   るメモリプリント板ユニツトであつて、 搭載する記憶素子に接続される第一の端子群と
   搭載する記憶素子に接続されない第二の端子群と
   を有し前記バツクパネルのコネクタと結合される
   第一のコネクタ６ｂと、 前記バツクパネルに嵌合されない第二のコネク
   タ６ｃと、 第一のコネクタ６ｂの第二の端子群と第二のコ
   ネクタ６ｃの端子群とをそれぞれ接続する導体パ
   ターン６ｄとを備えることを特徴とするメモリプ
   リント板ユニツト。