JPH0244541Y2 - - Google Patents
Info
- Publication number
- JPH0244541Y2 JPH0244541Y2 JP1984080580U JP8058084U JPH0244541Y2 JP H0244541 Y2 JPH0244541 Y2 JP H0244541Y2 JP 1984080580 U JP1984080580 U JP 1984080580U JP 8058084 U JP8058084 U JP 8058084U JP H0244541 Y2 JPH0244541 Y2 JP H0244541Y2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output pins
- circuit board
- printed circuit
- pattern wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000004308 accommodation Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Structure Of Printed Boards (AREA)
- Combinations Of Printed Boards (AREA)
- Mounting Of Printed Circuit Boards And The Like (AREA)
Description
【考案の詳細な説明】
(a) 考案の技術分野
本考案はプリント基板の両面に直交するように
半導体素子を有する複数のアレーカードが塔載さ
れて形成されたプリント板ユニツトに関する。
半導体素子を有する複数のアレーカードが塔載さ
れて形成されたプリント板ユニツトに関する。
(b) 従来技術と問題点
プリント基板の両面に複数のアレーカードが塔
載されたプリント板ユニツトは第１図に示すよう
に形成されている。第１図は従来のプリント板ユ
ニツトの構成を示す、ａ図は平面図、ｂ図は側面
図、ｃ図は斜視図、ｄ図は入出力ピンの収容図で
ある。
載されたプリント板ユニツトは第１図に示すよう
に形成されている。第１図は従来のプリント板ユ
ニツトの構成を示す、ａ図は平面図、ｂ図は側面
図、ｃ図は斜視図、ｄ図は入出力ピンの収容図で
ある。
基板１の表面１Ａと裏面１Ｂのそれぞれにはパ
ターン配線に接続された半導体素子を有する複数
のアレーカード３が実装されている。このアレー
カード３に入出力される信号は基板１に設けられ
た制御回路２よりパターン配線４によつて入出力
ピン５を介して接続されるように形成されてい
る。このような入出力ピン５はｃ図に示すように
アレーカード３の両面に２列の配列で複数個が配
設され、基板１の表面１Ａおよび裏面１Ｂに設け
られた所定のランドに固着されている。
ターン配線に接続された半導体素子を有する複数
のアレーカード３が実装されている。このアレー
カード３に入出力される信号は基板１に設けられ
た制御回路２よりパターン配線４によつて入出力
ピン５を介して接続されるように形成されてい
る。このような入出力ピン５はｃ図に示すように
アレーカード３の両面に２列の配列で複数個が配
設され、基板１の表面１Ａおよび裏面１Ｂに設け
られた所定のランドに固着されている。
このような構成では一般的にアレーカード３は
同一種類に形成され、表面１Ａ、裏面１Ｂのいづ
れにでも装着できるように形成されている。例え
ばｄ図に示すようにそれぞれの入出力ピン５に収
容される信号がS1−1，S1−2〜S1−o，S2−1，S2
−2〜S2−oとされている場合、表面１Ａに装着さ
れたものと裏面１Ｂに装着されたものとは各信号
の収容位置が表裏で対向するように装着すること
ができない。各信号が収容された入出力ピンの位
置はｃ図に示すように表面１Ａに装着されたアレ
ーカード３と裏面１Ｂに装着されるアレーカード
３との向きは矢印Ａ方向に反転させた場合、矢印
Ｂ方向に回転させた場合によつて異なる。そこ
で、プリント基板１のパターン配線４は表面１Ａ
側と裏面１Ｂ側とは異なつた配線パターンを形成
する必要がある。また、複式の接続を行う場合
は、パターン配線４によつて表面１Ａ側に位置さ
れた入出力ピン５に接続し、更にその入出力ピン
５からはパターン配線６によつて裏面１Ｂ側に位
置された入出力ピン５に接続することで行なわれ
る。
同一種類に形成され、表面１Ａ、裏面１Ｂのいづ
れにでも装着できるように形成されている。例え
ばｄ図に示すようにそれぞれの入出力ピン５に収
容される信号がS1−1，S1−2〜S1−o，S2−1，S2
−2〜S2−oとされている場合、表面１Ａに装着さ
れたものと裏面１Ｂに装着されたものとは各信号
の収容位置が表裏で対向するように装着すること
ができない。各信号が収容された入出力ピンの位
置はｃ図に示すように表面１Ａに装着されたアレ
ーカード３と裏面１Ｂに装着されるアレーカード
３との向きは矢印Ａ方向に反転させた場合、矢印
Ｂ方向に回転させた場合によつて異なる。そこ
で、プリント基板１のパターン配線４は表面１Ａ
側と裏面１Ｂ側とは異なつた配線パターンを形成
する必要がある。また、複式の接続を行う場合
は、パターン配線４によつて表面１Ａ側に位置さ
れた入出力ピン５に接続し、更にその入出力ピン
５からはパターン配線６によつて裏面１Ｂ側に位
置された入出力ピン５に接続することで行なわれ
る。
したがつて、このようなパターン配線６を設け
ることでは、配線長の増加およびパターン配線の
チヤネルの増加によるプリント基板１の配線層が
増加する問題を有していた。
ることでは、配線長の増加およびパターン配線の
チヤネルの増加によるプリント基板１の配線層が
増加する問題を有していた。
(c) 考案の目的
本考案の目的は入出力ピンの配列をプリント基
板の表面側と裏面側とで変えることなく、アレー
カードが表面側、裏面側のいずれに装着されて
も、常に、ライト情報が接続される入出力ピンに
対しては同類のライト情報の接続が行われるよう
に、接続される信号の種類が表裏で合致されるよ
うに入出力ピンの配列を形成することで前述の問
題点を除去したものを提供するものである。
板の表面側と裏面側とで変えることなく、アレー
カードが表面側、裏面側のいずれに装着されて
も、常に、ライト情報が接続される入出力ピンに
対しては同類のライト情報の接続が行われるよう
に、接続される信号の種類が表裏で合致されるよ
うに入出力ピンの配列を形成することで前述の問
題点を除去したものを提供するものである。
(d) 考案の構成
本考案は、かゝるプリント板ユニツトに於い
て、入出力ピンを２列に配列すると共に、ライト
情報の接続を行う該入出力ピンと、リード情報の
接続を行う該入出力ピンと、アドレス情報の接続
を行う該入出力ピンとを２分割し、２分割したそ
れぞれが該２列の左右方向または上下方向に対し
て対称に配置されるように構成する。
て、入出力ピンを２列に配列すると共に、ライト
情報の接続を行う該入出力ピンと、リード情報の
接続を行う該入出力ピンと、アドレス情報の接続
を行う該入出力ピンとを２分割し、２分割したそ
れぞれが該２列の左右方向または上下方向に対し
て対称に配置されるように構成する。
このように構成することによつて前述の目的を
達成することができる。
達成することができる。
(e) 考案の実施例
以下本考案を第２図を参考に詳細に説明する。
第２図は本考案によるプリント板ユニツトの一実
施例を示す、ａ１，ａ２，ａ３図は入出力ピンの
収容図、ｂ図は平面図、ｃ図は側面図である。
第２図は本考案によるプリント板ユニツトの一実
施例を示す、ａ１，ａ２，ａ３図は入出力ピンの
収容図、ｂ図は平面図、ｃ図は側面図である。
入出力ピン５の信号の収容は同種の信号が所定
個所を中心に対称になるように入出力ピンの収容
を割り付けすることにより、アレーカード３に接
続されるパターン配線４は表面１Ａと裏面１Ｂと
が同じ配線パターンに形成できるようにしたもの
である。
個所を中心に対称になるように入出力ピンの収容
を割り付けすることにより、アレーカード３に接
続されるパターン配線４は表面１Ａと裏面１Ｂと
が同じ配線パターンに形成できるようにしたもの
である。
例えば、記憶装置ではこのようなアレーカード
３には複数のメモリ素子を設け、それぞれのメモ
リ素子は制御部２の信号によつてアクセスされる
ように形成され、制御部２より送受される主な信
号はライト情報群、リード情報群、アドレス情報
群、その他の信号群および電源とに区分される。
３には複数のメモリ素子を設け、それぞれのメモ
リ素子は制御部２の信号によつてアクセスされる
ように形成され、制御部２より送受される主な信
号はライト情報群、リード情報群、アドレス情報
群、その他の信号群および電源とに区分される。
そこで、ａ１図はこれ等の信号が入出力ピン５
に対して鎖線Ｄを中心に左側にはライト情報
WD1〜WDo、リード情報RD1〜RDo、アドレス
情報ADD1〜ADDo、その他の信号S1〜Soの順序
で配列させ、右側にはライト情報WDo＋１〜
WDo＋ｎ，リード情報RDo＋１〜RDo＋ｎ，アド
レス情報ADDo＋１〜ADDo＋ｎ、その他の信号
So＋１〜So＋ｎの順序で配列させ、左右対称に収
容するようにしたものであり、この場合、その他
の信号S1〜SNとSN＋１〜SN＋Ｎとは全く同一の
信号になるよう配慮する必要がある。このように
配列すると、前述の矢印Ａ方向に反転した装着で
は表面１Ａ側と裏面１Ｂ側とはｃ図に示すように
互いに入出力ピン５をスルホールを介して同種の
信号に接続することができる。したがつて、表面
１Ａ側のメモリ素子が制御部２のアドレス通りに
選択される場合、裏面１Ｂ側のメモリ素子は異な
つた選択のされ方となる。しかし、裏面１Ｂ側の
メモリ素子でも所定のアドレスで２つのビツトが
選択されることはないのでメモリ素子として動作
する上での支障はない。
に対して鎖線Ｄを中心に左側にはライト情報
WD1〜WDo、リード情報RD1〜RDo、アドレス
情報ADD1〜ADDo、その他の信号S1〜Soの順序
で配列させ、右側にはライト情報WDo＋１〜
WDo＋ｎ，リード情報RDo＋１〜RDo＋ｎ，アド
レス情報ADDo＋１〜ADDo＋ｎ、その他の信号
So＋１〜So＋ｎの順序で配列させ、左右対称に収
容するようにしたものであり、この場合、その他
の信号S1〜SNとSN＋１〜SN＋Ｎとは全く同一の
信号になるよう配慮する必要がある。このように
配列すると、前述の矢印Ａ方向に反転した装着で
は表面１Ａ側と裏面１Ｂ側とはｃ図に示すように
互いに入出力ピン５をスルホールを介して同種の
信号に接続することができる。したがつて、表面
１Ａ側のメモリ素子が制御部２のアドレス通りに
選択される場合、裏面１Ｂ側のメモリ素子は異な
つた選択のされ方となる。しかし、裏面１Ｂ側の
メモリ素子でも所定のアドレスで２つのビツトが
選択されることはないのでメモリ素子として動作
する上での支障はない。
ａ２図は同様にそれぞれの信号を鎖線Ｅを中心
に上下対称に収容するようにしたもので、この様
に形成すると前述の矢印Ｂ方向の回転された装着
に適用できる。したがつて、表面１Ａと裏面１Ｂ
とに装着されるアレーカード３の向きによつてａ
１，ａ２図のいづれかを用いることで、プリント
基板１に於けるパターン配線４が表面１Ａと裏面
１Ｂとを同じパターンに形成することができる。
に上下対称に収容するようにしたもので、この様
に形成すると前述の矢印Ｂ方向の回転された装着
に適用できる。したがつて、表面１Ａと裏面１Ｂ
とに装着されるアレーカード３の向きによつてａ
１，ａ２図のいづれかを用いることで、プリント
基板１に於けるパターン配線４が表面１Ａと裏面
１Ｂとを同じパターンに形成することができる。
このように形成すると、ｂ図に示すように複式
に配線する場合は表面１Ａ側と裏面１Ｂ側とのそ
れぞれのアレーカード３の入出力ピン５がプリン
ト板基板１のスルーホールによつて接続されるた
め、制御部２より配線されるパターン配線４を所
定の入出力ピン５に接続することで行なえ、従来
のパターン配線６は不要となる。
に配線する場合は表面１Ａ側と裏面１Ｂ側とのそ
れぞれのアレーカード３の入出力ピン５がプリン
ト板基板１のスルーホールによつて接続されるた
め、制御部２より配線されるパターン配線４を所
定の入出力ピン５に接続することで行なえ、従来
のパターン配線６は不要となる。
(f) 考案の効果
以上説明したように、本考案はアレーカード３
に設けられた２列に配列された入出力ピン５に収
容される信号は同種の信号群が所定の方向に対称
となるよう２分割されて収容されたものである。
に設けられた２列に配列された入出力ピン５に収
容される信号は同種の信号群が所定の方向に対称
となるよう２分割されて収容されたものである。
これにより、従来のパターン配線６は不要とな
り、プリント基板１のパターン配線の配線層の削
減および配線長の短縮が図れ実用効果は大であ
る。
り、プリント基板１のパターン配線の配線層の削
減および配線長の短縮が図れ実用効果は大であ
る。
第１図は従来のプリント板ユニツトのａ図は平
面図、ｂ図は側面図、ｃ図は斜視図、ｄ図は入出
力ピンの収容図、第２図は本考案によるプリント
板ユニツトの一実施例を示す、ａ１，ａ２図は入
出力ピンの収容図、ｂ図は平面図、ｃ図は側面図
を示す。 図中において、１はプリント板基板、２は制御
部、３はアレーカード、４，６はパターン配線、
５は入出力ピンを示す。
面図、ｂ図は側面図、ｃ図は斜視図、ｄ図は入出
力ピンの収容図、第２図は本考案によるプリント
板ユニツトの一実施例を示す、ａ１，ａ２図は入
出力ピンの収容図、ｂ図は平面図、ｃ図は側面図
を示す。 図中において、１はプリント板基板、２は制御
部、３はアレーカード、４，６はパターン配線、
５は入出力ピンを示す。
Claims (1)
- 【実用新案登録請求の範囲】 平板状のアレーカードと、該アレーカードの複
数個を搭載するプリント基板とを備え、該プリン
ト基板の表面および裏面の所定個所に該アレーカ
ードの一辺を直交するように当接させ、該当接部
に配設された入出力ピンを介して該アレーカード
のパターン配線と、該プリント基板のパターン配
線との互いが接続されるように形成されたプリン
ト板ユニツトであつて、 前記入出力ピンを２列に配列すると共に、ライ
ト情報の接続を行う該入出力ピンと、リード情報
の接続を行う該入出力ピンと、アドレス情報の接
続を行う該入出力ピンとを２分割し、２分割した
それぞれが該２列の左右方向または上下方向に対
して対称に配置されてなることを特徴とするプリ
ント板ユニツト。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8058084U JPS60192493U (ja) | 1984-05-31 | 1984-05-31 | プリント板ユニツト |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8058084U JPS60192493U (ja) | 1984-05-31 | 1984-05-31 | プリント板ユニツト |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60192493U JPS60192493U (ja) | 1985-12-20 |
| JPH0244541Y2 true JPH0244541Y2 (ja) | 1990-11-27 |
Family
ID=30626561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8058084U Granted JPS60192493U (ja) | 1984-05-31 | 1984-05-31 | プリント板ユニツト |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60192493U (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5840616U (ja) * | 1981-09-10 | 1983-03-17 | 愛知機械工業株式会社 | 内燃機関のクランク軸主軸受装置 |
| JPS5911465B2 (ja) * | 1979-10-05 | 1984-03-15 | 富士重工業株式会社 | 自動車の後面衝突対策構造 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5911465U (ja) * | 1982-07-13 | 1984-01-24 | 三洋電機株式会社 | Ｉｃ取付用プリント板 |
-
1984
- 1984-05-31 JP JP8058084U patent/JPS60192493U/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5911465B2 (ja) * | 1979-10-05 | 1984-03-15 | 富士重工業株式会社 | 自動車の後面衝突対策構造 |
| JPS5840616U (ja) * | 1981-09-10 | 1983-03-17 | 愛知機械工業株式会社 | 内燃機関のクランク軸主軸受装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60192493U (ja) | 1985-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2859429B2 (ja) | 半導体チップ・パッケージ | |
| US6038132A (en) | Memory module | |
| US5164916A (en) | High-density double-sided multi-string memory module with resistor for insertion detection | |
| KR100235222B1 (ko) | 싱글 인라인 메모리 모듈 | |
| US6202110B1 (en) | Memory cards with symmetrical pinout for back-to-back mounting in computer system | |
| KR100822517B1 (ko) | 반도체 메모리 모듈 | |
| US20120250264A1 (en) | Memory module having memory chip and register buffer | |
| US4942453A (en) | IC package | |
| US5012389A (en) | Board wiring pattern for a high density memory module | |
| GB2145561A (en) | Driver device mounting | |
| US5064378A (en) | Mounting of DRAMs of different sizes and pinouts within limited footprint | |
| JPH0244541Y2 (ja) | ||
| US5260698A (en) | Integrated circuit for liquid crystal display | |
| JPH061095A (ja) | メモリカード | |
| JPS5836512B2 (ja) | 半導体メモリチツプの接続のための端子面配列を持つマルチチツプ配線 | |
| JP6006920B2 (ja) | 半導体モジュール及びモジュール基板 | |
| US7647447B2 (en) | Data bus connection for memory device | |
| JP2515755B2 (ja) | 半導体装置 | |
| JP2664720B2 (ja) | Ｉｃ実装装置 | |
| JPH09265774A (ja) | 積層メモリモジュール基板およびその基板へのアクセス方式 | |
| KR900004438B1 (ko) | 액정표시구동용 집적회로 | |
| JPH0514540Y2 (ja) | ||
| JPS62195199A (ja) | 記憶装置 | |
| KR20000021618A (ko) | 스택 메모리 | |
| JP2608915B2 (ja) | Ｉｃ実装装置 |