KR100822517B1 - 반도체 메모리 모듈 - Google Patents

반도체 메모리 모듈 Download PDF

Info

Publication number
KR100822517B1
KR100822517B1 KR1020060049262A KR20060049262A KR100822517B1 KR 100822517 B1 KR100822517 B1 KR 100822517B1 KR 1020060049262 A KR1020060049262 A KR 1020060049262A KR 20060049262 A KR20060049262 A KR 20060049262A KR 100822517 B1 KR100822517 B1 KR 100822517B1
Authority
KR
South Korea
Prior art keywords
semiconductor memory
circuit board
memory chips
printed circuit
same type
Prior art date
Application number
KR1020060049262A
Other languages
English (en)
Other versions
KR20070046697A (ko
Inventor
요셉 슈스터
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=37562787&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100822517(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20070046697A publication Critical patent/KR20070046697A/ko
Application granted granted Critical
Publication of KR100822517B1 publication Critical patent/KR100822517B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/097—Alternating conductors, e.g. alternating different shaped pads, twisted pairs; Alternating components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

본 발명은 전자인쇄회로기판과 상기 인쇄회로기판의 최소한 하나의 표면 영역에 장착된 동일한 유형의 다수의 반도체 메모리 칩을 포함하는 반도체 메모리 모듈에 있어서, 상기 인쇄회로기판은 제 1 방향(x)을 따라 상기 인쇄회로기판의 제 1 에지부에 만들어져 있는 접촉 스트립(contact strip)과 제 1 방향(x)을 따라 정렬되어 있는 다수의 전자 접촉부(electrical contact)를 포함하며, 상기 인쇄회로기판은 두 개의 제 2 에지부 사이에서 제 1 방향(x)을 따라 연장되어 있고, 상기 인쇄회로기판의 중심과 상기 인쇄회로기판의 각각의 제 2 에지부 사이에서, 동일한 타입의 반도체 칩들을 포함하는 최소한 두 인접 열(row)이 제 1 방향(x)에 수직인 제 2 방향(y)에서 하나의 칩이 다른 하나의 칩 위에 놓여있는 방식으로 배열되어 있으며, 각각의 두 열은 동일한 타입의 반도체 메모리 칩들이 제 1 방향(x)을 따라 서로의 옆에 나란하게 상기 인쇄회로기판의 표면 영역에 장착되어 있고, 동일한 타입의 상기 반도체 메모리 칩들은 직사각형 형태이며 보다 짧은 변(a)과 상기 짧은 변에 수직인 방향의 보다 긴 변(b)을 가지며, 동일한 타입의 상기 반도체 메모리 칩들은 상기 다른 길이의 변들이 교대로 연속하여 배열되어 있고 상기 최소한 두 인접 열이 서로 다른 길이의 변들로 배열되어 있고, 그들의 변이 접촉 스트립에 평행한 방향을 향하고 있으며, 제 2 방향(y)으로 서로 마주보는 위치에 배열된 동일한 타입의 두 개의 반도체 메모리 칩들 중 하나의 반도체 메모리 칩은 그것의 보다 짧은 변이 접촉 스트립에 평행한 방향을 향하고 있으며, 다른 하나의 반도체 메모 리 칩은 그것의 보다 긴 변이 접촉 스트립에 평행한 방향을 향하는 반도체 메모리 모듈에 관한 것이다.

Description

반도체 메모리 모듈{SEMICONDUCTOR MEMORY MODULE}
도 1은 종래의 메모리 모듈의 앞면(Figure 1a)과 뒷면(Figure 1b)의 개략적 평면도.
도 2는 본 발명에 따른 메모리 모듈의 일 실시예의 개략적인 평면도.
도 3은 본 발명에 따른 메모리 모듈의 또 다른 실시예의 개략적인 평면도.
도 4는 본 발명에 따른 메모리 모듈의 또 다른 실시예의 개략적인 평면도.
도 5는 도 2에서 나타낸 본 발명에 따른 메모리 모듈의 일 실시예의 개략적인 평면도 및 라인 버스 중 하나의 형태의 개략적 도면.
도 6은 도 2에서 나타낸 본 발명에 따른 메모리 모듈의 일 실시예의 개략적인 평면도 및 라인 버스 중 또 다른 형태의 개략적 도면.
도 7은 도 3에서 보인 본 발명에 따른 메모리 모듈의 또 다른 실시예의 개략적인 평면 및 라인 버스의 또 다른 형태의 개략적 도면.
본 발명은 반도체 구성 부품 생산 분야에 관한 것으로, 특히 전자인쇄회로기 판과 그 위에 장착된 다수의 동일한 타입의 반도체 메모리 칩을 포함하는 반도체 메모리 모듈에 관한 것이다.
현재의 반도체 메모리 모듈에는, 예로써 DRAMs(Dynamic Random Access Memories)와 같은 다수의 반도체 메모리 칩들이 전자인쇄회로기판에 장착되어 있는데 이들 반도체 메모리 칩들은 병렬로 작동될 수 있으며 전기 신호를 동시에 수신할 수 있다. 이러한 경우에, 전자인쇄회로기판은 전기 신호를 분배하는 일을 수행하며 접촉 터미널(contact terminal)을 구비하는 접촉 스트립(contact strip)을 통해서 상위 전자 부품에 연결될 수 있다. 전기 신호를 분배하고 데이터를 판독하기 위해, 상기 인쇄회로기판은 인쇄회로기판 내 다수의 판들에서 이어지는 컨덕터 트랙(conductor track)을 구비한다.
메모리의 성능에 대한 요구가 증가함에 따라 프로세스 내에서 모듈이나 회로기판의 공간차지의 증가 없이 더 많은 반도체 메모리 칩을 장착하는 것이 요구되고 있다. 더욱이 이러한 경우에 신호 전달 시간을 최대한 짧게 유지하기 위해 라인 트랙(line track)은 가능한 짧아지려는 성향이 있다.
반도체 메모리 모듈들은 전형적으로 반도체 메모리 칩들이 반도체 메모리 모듈의 중심에 대해 대칭적으로 배열되는 방식으로 설치된다. 예로써, 반도체 메모리 모듈의 중심과 반도체 메모리 모듈의 접촉 스트립과 수직을 이루는 에지 사이에, 최소한 8개의 동일한 타입의 반도체 메모리 칩들이 2열로 나란히 장착된다. 이때, 오직 이 8개의 반도체 메모리 칩들만이 데이터를 저장하는 용도로 사용되며 한 개의 반도체 메모리 칩은 데이터를 저장하고 읽어내는 과정에서의 오류를 막을 수 있도록 다른 8개의 반도체 메모리 칩들의 신호들을 비교하여 오류를 수정하는 메모리 칩으로 사용된다.
현대의 반도체 메모리 칩들은 정사각형이나 비정사각형(직사각형)의 형태를 갖는다. 이 경우, 일반적으로 반도체 메모리 칩들의 치수는 그것의 저장 용량에 비례하며 특히 큰 저장 용량을 가지는 현대의 반도체 메모리 칩들은 상대적으로 치수가 큰 것이 사실이다.
이러한 경우 산업상 일련의 생산에서 반도체 메모리 모듈들을 위한 전자인쇄회로기판들은 규정화된 규격 사이즈를 가지며 특히 DDR3-DRAM 메모리 칩과 같은 큰 저장 용량을 가지는 직사각형 모양의 메모리 칩들의 경우 더 이상 두 열(row)로 하나의 칩이 다른 하나의 칩 위에 위치하는 방식으로 나란하게 놓일 수 없다는 문제가 발생한다.
또한 메모리 칩들을 배열할 때, 모든 인접한 반도체 메모리 칩들에 있어서 신호 전달 시간이 가능한 한 균일해야 하며 컨덕터 트랙의 길이가 가능한 한 동일해야 한다. 더욱이 신호 전달 시간을 최대한 짧게 유지하기 위해 컨덕터 트랙의 길이들은 가능한 짧게 해야 한다.
따라서, DDR3-DRAM과 같은 상당히 커다란 크기의 직사각형 모양의 반도체 메모리 칩도 2열 위아래로 나란히 포개어 장착될 수 있으며 각각의 반도체 메모리 칩들까지의 컨덕터 트랙의 길이가 최대한 동일하며 최대한 짧은 반도체 메모리 모듈이 절대적으로 필요할 것이다.
상기 목적은 반도체 메모리 모듈이 각각의 청구항의 특징들을 가짐으로써 본 발명의 제안에 따라 달성된다. 본 발명의 바람직한 실시예는 종속 청구항들의 특징부에 명시되어 있다.
본 발명에 따르면, 전자인쇄회로기판과 상기 회로기판의 적어도 하나의 표면에 장착된 여러 개의 동일한 타입의 반도체 메모리 칩들을 포함하는 반도체 메모리 모듈이 제공된다. 이러한 경우에, 전자인쇄회로기판은 상기 인쇄회로기판의 제 1 에지부에서 제 1 방향(x)을 따라 만들어져 있으며 제 1 방향(x)을 따라 배열되어 있는 다수의 전기 접촉이 제공되는 접촉 스트립을 가지고 있다. 이때, 전자인쇄회로기판은 제 1 방향(x)과 수직인 제 2 방향(y)인 두 개의 제 2 에지부들 사이에서 상기 제 1 방향(x)을 따라서 뻗어있다.
전자인쇄회로기판의 중심과 두 개의 제 2 에지부 사이에서, 최소한 두 줄 이상의 같은 타입의 반도체 칩들 중 인접한 열들은 제 2 방향(y)에 대해 위아래로 배열된다. 이때, 각각의 두 줄 내에서, 동일한 타입의 반도체 메모리 칩들은 제 1 방향(x)을 따라서 인쇄된 인쇄회로기판의 바깥쪽 면 상에 서로 인접하게 장착된다. 이 경우에, 인접한 두 열의 반도체 메모리 칩들은 서로 마주보도록 배열된다.
동일한 타입의 반도체 메모리 칩들은 각각 보다 짧은 변과 보다 긴 변으로 이루어진 직사각형의 형태를 가지며, 긴 변은 짧은 쪽 변과 수직을 이루고 있다.
더 나아가, 상기 서로 동일한 타입의 두 줄 이상의 인접한 반도체 메모리 칩 들은 그들의 짧거나 또는 긴 변이 접촉 스트립과 평행하며 반도체 메모리 칩들은 서로 다른 길이의 변들이 교대로 연속해서 배열되어 있다. 다시 말해서, 반도체 메모리 칩들의 배열에 있어서, 보다 작은 쪽 변은 보다 긴 쪽 변 다음에 배열되고, 보다 긴 쪽 변은 보다 작은 쪽 변 다음에 배열된다. 다른 식으로 설명하자면, 한 줄에 배열된 연속적인 반도체 메모리 칩들은 서로 인접한 칩들이 90도로 회전되어 있다.
또한, 반도체 메모리 칩들은 다음과 같은 방법으로 배열된다. 두 개의 반도체 메모리 칩들 중 제 2 방향(y)과 반대로 배열된 하나의 칩은 그것의 짧은 변이 접촉 스트립과 평행하도록 놓이고, 상기 두 개의 반도체 메모리 칩들 중 다른 하나의 칩은 그것의 긴 변이 접촉 스트립과 평행한 방향을 향하도록 놓인다. 이 점에서 제 2 방향(y)에 평행인 반도체 메모리 칩들의 변들의 길이가 서로 번갈아 배열된다.
본 발명에 따르면, 반도체 메모리 칩들의 이러한 배열 선택은 직사각형의 형태를 가지는 반도체 메모리 칩들을 상기 모든 칩들이 같이 방향을 향하도록 대칭적으로 배열하여 전자인쇄회로기판에 장착할 때보다 상기 회로기판의 전체 사용 가능 범위의 적정한 공간 활용을 달성하는 것을 가능하게 해준다. 특히, 전자인쇄회로기판의 중심과 상기 회로기판의 각각의 제 2 에지부 사이에서 인접한 칩들이 0도 또는 180도가 회전되어 있는 경우(즉, 같은 길이의 변들끼리 평행한 경우)에는 상기 칩들의 긴 변이 반도체 메모리 칩들의 대칭적인 두 줄 배열을 허용하지 않는데 반해 본 발명에 따른 경우에는 직사각형 모양의 반도체 메모리 칩들을 전자인쇄회로 기판에 장착하는 것이 가능하다.
보다 바람직하게는, 최소한 네 개의 동일한 타입의 반도체 메모리 칩들이 전자인쇄회로기판의 표면 영역에 일렬로 배열되어야 한다. 특히, 최소한 8개의 동일한 타입의 반도체 메모리 칩들은 제 2 방향(y)으로 위아래의 두 열로 나뉘어 배열되어 전자인쇄회로기판의 표면 영역에 장착된다.
본 발명에 따른 반도체 메모리 모듈의 바람직한 실시예에서는, 전자 인쇄회로기판의 중심과 상기 회로기판의 각각의 제 2 에지부 사이의 표면 영역에 장착되는 동일한 타입의 반도체 메모리 칩들이 라인 버스 브랜칭(branching)으로 한번 연결된다. 이때, 동일한 타입의 최소 두 줄 이상의 인접한 반도체 메모리 칩들 중 한 줄의 메모리 칩들은 차례로 라인 버스 중 하나의 브랜치(branch)의 라인 트랙에 차례로 연결되며 상기 동일한 타입의 최소 두 줄 이상의 인접한 반도체 메모리 칩들 중 다른 한 줄의 반도체 메모리 칩들은 라인 버스의 다른 브랜치(branch)의 라인 트랙에 차례로 연결된다.
본 발명에 따른 반도체 메모리 모듈의 다른 바람직한 실시예에서는, 전자 인쇄회로기판의 중심과 상기 회로기판의 각각의 제 2 에지부 사이의 표면 영역에 장착되는 동일한 타입의 반도체 메모리 칩들이 라인 버스에 의해 연결되고, 동일한 타입의 최소 두 줄 이상의 인접한 반도체 메모리 칩들 중 한 줄의 칩들이 라인 버스의 라인 트랙들에 차례로 연결되어 있다. 그리고 동일한 타입의 최소 두 줄 이상의 인접한 반도체 메모리 칩들 중 다른 줄의 메모리 칩들도 라인 버스의 라인 트랙에 연결되어 있다.
본 발명에 따른 반도체 메모리 모듈의 바람직한 실시예에서는, 전자인쇄 회로기판의 중심과 상기 회로기판의 각각의 제 2 에지부 사이의 표면 영역에 장착되는 동일한 타입의 반도체 메모리 칩들이 라인 버스에 의해 연결되어 있으며 한편으로는 제 2 방향(y)으로 마주보도록 놓여있는 반도체 메모리 칩과 또 한편으로는 한 열 내에서 인접하는 반도체 메모리 칩이 라인 버스의 라인 트랙에 교대로 연결되어 있다.
본 발명에 따른 반도체 메모리 모듈은 JEDEC 표준(JEDEC Solid State Technology Association)에 따라 표준화된 DIMM 모듈이 바람직하다.
이하에서는 첨부한 도면을 참조하여 예시적인 실시예를 통해 본 발명을 보다 상세히 설명한다.
도면에서 동일한 요소들은 동일한 참조 번호에 의해 지정된다.
먼저, 종래의 메모리 모듈의 앞면(Figure 1a)과 뒷면(Figure 1b)의 개략적인 평면도를 나타내는 도 1(a) 및 도 1(b)을 참고한다. 전자인쇄회로기판(2)과 함께 상기 전자인쇄회로기판의 앞면과 뒷면의 표면 영역에 장착된 동일한 타입의 반도체 메모리 칩들(3) - 예를 들어 DRAM 메모리 칩과 같은 - 을 포함하는 상기 메모리 모듈은 그 전체가 참조 번호(1)로 지정된다. 상기 전자인쇄회로기판(2)은 제 1 방향(x)에 수직인 제 2 방향(y)에 평행하게 뻗어있는 두 개의 제 2 에지부(9) 사이에서 상기 제 1 방향(x)을 따라서 길게 연장되어있다. 정사각형 모양의 반도체 메모리 칩(3)은 상기 전자인쇄회로기판의 제 1 방향(x)을 기준으로 했을 때의 중심과 두 개의 제 2 에지부(9) 사이에서, 제 2 방향(y)의 방향으로 인접한 두 줄에 하나의 반도체 메모리 칩 위에 또 다른 하나의 반도체 메모리 칩이 위치하는 형태로 배열되어 있다. 동일한 타입의 상기 반도체 메모리 칩(3)은 상기 인쇄회로기판의 표면 영역에, 두 줄이 각각 제 1 방향(x)을 따라 나란하게 장착되어 있다. 이 경우에, 인접한 두 줄의 반도체 메모리 칩(3)은 각각 마주보도록 배열된다. 상기 반도체 메모리 칩(3)들과는 다른 레지스터 부품(5)은 전자인쇄회로기판(2)의 중앙에 배치되어 있다. 레지스터 부품(5)으로 들어가는 라인 버스(6)(그 중에서도 제어 및 어드레스 버스)는 (양쪽으로) 갈라져서 순 방향 루프를 따라 바람직하지 않은 신호 반사를 막는 역할을 수행하는 터미널(7)에 도달할 때까지 하나하나의 반도체 메모리 칩(3)들과 차례로 접촉한다. 각각의 반도체 메모리 칩(3)들로부터 도 1에는 도시되어 있지 않은 접촉 스트립과 합류하게 될, 상기 반도체 메모리 칩(3)들에 저장된 데이터를 판독하기 위한 데이터 라인(4)이 뻗어나온다. 제 1 방향(x)과 평행인 상기 전자인쇄회로기판(2)의 제 1 에지부(10)에 배열되어 있는 접촉 스트립은 제 1 방향(x)을 따라 정렬되어 있는 다수의 전자 접촉부를 구비한다. 접촉 스트립은 마더보드와 같은 상위 전자 부품에 접속되기 위해 있는 것이다.
도 2 내지 4는 본 발명에 따른 메모리 모듈의 실시예의 개략적인 평면도이다. 각 실시예에서 공통 사항은 본 발명에 따른 메모리 모듈이 전자인쇄회로기판(2)을 포함하고 상기 전자인쇄회로기판의 앞면과 뒷면의 표면 영역에 동일한 타입의 반도체 메모리 칩들(3) - 예를 들어 DRAM 메모리 칩과 같은 - 장착된다는 것이다. 상기 전자인쇄회로기판(2)은 제 1 방향(x)에 수직인 제 2 방향(y)에 평행하게 뻗어있는 두 개의 제 2 에지부(9) 사이에서 상기 제 1 방향(x)을 따라서 길게 뻗어 있다. 직사각형 모양의 반도체 메모리 칩(3)은 상기 전자인쇄회로기판의 제 1 방향(x)을 기준으로 했을 때의 중심과 두 개의 제 2 에지부(9) 사이에서, 제 2 방향(y)의 방향으로 하나의 반도체 메모리 칩 위에 또 다른 하나의 반도체 메모리 칩이 나란히 포개어져 있는 형태로 하여 인접한 두 줄로 배열되어 있다. 동일한 타입의 상기 반도체 메모리 칩(3)은 상기 인쇄회로기판의 표면 영역에, 두 줄이 각각 제 1 방향(x)을 따라 나란하게 장착되어 있다. 이 경우에, 인접한 두 줄의 반도체 메모리 칩(3)은 각각 마주보도록 배열된다. 상기 반도체 메모리 칩(3)들과는 다른 레지스터 부품(5)은 전자인쇄회로기판(2)의 중앙에 배치되어 있다. 각각의 반도체 메모리 칩(3)들로부터 접촉 스트립(11)과 합류하게 될, 상기 반도체 메모리 칩(3)들에 저장된 데이터를 판독하기 위한 데이터 라인(4)이 뻗어나온다. 제 1 방향(x)과 평행인 상기 전자인쇄회로기판(2)의 제 1 에지부(10)에 배열되어 있는 접촉 스트립(11)은 제 1 방향(x)을 따라 정렬되어 있는 다수의 전자 접촉부들을 구비한다. 접촉 스트립은 마더보드와 같은 상위 전자 부품에 접속되기 위해 있는 것이다.
동일한 타입의 반도체 메모리 칩(3)들은 짧은 변(a)과 긴 변(b)으로 이루어진 직사각형 형태를 가지며, 긴 변(b)은 짧은 변(a)과 수직 방향으로 뻗어있다. 이때, 상기 전자인쇄회로기판(2)의 표면 영역에 두 줄로 인접하게 장착되어있는 동일한 타입의 반도체 메모리 칩들은 그들의 짧거나 또는 긴 변이 접촉 스트립(11)과 평행하다. 특히, 이러한 반도체 메모리 칩 열의 배치에서는, 짧은 변(a)이 긴 변(b) 다음에 오며, 긴 변(b)이 짧은 변(a)의 다음에 배열된다. 결과적으로, 하나의 줄에 있는 연속적인 반도체 메모리 칩(3)들은 각각 인접한 다른 칩들에 대해 서로 90도로 회전되어 있다. 또한 반도체 메모리 칩(3)은 두 열을 제 2 방향(y)에서 보았을 때 마주보도록 배열된 두 개의 동일한 타입의 반도체 메모리 칩들 중 하나의 반도체 메모리 칩은 그것의 짧은 변(a)이 접촉 스트립(11)과 평행하며, 반면에 상기 두 개의 반도체 메모리 칩들 중 다른 하나의 반도체 메모리 칩은 그것의 긴 변(b)이 접촉 스트립(11)에 평행한 방향을 향하도록 배열된다. 전자인쇄회로기판 내 사용 가능한 공간의 바람직한 활용은 이러한 방법으로 달성할 수 있다.
도시된 전형적인 실시예에서는, 동일한 타입의 반도체 메모리 칩들의 긴 변(b)이 제 2 방향(y)에 대해 마주보게 위치한 반도체 메모리 칩(3)의 대칭 배치는 반도체 메모리 칩(3)의 짧은 변이 접촉 스트립 (11)에 평행한 경우에는 가능하지 않은 크기로 되어있다. 이러한 관점에서, 본 발명에 따른 직사각형 반도체 메모리 칩들의 배치만이 제 2 방향(y)에 대해 서로 마주보는 두 열에 위치하는 반도체 메모리 칩의 배치를 가능하게 한다.
도 2 및 도 3에서, 5개의 반도체 메모리 칩들이 전자인쇄회로기판(2)의 중심과 각각의 제 2 에지부(9) 사이에서 윗줄에 서로 인접하게 배열되어 있고, 반면에 4개의 반도체 메모리 칩들이 전자인쇄회로기판(2)의 중심과 각각의 제 2 에지부(9) 사이에서 아랫줄에 서로 인접하게 배열되어 있다. 전자인쇄회로기판(2)의 중심과 상기 전자인쇄회로기판의 제 2 에지부(9) 사이에서 보이는 윗줄과 아랫줄의 반도체 메모리 칩들 중 오직 8개만이 데이터 저장소로 이용되며, 반면에 전자인쇄회로기판 중심의 왼쪽과 오른쪽의 반도체 칩들은 오류 수정 칩(Error Correction Chip- ECC)의 역할을 한다. 도 2와 도 3에서 반도체 메모리 칩(3)은 전자인쇄회로기판(2)의 중심에 대해서 서로 대칭하게 배열된다.
도 4의 평면도에서는, 전자인쇄회로기판(2)의 중심에서 왼쪽에는 10개의 동일한 타입의 반도체 메모리 칩(3)이 표면 영역에 배열되어 있는데 반해, 중심에서 오른쪽에는 8개의 반도체 메모리 칩들이 표면 영역에 배열되어 있다. 이 경우에 중심에서 왼쪽 부분에 "ECC"로 표시된 반도체 메모리 칩들이 각각 오류 수정 칩으로서의 역할을 수행하게 된다. 결과적으로, 본 발명에 따른 메모리 모듈에서 도 4의 실시예는 상기 메모리 모듈의 중심에 대해 대칭적으로 설계되어 있지 않다.
요컨대, 36개의 반도체 메모리 칩들이 도 2 내지 도 4에 도시된 메모리 모듈의 앞면과 뒷면의 바깥쪽 영역에 장착되어 있다. 도 2와 도 3의 실시예에서, 라인 버스(그 중에서도 제어 및 어드레스 버스)의 각각의 터미널(7)들은 아랫줄의 반도체 메모리 칩들의 옆 위치에 배치되어 있다.
도 2와 도 3에서 도시된 바와 같은, 본 발명에 따른 메모리 모듈의 실시예는 다음과 같이 그 외견에 따라 달라진다 - 도 2에 나타낸 실시예에서의 라인 버스의 터미널(7)은 전자인쇄회로기판(2)의 아랫줄에 제 2 에지부(9) 근처에 배치되며, 반면 도 3에서 나타낸 실시예의 라인 버스 터미널(7)은 전자인쇄회로기판(2)의 중심 부근에 배열된다. 도 4에서 나타낸 본 발명에 따른 메모리 모듈의 실시예는 전술한 반도체 메모리 칩들의 비대칭 배열과 윗줄의 반도체 메모리 칩들의 옆에 배치된 터미널(7)의 배치(레지스터 부품(5)의 위)로 인해 도 2와 도 3의 실시예와 상이하다.
도 2 내지 도 4에는 도시되어 있지 않은 라인 버스(그 중에서도 제어 및 어드레스 버스)는 외부로부터 레지스터 부품(5)으로 들어가며, 터미널(7)에 도달할 때까지 각각의 반도체 메모리 칩(3)들과 접촉한다. 도시된 실시예는 상기 인쇄회로기판에 장착된 동일한 종류의 반도체 메모리 칩들의 배선(라인 버스)에 있어서 여러 가지 방법을 허용하고 있는데, 이에 대해서는 도 5 내지 도 7의 도면을 참조하여 좀더 자세하게 설명할 것이다.
도 5와 도 6은 라인 버스 중 하나의 형태와 도 2에 도시된 본 발명에 따른 메모리 모듈의 개략적인 평면도를 도시하고 있으며 도 7은 라인 버스 중 하나의 형태와 도 3에 도시된 본 발명에 따른 메모리 모듈의 개략적 평면도를 도시하고 있다.
불필요한 반복을 피하기 위하여 라인 버스만 설명한다. 메모리 모듈의 다른 특징부들에 관하여는 도 2와 도 3에 관한 설명을 각각 참고하면 된다.
도 5에 도시된 제어 및 처리 라인 버스는 외부로부터 레지스터 부품(5)으로 들어가며, 터미널(7)에 도달할 때까지 각각의 반도체 메모리 칩(3)과 접촉한다. 전자인쇄회로기판의 중심과 상기 회로기판의 각각의 제 2 에지부(9) 사이에 배열된 반도체 메모리 칩들에 대해서 라인 버스는 브랜치(branch)(13)(도 4의 위쪽 브랜치)와 브랜치(14)(도 4의 아래쪽 브랜치)로 갈라진다. 이 경우에 윗줄의 반도체 메모리 칩들은 위쪽 브랜치(13)와 연결되고 아랫줄의 반도체 메모리 칩들은 아래쪽 브랜치(14)와 연결된다. 각각의 브랜치(13),(14)는 독립적으로 터미널(7)에 도달한다. 이러한 배선은 동일한 길이를 가지며 반도체 메모리 칩(3) 사이에서 상대적으로 짧은 컨덕터 트랙의 길이들이 얻어진다는 장점이 있다. 도면에 도시된 예에서, 인접한 반도체 메모리 칩들 사이의 컨덕터 트랙의 길이는 21.0mm이다. 또한 레지스 터 부품(5)과 인접한 반도체 메모리 칩들 사이의 컨덕터 트랙 길이는 상대적으로 짧다.(예를 들어 윗줄의 반도체 메모리 칩까지의 길이는 3mm이며, 아랫줄의 반도체 메모리 칩까지의 길이는 17mm이다.)
도 6에 도시된 제어 및 처리 라인 버스(15)는 외부로부터 레지스터 부품(5)으로 들어가며, 터미널(7)에 도달할 때까지 각각의 반도체 메모리 칩(3)과 접촉한다. 이 경우에, 전자인쇄회로기판의 중앙과 상기 회로기판의 각각의 제 2 에지부(9) 사이 영역의 표면 영역에 장착된 동일한 타입의 반도체 메모리 칩들은 다음과 같은 방법으로 연결된다. 제 2 방향(y)으로 보았을 때 마주하고 있는 반도체 메모리 칩들과 하나의 줄 내에서 인접한 반도체 메모리 칩들은 라인 버스의 라인 트랙에 번갈아 가면서 연결된다. 제 1 방향(x)과 평행한 컨덕터 트랙의 길이들과 제 2 방향(y)과 평행한 컨덕터 트랙의 길이들은 이 경우에 동일하고 비교적 길이가 짧다. (예로써 도시된 실시예에서는 21mm.)
도 7에 도시된 제어 및 처리 라인 버스(8)는 외부로부터 레지스터 부품(5)으로 들어가며, 터미널(7)에 도달할 때까지 각각의 반도체 메모리 칩(3)과 접촉한다. 이 경우에, 동일한 타입의 인접한 반도체 메모리 칩(3)의 두 줄 중에서 윗줄(제 2 방향(y)으로 보았을 때)의 반도체 메모리 칩들이 라인 버스의 라인 트랙들에 차례대로 나란히 연결되고, 그 다음에 동일한 타입의 인접한 반도체 메모리 칩(3)의 두 줄 중에서 아랫줄(제 2 방향(y)으로 보았을 때)의 반도체 메모리 칩들이 상기 라인 버스의 라인 트랙들에 차례대로 나란히 연결된다. 이러한 배선은 반도체 메모리 칩(3) 사이에서 동일하며 비교적 짧은 길이의 컨덕터 트랙 길이들을 가질 수 있다는 장점이 있다. (예를 들어 주어진 도면에서의 3.0mm).
도 7에 도시된 바와 같은 라인 버스는 도 4에 도시된 본 발명에 따른 메모리 모듈의 실시예에 사용될 수도 있다. 이 경우에는 도 7의 라인 버스와 반대로 동일한 타입의 인접한 반도체 메모리 칩(3)의 두 줄 중에서 아랫줄(제 2 방향(y)으로 보았을 때)의 반도체 메모리 칩들이 라인 버스(8)의 라인 트랙들에 차례대로 나란히 연결되고, 그 다음에 동일한 타입의 인접한 반도체 메모리 칩(3)의 두 줄 중에서 윗줄(제 2 방향(y)으로 보았을 때)의 반도체 메모리 칩들이 상기 라인 버스의 라인 트랙들에 차례대로 나란히 연결되어 진다.
본 발명에 따르면, DDR3-DRAM과 같은 상당히 커다란 크기의 직사각형 모양의 반도체 메모리 칩도 2열 위아래로 나란히 포개어 장착될 수 있으며 각각의 반도체 메모리 칩들까지의 컨덕터 트랙의 길이가 최대한 동일하며 최대한 짧은 반도체 메모리 모듈이 제공된다.

Claims (8)

  1. 전자인쇄회로기판(2)과 상기 전자인쇄회로기판의 최소한 하나의 표면 영역에 장착된 동일한 타입의 다수의 반도체 메모리 칩(3)을 포함하는 반도체 메모리 모듈에 있어서,
    상기 전자인쇄회로기판은 제 1 방향(x)을 따라 상기 전자인쇄회로기판의 제 1 에지부(10)에 만들어져 있는 접촉 스트립(contact strip)(11)과 상기 제 1 방향(x)을 따라 정렬되어 있는 다수의 전자 접촉부(electrical contact)(12)를 포함하며, 상기 전자인쇄회로기판은 두 개의 제 2 에지부(9) 사이에서 상기 제 1 방향(x)을 따라 연장되어 있고,
    상기 전자인쇄회로기판의 중심과 상기 전자인쇄회로기판의 각각의 상기 제 2 에지부 사이에서, 상기 동일한 타입의 다수의 반도체 메모리 칩을 포함하는 최소한 두 인접 열(row)이 상기 제 1 방향(x)에 수직인 제 2 방향(y)에서 하나의 칩이 다른 하나의 칩 위에 놓여있는 방식으로 배열되어 있으며, 상기 각각의 두 열 내에서, 상기 동일한 타입의 다수의 반도체 메모리 칩들이 상기 제 1 방향(x)을 따라 서로 인접하게 상기 전자인쇄회로기판의 표면 영역에 장착되어 있고,
    상기 동일한 타입의 다수의 반도체 메모리 칩은 직사각형 형태이며 보다 짧은 변(a)과 상기 짧은 변에 수직인 방향의 보다 긴 변(b)을 가지며,
    상기 최소한 두 인접 열 내에서 상기 동일한 타입의 다수의 반도체 메모리 칩은 상기 다른 길이의 변들이 교대로 연속하여 배열되어 있고 그들의 변이 접촉 스트립에 평행한 방향을 향하고 있으며,
    상기 제 2 방향(y)에서 서로 마주보는 위치에 배열된 동일한 타입의 두 개의 반도체 메모리 칩들 중 하나의 반도체 메모리 칩은 그것의 보다 짧은 변이 접촉 스트립에 평행한 방향을 향하고 있으며, 다른 하나의 반도체 메모리 칩은 그것의 보다 긴 변이 접촉 스트립에 평행한 방향을 향하는
    반도체 메모리 모듈.
  2. 제 1 항에 있어서,
    최소한 네 개의 동일한 타입의 반도체 메모리 칩들이 상기 전자인쇄회로기판의 표면 영역에 반도체 메모리 칩 열로 장착되어 있는
    반도체 메모리 모듈.
  3. 제 1 항 또는 제 2 항에 있어서,
    동일한 타입의 9개의 반도체 메모리 칩들이 두 개의 열로 나뉘어 일 열에는 5개의 반도체 메모리 칩이 다른 열에는 4개의 반도체 메모리 칩이, 제 2 방향(y)으로 하나의 칩이 다른 하나의 칩 위에 위치하는 방식으로 배열된
    반도체 메모리 모듈.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 전자인쇄회로기판의 중심과 상기 전자인쇄회로기판의 각각의 제 2 에지부 사이에서, 상기 전자인쇄회로기판의 표면 영역에 장착된 상기 동일한 타입의 반도체 메모리 칩들은 브랜칭(branching)된 분리된 라인 버스(line bus)에 의해 연결되고, 인접하는 동일한 타입의 최소 두 반도체 메모리 칩 열(row) 중 하나의 열의 반도체 메모리 칩들은 상기 라인 버스의 하나의 브랜치(branch)의 라인 트랙(line track)에 차례로 연결되며, 상기 인접하는 동일한 타입의 최소 두 반도체 메모리 칩 열 중 다른 하나의 열의 반도체 메모리 칩들은 상기 라인 버스의 다른 브랜치의 라인 트랙에 차례로 연결되어있는
    반도체 메모리 모듈.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 전자인쇄회로기판의 중심과 상기 전자인쇄회로기판의 각각의 제 2 에지부 사이에서, 상기 전자인쇄회로기판의 표면 영역에 장착된 상기 동일한 타입의 반도체 메모리 칩들은 분리된 라인 버스(a separate line bus)에 의해 연결되고, 동일한 타입의 반도체 메모리 칩의 최소 두 개의 인접 열 중 하나의 열의 반도체 메모리 칩들은 상기 라인 버스의 라인 트랙(line track)에 차례로 연결되어 있으며, 또한 동일한 타입의 반도체 메모리 칩의 적어도 두 개의 인접 열 중 다른 열의 반도체 메모리 칩들이 상기 라인 버스의 라인 트랙에 차례로 연결되어 있는
    반도체 메모리 모듈.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 전자인쇄회로기판의 중심과 상기 전자인쇄회로기판의 각각의 제 2 에지부 사이에서, 전자인쇄회로기판의 표면 영역에 장착된 동일한 타입의 반도체 메모리 칩들은 분리된 라인 버스(line bus)에 의해 연결되고, 한편으로는 제 2 방향(y)에서 마주보도록 위치한 반도체 메모리 칩들과 다른 한편으로는 한 열 내에서 인접하는 반도체 메모리 칩들이 상기 라인 버스의 라인 트랙에 교대로 연결되어 있는
    반도체 메모리 모듈.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 반도체 메모리 모듈은 DIMM 모듈인
    반도체 메모리 모듈.
  8. 제 7 항에 있어서,
    상기 반도체 메모리 모듈은 JEDEC 고체 상태 기술 협회 표준(Solid State Technology Association Standard)에 따라 표준화된
    반도체 메모리 모듈.
KR1020060049262A 2005-10-31 2006-05-24 반도체 메모리 모듈 KR100822517B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005051998A DE102005051998B3 (de) 2005-10-31 2005-10-31 Halbleiterspeichermodul
DE102005051998.9 2005-10-31

Publications (2)

Publication Number Publication Date
KR20070046697A KR20070046697A (ko) 2007-05-03
KR100822517B1 true KR100822517B1 (ko) 2008-04-16

Family

ID=37562787

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060049262A KR100822517B1 (ko) 2005-10-31 2006-05-24 반도체 메모리 모듈

Country Status (4)

Country Link
US (1) US7315454B2 (ko)
JP (1) JP2007129185A (ko)
KR (1) KR100822517B1 (ko)
DE (1) DE102005051998B3 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4754235B2 (ja) * 2005-02-21 2011-08-24 Ｎｔｎ株式会社 回転伝達装置
DE102005051497B3 (de) * 2005-10-26 2006-12-07 Infineon Technologies Ag Speichermodul mit einer elektronischen Leiterplatte und einer Mehrzahl von gleichartigen Halbleiterchips
KR100834826B1 (ko) * 2007-01-25 2008-06-03 삼성전자주식회사 취급손상을 줄인 집적회로 모듈의 구조 및 모듈의 종단저항 배치방법
JP4372189B2 (ja) * 2007-12-27 2009-11-25 株式会社東芝 情報処理装置及び不揮発性半導体メモリドライブ
JP5497266B2 (ja) * 2008-01-31 2014-05-21 ピーエスフォー ルクスコ エスエイアールエル 半導体モジュール、基板および配線方法
JP4679656B2 (ja) * 2009-08-31 2011-04-27 株式会社東芝 情報処理装置及び不揮発性半導体メモリドライブ
JP2011090441A (ja) * 2009-10-21 2011-05-06 Elpida Memory Inc メモリモジュール
JP6006920B2 (ja) * 2011-07-04 2016-10-12 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体モジュール及びモジュール基板
US9082464B2 (en) 2012-02-14 2015-07-14 Samsung Electronics Co., Ltd. Memory module for high-speed operations
US11621244B2 (en) * 2019-11-15 2023-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
US11705427B2 (en) * 2021-10-05 2023-07-18 Mellanox Technologies, Ltd. Mirror-image chips on a common substrate

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0648077A (ja) * 1992-07-29 1994-02-22 Rohm Co Ltd Ｉｃメモリカード
KR20050041531A (ko) * 2003-10-31 2005-05-04 삼성전자주식회사 개선된 레지스터 배치 구조를 가지는 메모리 모듈

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4885841A (en) * 1989-02-21 1989-12-12 Micron Technology, Inc. Vibrational method of aligning the leads of surface-mount electronic components with the mounting pads of printed circuit boards during the molten solder mounting process
US5974331A (en) * 1997-04-04 1999-10-26 U S West, Inc. Method and system for dynamically assigning features and users to wireline interfaces
JP3718039B2 (ja) * 1997-12-17 2005-11-16 株式会社日立製作所 半導体装置およびそれを用いた電子装置
US6222739B1 (en) * 1998-01-20 2001-04-24 Viking Components High-density computer module with stacked parallel-plane packaging
JPH11288319A (ja) * 1998-01-28 1999-10-19 Seiko Instruments Inc 電子機器
US5936877A (en) * 1998-02-13 1999-08-10 Micron Technology, Inc. Die architecture accommodating high-speed semiconductor devices
US5982654A (en) * 1998-07-20 1999-11-09 Micron Technology, Inc. System for connecting semiconductor devices
US6353539B1 (en) * 1998-07-21 2002-03-05 Intel Corporation Method and apparatus for matched length routing of back-to-back package placement
US6160718A (en) * 1998-12-08 2000-12-12 Viking Components Multi-chip package with stacked chips and interconnect bumps
US6181004B1 (en) * 1999-01-22 2001-01-30 Jerry D. Koontz Digital signal processing assembly and test method
JP3515708B2 (ja) * 1999-05-17 2004-04-05 日本電気株式会社 半導体記憶装置
US6502161B1 (en) * 2000-01-05 2002-12-31 Rambus Inc. Memory system including a point-to-point linked memory subsystem
US20020006032A1 (en) * 2000-05-23 2002-01-17 Chris Karabatsos Low-profile registered DIMM
DE20108758U1 (de) 2001-05-25 2001-08-09 Infineon Technologies AG, 81669 München Anordnung von Speicherchipgehäusen auf DIMM-Platine
DE10131939B4 (de) * 2001-07-02 2014-12-11 Qimonda Ag Elektronische Leiterplatte mit mehreren bauartgleichen gehäusegefaßten Halbleiterspeichern
KR100429878B1 (ko) * 2001-09-10 2004-05-03 삼성전자주식회사 메모리 모듈과 그에 사용되는 인쇄회로기판
US6751113B2 (en) * 2002-03-07 2004-06-15 Netlist, Inc. Arrangement of integrated circuits in a memory module
DE102005051497B3 (de) * 2005-10-26 2006-12-07 Infineon Technologies Ag Speichermodul mit einer elektronischen Leiterplatte und einer Mehrzahl von gleichartigen Halbleiterchips

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0648077A (ja) * 1992-07-29 1994-02-22 Rohm Co Ltd Ｉｃメモリカード
KR20050041531A (ko) * 2003-10-31 2005-05-04 삼성전자주식회사 개선된 레지스터 배치 구조를 가지는 메모리 모듈

Also Published As

Publication number Publication date
JP2007129185A (ja) 2007-05-24
US20070096302A1 (en) 2007-05-03
DE102005051998B3 (de) 2007-01-11
KR20070046697A (ko) 2007-05-03
US7315454B2 (en) 2008-01-01

Similar Documents

Publication Publication Date Title
KR100822517B1 (ko) 반도체 메모리 모듈
KR100626223B1 (ko) 적층 메모리 패키지를 가진 메모리 확장 모듈
US20070158827A1 (en) Electronic device comprising at least one printed circuit board and comprising a plurality of semiconductor components of identical type, and method
JP2859429B2 (ja) 半導体チップ・パッケージ
US6891729B2 (en) Memory module
US7606040B2 (en) Memory module system and method
US7298625B1 (en) Expansion structure of memory module slot
US20060050496A1 (en) Thin module system and method
US20080101105A1 (en) Memory Module and Method for Operating a Memory Module
US20120250264A1 (en) Memory module having memory chip and register buffer
US4942453A (en) IC package
US6725314B1 (en) Multi-bank memory subsystem employing an arrangement of multiple memory modules
US7375971B2 (en) Memory module with an electronic printed circuit board and a plurality of semiconductor chips of the same type
KR960043145A (ko) 점유면적의 저감된 패드 배치를 가지는 반도체 기억장치 및 그를 위한 패드 배치 방법
US6943454B1 (en) Memory module
US5064378A (en) Mounting of DRAMs of different sizes and pinouts within limited footprint
US20070224854A1 (en) Memory module, method of manufacturing a memory module and computer system
KR970004541B1 (ko) 메모리카드
US6021061A (en) Semiconductor memory device
US7508070B2 (en) Two dimensional stacking using interposers
US6839241B2 (en) Circuit module
JPH01258466A (ja) メモリモジュール
JP2000091729A (ja) スタックメモリモジュール
JP2515755B2 (ja) 半導体装置
JPH0244541Y2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120402

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130328

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170317

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee