JPS63246888A - 表面実装部品用アダプタ付パツケ−ジ - Google Patents
表面実装部品用アダプタ付パツケ−ジInfo
- Publication number
- JPS63246888A JPS63246888A JP62081823A JP8182387A JPS63246888A JP S63246888 A JPS63246888 A JP S63246888A JP 62081823 A JP62081823 A JP 62081823A JP 8182387 A JP8182387 A JP 8182387A JP S63246888 A JPS63246888 A JP S63246888A
- Authority
- JP
- Japan
- Prior art keywords
- surface mount
- hole
- package
- conductor
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 7
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Connecting Device With Holders (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、成子部品パッケージに関するものて、特にそ
の上面側に表面実装用部品を搭載し、その下側から突出
する導体ピンによって他の基板等に実装するための表面
実装部品用アタブタ付パッケージに関するものである。
の上面側に表面実装用部品を搭載し、その下側から突出
する導体ピンによって他の基板等に実装するための表面
実装部品用アタブタ付パッケージに関するものである。
（従来の技術）
一般に１表面実装用部品としてのゲートアレイ１Ｃやプ
ログラマブルＩＣを利用し、汎用個別ＴＣで構成された
電子回路ブロックを集積した表面実装部品用パッケージ
を形成しようとする場合、近年の表面実装用部品には入
出力信号端子か多く形成されているため、これらの入出
力信号端子に対応された接続ピンあるいは導体ピンを格
子状に多数取付けなければならない。
ログラマブルＩＣを利用し、汎用個別ＴＣで構成された
電子回路ブロックを集積した表面実装部品用パッケージ
を形成しようとする場合、近年の表面実装用部品には入
出力信号端子か多く形成されているため、これらの入出
力信号端子に対応された接続ピンあるいは導体ピンを格
子状に多数取付けなければならない。
このような要望に対処するため、出願人は、第３図に示
すように、プリント配線板（１）上にフラットパッケー
ジのプログラマブルＩＣ（］）を取付けて、これをピン
グリッドアレイ型の接続ピン（４）を持つプリント配線
板（２）に固着して形成した表面実装部品用パッケージ
を既に提案している。この表面実装部品用パッケージは
標準化しであるのて、一つのプログラマブルＩ Ｃ（３
）の論理回路規模を超える場合はプログラムＩＣ（：ｌ
）間の相互接続を行なわなければならない、このような
場合、プログラムＩＣ（３）間の相互接続はベースプリ
ント配線基板（９）上で行なう必要かあるが、電子回路
のＪｌ ｆｉブロックを一つにまとめるという効果が減
じることになることがある。このため、ベースプリント
配線基板（９）の開発費用か増大し、さらにプリント配
線板（１）あるいは（２）も配線密度か高くとれるもの
が必要となり、面積が大きいベースプリント配線基板（
９）のコストアップの原因となる。さらにピングリッド
アレイ型の接続ピン配置は、多数の接続ピンをもった表
面実装部品用パッケージに対しては有利であるが、ベー
スプリント配線基板など規格化されていない部品におい
ては接続ピンは少ないほど製作し易いと相反することか
いえる。
すように、プリント配線板（１）上にフラットパッケー
ジのプログラマブルＩＣ（］）を取付けて、これをピン
グリッドアレイ型の接続ピン（４）を持つプリント配線
板（２）に固着して形成した表面実装部品用パッケージ
を既に提案している。この表面実装部品用パッケージは
標準化しであるのて、一つのプログラマブルＩ Ｃ（３
）の論理回路規模を超える場合はプログラムＩＣ（：ｌ
）間の相互接続を行なわなければならない、このような
場合、プログラムＩＣ（３）間の相互接続はベースプリ
ント配線基板（９）上で行なう必要かあるが、電子回路
のＪｌ ｆｉブロックを一つにまとめるという効果が減
じることになることがある。このため、ベースプリント
配線基板（９）の開発費用か増大し、さらにプリント配
線板（１）あるいは（２）も配線密度か高くとれるもの
が必要となり、面積が大きいベースプリント配線基板（
９）のコストアップの原因となる。さらにピングリッド
アレイ型の接続ピン配置は、多数の接続ピンをもった表
面実装部品用パッケージに対しては有利であるが、ベー
スプリント配線基板など規格化されていない部品におい
ては接続ピンは少ないほど製作し易いと相反することか
いえる。
（発明が解決しようとする問題点）
本発明は以上の実状に鑑みてなされたもので、□その解
決しようとする問題点は、この種表面実装用品用パッケ
ージにおける高密度化の不十分さである。
決しようとする問題点は、この種表面実装用品用パッケ
ージにおける高密度化の不十分さである。
そして１本発明の目的とするところは、第１図に示す如
く、規格化された表面実装部品用パッケージの一部分に
変換アダプタプリント配線板（１０）を使用し１表面実
装部品用パッケージの外部（通常マザーボートと呼ばれ
る他の大型のプリント配却板がこれに該当する）との接
続が必要な接続ピン（４）は導体回路（１５）を使用し
て外部接続ピン（１４）に接続し、表面実装部品用パッ
ケージのピン間の接続か必要な接続ピン（４）は導体回
路（１２）を使用することにより、一つのプログラマフ
ルＩＣ等の表面実装用部品で実現できない大規模な電子
回路を一つの電子回路ブロックとしてまとめ、外部接続
ピンのみをもった表面実装部品用パッケージを提供する
ことにある。
く、規格化された表面実装部品用パッケージの一部分に
変換アダプタプリント配線板（１０）を使用し１表面実
装部品用パッケージの外部（通常マザーボートと呼ばれ
る他の大型のプリント配却板がこれに該当する）との接
続が必要な接続ピン（４）は導体回路（１５）を使用し
て外部接続ピン（１４）に接続し、表面実装部品用パッ
ケージのピン間の接続か必要な接続ピン（４）は導体回
路（１２）を使用することにより、一つのプログラマフ
ルＩＣ等の表面実装用部品で実現できない大規模な電子
回路を一つの電子回路ブロックとしてまとめ、外部接続
ピンのみをもった表面実装部品用パッケージを提供する
ことにある。
（問題点を解決するための手段）
以りの問題点を解決するために１本発明が採った手段は
、実施例に対応する図面を参照して説明すると、 ［表面側に形成されて表面実装用部品（３）を実装する
ための接続部（５）と、この接続部（５）と電気的に導
通する第一スルーホール（７）とをもする第一基板（１
）と、 裏面側に設けられてアダプタプリント配線板（ｌＯ）に
導通をとるための第一導体ピン（４）と。
、実施例に対応する図面を参照して説明すると、 ［表面側に形成されて表面実装用部品（３）を実装する
ための接続部（５）と、この接続部（５）と電気的に導
通する第一スルーホール（７）とをもする第一基板（１
）と、 裏面側に設けられてアダプタプリント配線板（ｌＯ）に
導通をとるための第一導体ピン（４）と。
この第一導体ピン（４）と電気的に導通ずるとともに接
続部（５）と一対処で対応する第二スルーホール（８）
とを有して第一基板（１）と一体重な第二基板（２）と
を備えるとともに、 この第二基板（２）の下側に配置されて、各第一導体ピ
ン（４）が支持される第二スルーホール（１６）と、こ
れらの第三スルーホール（１６）とは異なる第四スルー
ホール（１３）と、これらの第三スルーホール（１６）
と第四スルーホール（１３）とを選択的に接続する導体
層（１２）（１５）と、第四スルーホール（１３）に支
持される第二導体ピン（１４）とを備え、この第二導体
ピン（１４）により第一基板（１）上の各接続部（５）
と他の基板（９）との導通を行なえるようにしたアダプ
タプリント配線板（１０）を備えたことを特徴とする表
面実装部品用アダプタ付パッケージ」 である。
続部（５）と一対処で対応する第二スルーホール（８）
とを有して第一基板（１）と一体重な第二基板（２）と
を備えるとともに、 この第二基板（２）の下側に配置されて、各第一導体ピ
ン（４）が支持される第二スルーホール（１６）と、こ
れらの第三スルーホール（１６）とは異なる第四スルー
ホール（１３）と、これらの第三スルーホール（１６）
と第四スルーホール（１３）とを選択的に接続する導体
層（１２）（１５）と、第四スルーホール（１３）に支
持される第二導体ピン（１４）とを備え、この第二導体
ピン（１４）により第一基板（１）上の各接続部（５）
と他の基板（９）との導通を行なえるようにしたアダプ
タプリント配線板（１０）を備えたことを特徴とする表
面実装部品用アダプタ付パッケージ」 である。
すなわち、電気的導通性を有する多数個の第一導体ピン
（４）をもつ第二基板（２）と、さらにその上に表面実
装用部品（３）を装着可能な接続部（５）を有する第一
基板（１）を有し、フラットパッケージのプログラマブ
ルｔｃ（：ｌ）を表面実装した構造を有する表面実装部
品用パッケージてあって、第１図に示すように、アダプ
タプリント配線板（１０）を使用するものである。これ
によって１表面実装部品用パッケージの外部との接続が
必要な第一導体ピン（４）は導体回路（１５）を使用し
て第二導体ピン（１４）に接続し、表面実装部品用パッ
ケージのピン間の接続が必要な第一導体ピン（４）は導
体回路（１２）を使用することがてき、一つのプログラ
マブルＩＣて実現できない大規模な電子回路を一つの表
面実装部品用パッケージとし、さらに外部接続ピンは必
要な接続ピンのみを取り出すことがてきるものである。
（４）をもつ第二基板（２）と、さらにその上に表面実
装用部品（３）を装着可能な接続部（５）を有する第一
基板（１）を有し、フラットパッケージのプログラマブ
ルｔｃ（：ｌ）を表面実装した構造を有する表面実装部
品用パッケージてあって、第１図に示すように、アダプ
タプリント配線板（１０）を使用するものである。これ
によって１表面実装部品用パッケージの外部との接続が
必要な第一導体ピン（４）は導体回路（１５）を使用し
て第二導体ピン（１４）に接続し、表面実装部品用パッ
ケージのピン間の接続が必要な第一導体ピン（４）は導
体回路（１２）を使用することがてき、一つのプログラ
マブルＩＣて実現できない大規模な電子回路を一つの表
面実装部品用パッケージとし、さらに外部接続ピンは必
要な接続ピンのみを取り出すことがてきるものである。
（発明の作用）
前もって標準的に製作されている第１図の構造を有する
表面実装部品用パッケージで、第二基板（２）の下部に
配置されている第一導体ピン（４）は１表面実装用部品
（３）としてのプログラマブルＩＣの接続端子に一対一
に対応している。このため、第２図に示すように、プロ
グラマブルＩＣ間の接続を第一導体ピン（４）を介して
第三スルーホール（１６）、導体回路（１２）を使用し
て行なうことができ、第１図に示した他の基板であるベ
ースプリント配線基板（９）（マザーボード）の配線密
度を軽減でき大規模な一つのブロックとなった電子回路
を構成できる。さらに、この表面実装部品用パラケージ
は、その外部との接続が必要な第一導体ピン（４）は第
三スルーホール（１６）、導体回路（Ｉ５）、第四スル
ーホール（１３）を介して第二導体ピン（１４）に接続
し、必要なりｃ続ピンのみを取り出すことができること
によって、接続ピン数も減少するのて接続ピン配置もデ
ュアルインライン型などに変換することができる。
表面実装部品用パッケージで、第二基板（２）の下部に
配置されている第一導体ピン（４）は１表面実装用部品
（３）としてのプログラマブルＩＣの接続端子に一対一
に対応している。このため、第２図に示すように、プロ
グラマブルＩＣ間の接続を第一導体ピン（４）を介して
第三スルーホール（１６）、導体回路（１２）を使用し
て行なうことができ、第１図に示した他の基板であるベ
ースプリント配線基板（９）（マザーボード）の配線密
度を軽減でき大規模な一つのブロックとなった電子回路
を構成できる。さらに、この表面実装部品用パラケージ
は、その外部との接続が必要な第一導体ピン（４）は第
三スルーホール（１６）、導体回路（Ｉ５）、第四スル
ーホール（１３）を介して第二導体ピン（１４）に接続
し、必要なりｃ続ピンのみを取り出すことができること
によって、接続ピン数も減少するのて接続ピン配置もデ
ュアルインライン型などに変換することができる。
（実施例）
次に本発明の実施例を図面を参照して説明すると、第１
図は本発明の一実施例の斜視図であり、第２図は第１図
の一部を拡大し、断面図にて示したものである。第二基
板（２）は第一導体ピン（４）挿入用の第二スルーホー
ル（８）をもち、その側面壁ば第一スルーホール（７）
を経由して第一基板（１）の表面側に形成される表面実
装部品用導体パターンに接続されている。このようにし
て第一導体ピン（４）はそれぞれ表面実装用部品（３）
に電気的に一対一に接続されている。第一導体ピン（４
）の配置は１通常Ｏ０１インチのインチ格子に配置され
、かつ表面実装用部品（３）の下部に位置する。
図は本発明の一実施例の斜視図であり、第２図は第１図
の一部を拡大し、断面図にて示したものである。第二基
板（２）は第一導体ピン（４）挿入用の第二スルーホー
ル（８）をもち、その側面壁ば第一スルーホール（７）
を経由して第一基板（１）の表面側に形成される表面実
装部品用導体パターンに接続されている。このようにし
て第一導体ピン（４）はそれぞれ表面実装用部品（３）
に電気的に一対一に接続されている。第一導体ピン（４
）の配置は１通常Ｏ０１インチのインチ格子に配置され
、かつ表面実装用部品（３）の下部に位置する。
このようにして標準化して作られている表面実装部品用
パッケージの接続ピンにアダプタプリント配線板（１０
）を差し込み半田付け（６）を行なう、アダプタプリン
ト配線板（１０）は、あらかじめ希苧のプログラマブル
ＩＣ端子間を結ぶ導体パターン（１２）と第一導体ピン
（・Ｓ）挿入用の第三スルーホール（１６）を形成して
おけば必要なプログラマブルＩＣ端子を接続することが
でき、さらに表面実装部品用パッケージの外部との接続
が必要な第一・導体ピン（４）は導体パターン（１５）
と第四スルーホール（１３）を介して第二導体ピン（１
４）に接続できる。
パッケージの接続ピンにアダプタプリント配線板（１０
）を差し込み半田付け（６）を行なう、アダプタプリン
ト配線板（１０）は、あらかじめ希苧のプログラマブル
ＩＣ端子間を結ぶ導体パターン（１２）と第一導体ピン
（・Ｓ）挿入用の第三スルーホール（１６）を形成して
おけば必要なプログラマブルＩＣ端子を接続することが
でき、さらに表面実装部品用パッケージの外部との接続
が必要な第一・導体ピン（４）は導体パターン（１５）
と第四スルーホール（１３）を介して第二導体ピン（１
４）に接続できる。
（発明の効果）
第３［：２１に示したような第一導体ピン（４）の個数
及び搭載すべき表面実装用部品（３）の個数にて標準化
を行っである表面実装部品用パッケージに対しては、一
つの論理回路を形成し得る表面実装用部品（３）で１表
面実装用部品（３）のメーカーの指定の方式により電子
回路が固定化されるとき論理回路規模か不足した場合に
、他の表面実装用部品（３）と組み合わせて使用する必
要かできる。このとき、その接続を図示の第−及び第二
基板（１）（２）の上のみで実現しようとすると、目的
とする回路ごとに各基板（１） 、 （２）を設計製作
する必要かでき、標準化のメリットか減少する。またベ
ースプリント配線基板（９）で配線を行なうことは、電
子回路の機部ブロックを一つにまとめるという効果か大
きく減じる。このためベースプリント配線基板（９）の
開発費用が増大し、さらにプリント配線板（＋） 、
（２）も配線密度が高くとれるものが必要となり１面積
が大きいベースプリント配線基板（９）のコストが上昇
する。
及び搭載すべき表面実装用部品（３）の個数にて標準化
を行っである表面実装部品用パッケージに対しては、一
つの論理回路を形成し得る表面実装用部品（３）で１表
面実装用部品（３）のメーカーの指定の方式により電子
回路が固定化されるとき論理回路規模か不足した場合に
、他の表面実装用部品（３）と組み合わせて使用する必
要かできる。このとき、その接続を図示の第−及び第二
基板（１）（２）の上のみで実現しようとすると、目的
とする回路ごとに各基板（１） 、 （２）を設計製作
する必要かでき、標準化のメリットか減少する。またベ
ースプリント配線基板（９）で配線を行なうことは、電
子回路の機部ブロックを一つにまとめるという効果か大
きく減じる。このためベースプリント配線基板（９）の
開発費用が増大し、さらにプリント配線板（＋） 、
（２）も配線密度が高くとれるものが必要となり１面積
が大きいベースプリント配線基板（９）のコストが上昇
する。
これに対して、本発明の構成をとり、ピン間接続用アダ
プタプリント配線板に表面実装部品用パッケージと同様
にスルーホールの位置と外形を標準化した両面プリント
配線板を使用すれば、電子回路の機能ブロックを一つに
まとめるという効果をもった状態で低コストで製作可能
となり、さらにベースプリント配線ノ＾板（９）に対す
る接続ピンが減少する。このため、ベースプリント配線
基板（９）の有効利用の一例として、第２１１に示した
電子部品（１７）のように配置出来るのである。
プタプリント配線板に表面実装部品用パッケージと同様
にスルーホールの位置と外形を標準化した両面プリント
配線板を使用すれば、電子回路の機能ブロックを一つに
まとめるという効果をもった状態で低コストで製作可能
となり、さらにベースプリント配線ノ＾板（９）に対す
る接続ピンが減少する。このため、ベースプリント配線
基板（９）の有効利用の一例として、第２１１に示した
電子部品（１７）のように配置出来るのである。
第１図は本発明の表面実装部品用パッケージの斜視図、
第２図は第１図の部分拡大断面図、第３図は従来の表面
実装部品用パッケージの斜視図である。 符 号 の 説 明
第２図は第１図の部分拡大断面図、第３図は従来の表面
実装部品用パッケージの斜視図である。 符 号 の 説 明
Claims (1)
- 【特許請求の範囲】 １）、表面側に形成されて表面実装用部品を実装するた
めの接続部と、この接続部と電気的に導通する第一スル
ーホールとを有する第一基板と、裏面側に設けられてア
ダプタプリント配線板に導通をとるための第一導体ピン
と、この第一導体ピンと電気的に導通するとともに前記
接続部と一対一で対応する第二スルーホールとを有して
前記第一基板と一体的な第二基板とを備えるとともに、 この第二基板の下側に配置されて、前記各第一導体ピン
が支持される第三スルーホールと、これらの第三スルー
ホールとは異なる第四スルーホールと、これらの第三ス
ルーホールと第四スルーホールとを選択的に接続する導
体層と、前記第四スルーホールに支持される第二導体ピ
ンとを備え、この第二導体ピンにより前記第一基板上の
各接続部と他の基板との導通を行なえるようにしたアダ
プタプリント配線板を備えたことを特徴とする表面実装
部品用アダプタ付パッケージ。 ２）、前記表面実装用部品は、プログラマブルＩＣであ
ることを特徴とする特許請求の範囲第１項に記載の表面
実装部品用アダプタ付パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62081823A JPH0712108B2 (ja) | 1987-04-02 | 1987-04-02 | 表面実装部品用アダプタ付パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62081823A JPH0712108B2 (ja) | 1987-04-02 | 1987-04-02 | 表面実装部品用アダプタ付パツケ−ジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63246888A true JPS63246888A (ja) | 1988-10-13 |
| JPH0712108B2 JPH0712108B2 (ja) | 1995-02-08 |
Family
ID=13757204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62081823A Expired - Lifetime JPH0712108B2 (ja) | 1987-04-02 | 1987-04-02 | 表面実装部品用アダプタ付パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0712108B2 (ja) |
-
1987
- 1987-04-02 JP JP62081823A patent/JPH0712108B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0712108B2 (ja) | 1995-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06334368A (ja) | 大量の信号を相互連結するための切替ミッドプレーン及び相互連結装置 | |
| US5526275A (en) | Probe for in-circuit emulator with flexible printed circuit board | |
| EP0446367B1 (en) | Control device | |
| US4120041A (en) | Semiconductor device for use in an electronic apparatus having a plurality of circuit boards | |
| JPS63246888A (ja) | 表面実装部品用アダプタ付パツケ−ジ | |
| JP2822383B2 (ja) | 電子回路装置 | |
| JPS63249362A (ja) | 表面実装部品用パツケ−ジ | |
| JPH04324920A (ja) | 表面実装部品の実装方法 | |
| JPH04335561A (ja) | 半導体装置 | |
| JP2723514B2 (ja) | 半導体装置 | |
| JPS6020932Y2 (ja) | 半導体装置 | |
| JPH07120842B2 (ja) | 表面実装部品用パツケ−ジ | |
| JPS5855767Y2 (ja) | バックパネルへのプリント板実装構造 | |
| JP2857823B2 (ja) | 回路基板に対する電子部品の実装構造 | |
| JPH03205859A (ja) | 半導体装置 | |
| JPS5939964U (ja) | 配線板 | |
| JPS6169159A (ja) | 集積回路装置 | |
| JPH0632396B2 (ja) | 電子回路 | |
| JPS6240460Y2 (ja) | ||
| JPH0239107B2 (ja) | ||
| JPH114052A (ja) | プリント配線板 | |
| JPH05326758A (ja) | Ｉｃソケット | |
| JPH114049A (ja) | 電子回路基板 | |
| JPH04239755A (ja) | 集積回路パッケージ | |
| JPH05108223A (ja) | カードエツジコネクタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080208 Year of fee payment: 13 |