JPH0239107B2 - - Google Patents
Info
- Publication number
- JPH0239107B2 JPH0239107B2 JP61311916A JP31191686A JPH0239107B2 JP H0239107 B2 JPH0239107 B2 JP H0239107B2 JP 61311916 A JP61311916 A JP 61311916A JP 31191686 A JP31191686 A JP 31191686A JP H0239107 B2 JPH0239107 B2 JP H0239107B2
- Authority
- JP
- Japan
- Prior art keywords
- sip module
- board
- motherboard
- leads
- bus driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000002457 bidirectional effect Effects 0.000 description 10
- 239000000758 substrate Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Multi-Conductor Connections (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Combinations Of Printed Boards (AREA)
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、マザーボード上の突設されるSIPモ
ジユールに関する。
ジユールに関する。
(従来の技術)
近年、電子部品の実装分野において、電子部品
の高密度実装化を目的として、電子回路を複数の
ブロツクに分割し、各ブロツクに相当する電子部
品をそれぞれSIPモジユールに実装し、これら
SIPモジユールをマザーボード上に突設させるこ
とが行われている。
の高密度実装化を目的として、電子回路を複数の
ブロツクに分割し、各ブロツクに相当する電子部
品をそれぞれSIPモジユールに実装し、これら
SIPモジユールをマザーボード上に突設させるこ
とが行われている。
(発明が解決しようとする問題点)
ところで、このようなSIPモジユールでは、こ
のSIPモジユールとマザーボードとの間で入出力
が増加した場合、リードの本数が増加し、これに
伴つてSIPモジユールの全長が長くなる。この場
合において、特に信号バスラインに用いられるデ
ータラツチ回路やバスドライバ回路等では、入出
力だけが多く、使用されるICは少ないため、こ
れらをSIPモジユール化した場合には、却つて高
密度実装化の妨げとなる。このため、従来からこ
れらの回路を高密度実装することは非常に困難な
問題であつた。
のSIPモジユールとマザーボードとの間で入出力
が増加した場合、リードの本数が増加し、これに
伴つてSIPモジユールの全長が長くなる。この場
合において、特に信号バスラインに用いられるデ
ータラツチ回路やバスドライバ回路等では、入出
力だけが多く、使用されるICは少ないため、こ
れらをSIPモジユール化した場合には、却つて高
密度実装化の妨げとなる。このため、従来からこ
れらの回路を高密度実装することは非常に困難な
問題であつた。
本発明はこのような事情に対処してなされたも
ので、入出力の多い回路であつても全長が長くな
ることのないSIPモジユールを提供することを目
的としている。
ので、入出力の多い回路であつても全長が長くな
ることのないSIPモジユールを提供することを目
的としている。
[発明の構成]
(問題点を解決するための手段)
すなわち本発明のSIPモジユールは、基板と、
この基板上に実装された電子部品と、前記基板の
所定の一辺から該基板の平面方向に向けて多数突
設されたリードとを有し、マザーボードに穿設さ
れたスルーホールに前記リードを挿入してなる
SIPモジユールにおいて、前記基板の前記リード
が突設された辺と対向する側にスルーホールを穿
設し、該スルーホールと前記マザーボードとをフ
レキシブルケーブルを介して電気的に接続してな
ることを特徴としている。
この基板上に実装された電子部品と、前記基板の
所定の一辺から該基板の平面方向に向けて多数突
設されたリードとを有し、マザーボードに穿設さ
れたスルーホールに前記リードを挿入してなる
SIPモジユールにおいて、前記基板の前記リード
が突設された辺と対向する側にスルーホールを穿
設し、該スルーホールと前記マザーボードとをフ
レキシブルケーブルを介して電気的に接続してな
ることを特徴としている。
(作 用)
本発明のSIPモジユールにおいて、このSIPモ
ジユールとマザーボードとの電気的な接続は、対
向する位置にあるリードとフレキシブルケーブル
とで行うことができる。このため、入出力の多い
回路がこのSIPモジユールに実装された場合であ
つても全長が長くなることはなくなる。
ジユールとマザーボードとの電気的な接続は、対
向する位置にあるリードとフレキシブルケーブル
とで行うことができる。このため、入出力の多い
回路がこのSIPモジユールに実装された場合であ
つても全長が長くなることはなくなる。
(実施例)
以下、本発明の一実施例として、SIPモジユー
ル上に4組の8ビツト双方向バスドライバ回路
ICからなる32ビツト双方向バスドライバ回路を
実装した例を図面に基づいて詳細に説明する。
ル上に4組の8ビツト双方向バスドライバ回路
ICからなる32ビツト双方向バスドライバ回路を
実装した例を図面に基づいて詳細に説明する。
第3図は上記した32ビツト双方向バスドライバ
回路であり、同図において、Q0〜Q3は8ビツト
双方向バスドライバ回路ICを示す。また、X00〜
X1FはX側入出力ポート、Y00〜Y1FはY側入出力
ポートを示す。さらにDIRはデータの方向を制御
するための制御信号が入力される制御端子、
ENBはX側入出力ポートX00〜X1FおよびY側入
出力ポートY00〜Y1Fの両方を高インピーダンス
にするための制御信号が入力される制御端子を示
す。また、この32ビツト双方向バスドライバ回路
をモジユール化しようとした場合に必要とされる
ピン数数は上記した各端子の他に図示しない電源
端子、グランド端子を含め68ピンとなる。なお、
これら制御端子DIR,ENBに入力される制御信
号に対するX側入出力ポートX00〜X1FおよびY
側入出力ポートY00〜Y1Fの状態を第4図の真理
表に示す。
回路であり、同図において、Q0〜Q3は8ビツト
双方向バスドライバ回路ICを示す。また、X00〜
X1FはX側入出力ポート、Y00〜Y1FはY側入出力
ポートを示す。さらにDIRはデータの方向を制御
するための制御信号が入力される制御端子、
ENBはX側入出力ポートX00〜X1FおよびY側入
出力ポートY00〜Y1Fの両方を高インピーダンス
にするための制御信号が入力される制御端子を示
す。また、この32ビツト双方向バスドライバ回路
をモジユール化しようとした場合に必要とされる
ピン数数は上記した各端子の他に図示しない電源
端子、グランド端子を含め68ピンとなる。なお、
これら制御端子DIR,ENBに入力される制御信
号に対するX側入出力ポートX00〜X1FおよびY
側入出力ポートY00〜Y1Fの状態を第4図の真理
表に示す。
次に、このような32ビツト双方向バスドライバ
回路が実装されるSIPモジユールを第1図および
第2図に示す。
回路が実装されるSIPモジユールを第1図および
第2図に示す。
同図において、符号1は基板であり、この基板
1上には上記した8ビツト双方向バスドライバ回
路IC Q0〜Q3が実装されている。また、この基板
1の所定の一辺から該基板1の平面方向に向けて
34本のリードL1〜L34が突設されており、これら
のリードL1〜L34には32ビツト双方向バスドライ
バ回路における電源端子、グランド端子およびX
側入出力ポートX00〜X1Fが接続される。一方、
基板1のリードL1〜L34が突設された辺と対向す
る側の辺の近傍に沿つてスルーホールH1〜H34が
穿設されており、これらのスルーホールH1〜H34
には32ビツト双方向バスドライバ回路における制
御端子DIR,ENBおよびY側入出力ポートY00〜
Y1Fが接続される。
1上には上記した8ビツト双方向バスドライバ回
路IC Q0〜Q3が実装されている。また、この基板
1の所定の一辺から該基板1の平面方向に向けて
34本のリードL1〜L34が突設されており、これら
のリードL1〜L34には32ビツト双方向バスドライ
バ回路における電源端子、グランド端子およびX
側入出力ポートX00〜X1Fが接続される。一方、
基板1のリードL1〜L34が突設された辺と対向す
る側の辺の近傍に沿つてスルーホールH1〜H34が
穿設されており、これらのスルーホールH1〜H34
には32ビツト双方向バスドライバ回路における制
御端子DIR,ENBおよびY側入出力ポートY00〜
Y1Fが接続される。
そして、マザーボード2に穿設されたスルーホ
ールHa,…にSIPモジユールのリードL1〜L34を
挿入し常法により電気的に接続しつつ固着する。
また同様に、SIPモジユールのスルーホールH1〜
H34とマザーボード2に穿設されたスルーホール
Hb,…とをフレキシブルケーブル3を介して電
気的に接続する。
ールHa,…にSIPモジユールのリードL1〜L34を
挿入し常法により電気的に接続しつつ固着する。
また同様に、SIPモジユールのスルーホールH1〜
H34とマザーボード2に穿設されたスルーホール
Hb,…とをフレキシブルケーブル3を介して電
気的に接続する。
しかして、従来においては全長が68ピンに相当
する長さが必要とされていたものが、この実施例
のSIPモジユールではその半分の34ピンに相当す
るものであればよいことになる。たとえば上述し
た実施例でリードL1〜L34間のピツチが2.54mmで
あるとき、従来のその全長が2.54mm×67=170.18
mmであるのに対し2.54mm×33=83.82mmとなる。
する長さが必要とされていたものが、この実施例
のSIPモジユールではその半分の34ピンに相当す
るものであればよいことになる。たとえば上述し
た実施例でリードL1〜L34間のピツチが2.54mmで
あるとき、従来のその全長が2.54mm×67=170.18
mmであるのに対し2.54mm×33=83.82mmとなる。
また、入出力ポートX00〜X1FをリードL1〜L34
側に、Y側入出力ポートY00〜Y1Fをスルーホー
ルH1〜H34側に接続することとしたことにより、
基板1上の配線レイアウトが回路図上の信号の流
れにしたがうことになり、配線レイアウトが簡素
化し、高速動作回路に好適なものとなる。
側に、Y側入出力ポートY00〜Y1Fをスルーホー
ルH1〜H34側に接続することとしたことにより、
基板1上の配線レイアウトが回路図上の信号の流
れにしたがうことになり、配線レイアウトが簡素
化し、高速動作回路に好適なものとなる。
なお、上述した実施例でのフレキシブルケーブ
ル3は通常市販されているものを用いることがで
きるが、片面にシールドパターン、信号配線間に
クロストローク対策用のグランドパターンが設け
られたフレキシブル基板を用いれば、さらに高速
動作回路に好適なものとなる。
ル3は通常市販されているものを用いることがで
きるが、片面にシールドパターン、信号配線間に
クロストローク対策用のグランドパターンが設け
られたフレキシブル基板を用いれば、さらに高速
動作回路に好適なものとなる。
[発明の効果]
以上説明したように本発明のSIPモジユールに
よれば、入出力の多い回路であつても全長が長く
なることはなくなる。
よれば、入出力の多い回路であつても全長が長く
なることはなくなる。
第1図は本発明の一実施例のSIPモジユールを
示す側面図、第2図は第1図の正面図、第3図は
この実施例のSIPモジユールに実装される回路を
示す図、第4図は第3図の回路の真理表を示す図
である。 1……基板、2……マザーボード、3……フレ
キシブルケーブル、Q0〜Q3……8ビツト双方向
バスドライバ回路IC、L1〜L34……リード、H1〜
H34……スルーホール。
示す側面図、第2図は第1図の正面図、第3図は
この実施例のSIPモジユールに実装される回路を
示す図、第4図は第3図の回路の真理表を示す図
である。 1……基板、2……マザーボード、3……フレ
キシブルケーブル、Q0〜Q3……8ビツト双方向
バスドライバ回路IC、L1〜L34……リード、H1〜
H34……スルーホール。
Claims (1)
- 1 基板と、この基板上に実装された電子部品
と、前記基板の所定の一辺から該基板の平面方向
に向けて多数突設されたリードとを有し、マザー
ボードに穿設されたスルーホールに前記リードを
挿入してなるSIPモジユールにおいて、前記基板
の前記リードが突設された辺と対向する側にスル
ーホールを穿設し、該スルーホールと前記マザー
ボードとをフレキシブルケーブルを介して電気的
に接続してなることを特徴とするSIPモジユー
ル。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61311916A JPS63168073A (ja) | 1986-12-29 | 1986-12-29 | Sipモジユ−ル |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61311916A JPS63168073A (ja) | 1986-12-29 | 1986-12-29 | Sipモジユ−ル |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63168073A JPS63168073A (ja) | 1988-07-12 |
JPH0239107B2 true JPH0239107B2 (ja) | 1990-09-04 |
Family
ID=18022962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61311916A Granted JPS63168073A (ja) | 1986-12-29 | 1986-12-29 | Sipモジユ−ル |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63168073A (ja) |
-
1986
- 1986-12-29 JP JP61311916A patent/JPS63168073A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS63168073A (ja) | 1988-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5805428A (en) | Transistor/resistor printed circuit board layout | |
GB1269592A (en) | Sub-element for electronic circuit board | |
US5790383A (en) | Printed circuit board | |
JP2633036B2 (ja) | 制御装置 | |
US4120041A (en) | Semiconductor device for use in an electronic apparatus having a plurality of circuit boards | |
JPH0239107B2 (ja) | ||
US5258890A (en) | Device for connecting the connection pins of an integrated circuit mounted in a dual-in-line (DIL) package to printed circuitry on a printed circuit board in n different ways | |
JPH05313936A (ja) | インサーキットエミュレータ | |
JP2003345481A (ja) | 電子機器及び回路基板 | |
US6735090B1 (en) | High-speed memory device, socket mounting structure for mounting a high-speed memory device and mounting method of mounting high-speed memory device | |
JP3429102B2 (ja) | メモリモジュール | |
JPS5811027Y2 (ja) | コネクタ | |
JPS63246888A (ja) | 表面実装部品用アダプタ付パツケ−ジ | |
JP2979618B2 (ja) | プリント基板実装法 | |
JPH032935Y2 (ja) | ||
JPH1187909A (ja) | Ic接続装置及びic接続用補助基板 | |
JP2850818B2 (ja) | 表面実装型半導体集積回路装置及び該装置にエミュレータのコネクタを接続するためのソケット | |
JPS60200596A (ja) | 印刷配線板の接続方法 | |
JPS6015359Y2 (ja) | 信号接続装置 | |
KR19980066880A (ko) | 피씨비(pcb) 실장용 커넥터 | |
JPS62133743A (ja) | 多層配線基板 | |
JPH114052A (ja) | プリント配線板 | |
JPS59161892A (ja) | パタ−ン配線基板 | |
JPH0567080B2 (ja) | ||
JPH0668942A (ja) | カードエッジコネクタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |