JPH06334368A - 大量の信号を相互連結するための切替ミッドプレーン及び相互連結装置 - Google Patents
大量の信号を相互連結するための切替ミッドプレーン及び相互連結装置Info
- Publication number
- JPH06334368A JPH06334368A JP5163908A JP16390893A JPH06334368A JP H06334368 A JPH06334368 A JP H06334368A JP 5163908 A JP5163908 A JP 5163908A JP 16390893 A JP16390893 A JP 16390893A JP H06334368 A JPH06334368 A JP H06334368A
- Authority
- JP
- Japan
- Prior art keywords
- printed circuit
- circuit board
- midplane
- pins
- connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/14—Mounting supporting structure in casing or on frame or rack
- H05K7/1438—Back panels or connecting means therefor; Terminals; Coding means to avoid wrong insertion
- H05K7/1439—Back panel mother boards
- H05K7/1445—Back panel mother boards with double-sided connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/04—Assemblies of printed circuits
- H05K2201/044—Details of backplane or midplane for mounting orthogonal PCBs
Abstract
(57)【要約】 (修正有)
【目的】 プリント回路基板相互を高密度に連結する。
【構成】 複数の第1のプリント回路基板と複数の第2
のプリント回路基板との間の連結を行うためミッドプレ
ーンプリント回路基板が設けられ、その第1の面に複数
の第1のコネクタ、並びに第1のコネクタの第1の面上
の連結ピンの複数の列及び第2の対向面上の連結ピンの
複数列が設けられる。同様に、ミッドプレーンプリント
回路基板の第2の面に複数の第2コネクタ、及び複数列
の連結ピンが設けられる。第1及び第2のコネクタの交
差領域における連結ピンには、第1及び第2のコネクタ
に共通なダブルエンド連結ピンが用いられ、残りの連結
ピンは、ミッドプレーンプリント回路基板上の導電性の
トレースにより連結されるシングルエンドピンが用いら
れる。
のプリント回路基板との間の連結を行うためミッドプレ
ーンプリント回路基板が設けられ、その第1の面に複数
の第1のコネクタ、並びに第1のコネクタの第1の面上
の連結ピンの複数の列及び第2の対向面上の連結ピンの
複数列が設けられる。同様に、ミッドプレーンプリント
回路基板の第2の面に複数の第2コネクタ、及び複数列
の連結ピンが設けられる。第1及び第2のコネクタの交
差領域における連結ピンには、第1及び第2のコネクタ
に共通なダブルエンド連結ピンが用いられ、残りの連結
ピンは、ミッドプレーンプリント回路基板上の導電性の
トレースにより連結されるシングルエンドピンが用いら
れる。
Description
【0001】
【産業上の利用分野】本発明は、電子システムにおける
プリント回路基板のための電気的連結に関する。更に特
定的には、本発明は、ミッドプレーン(midplan
e)プリント回路基板と、マルチプル両サイドコネクタ
構造とを用いるプリント回路間で大量の信号を相互連結
するための配置に関する。
プリント回路基板のための電気的連結に関する。更に特
定的には、本発明は、ミッドプレーン(midplan
e)プリント回路基板と、マルチプル両サイドコネクタ
構造とを用いるプリント回路間で大量の信号を相互連結
するための配置に関する。
【0002】
【従来の技術】バックプレーン(backplane)
構造を用いて複数のプリント回路基板からの信号を相互
連結することは、電子システムでは一般的である。プリ
ント回路基板間の高度の連結性を必要とするシステムで
は、バックプレーンはしばしば制限的要素である。例え
ば、大容量並列式コンピュータ、又はプログラム可能な
回路内エミュレータ(emulator)におけるよう
に、連結パターンが汎用であり、且つ再構成可能である
必要がある時に特に真実である。現在の技術は、バック
プレーンにおけるトレース(trace)及び層の数を
制限し、それ故、実行可能性のある相互連結量を制限す
る。
構造を用いて複数のプリント回路基板からの信号を相互
連結することは、電子システムでは一般的である。プリ
ント回路基板間の高度の連結性を必要とするシステムで
は、バックプレーンはしばしば制限的要素である。例え
ば、大容量並列式コンピュータ、又はプログラム可能な
回路内エミュレータ(emulator)におけるよう
に、連結パターンが汎用であり、且つ再構成可能である
必要がある時に特に真実である。現在の技術は、バック
プレーンにおけるトレース(trace)及び層の数を
制限し、それ故、実行可能性のある相互連結量を制限す
る。
【0003】交差したコネクタによるシステムが提案さ
れ、構築された。そのようなシステムの例がContr
ol Data Systems Blooming
MN.により出版されたS.Peterson著のAP
SS−The Advanced Processor
Support Systemに開示される。そこに
開示されたシステムは特注のコネクタに頼る。
れ、構築された。そのようなシステムの例がContr
ol Data Systems Blooming
MN.により出版されたS.Peterson著のAP
SS−The Advanced Processor
Support Systemに開示される。そこに
開示されたシステムは特注のコネクタに頼る。
【0004】
【発明が解決しようとする課題】ハードウェアエミュレ
ータは、システム回路基板を相互連結する従来のバック
プレーンを用いて本明細書に開示するレベルでシステム
レベルの連結性を組み込む前に作られた。アメリカ特許
第5、036、473号は、そのような配置を開示する。しか
し、該特許に記載された物理的相互連結アーキテクチャ
は、前述した同一の入出力制限の欠陥を有する。
ータは、システム回路基板を相互連結する従来のバック
プレーンを用いて本明細書に開示するレベルでシステム
レベルの連結性を組み込む前に作られた。アメリカ特許
第5、036、473号は、そのような配置を開示する。しか
し、該特許に記載された物理的相互連結アーキテクチャ
は、前述した同一の入出力制限の欠陥を有する。
【0005】
【課題を解決するための手段】本発明の第1の実施態様
によれば、連結が複数の第1のプリント回路基板と、複
数の第2のプリント回路基板との間で行わなければなら
ない高密度相互連結計算電子システムのマルチプリント
回路基板のための物理的相互連結アーキテクチャは、ミ
ッドプレーン回路基板の第1の面に設けられた第1の高
密度プリント回路基板コネクタの複数を有するミッドプ
レーン回路基板を含む。第1の高密度プリント回路基板
コネクタの複数は第1の方向、好ましくは、ミッドプレ
ーン回路基板の一端に平行に方向付けられており、第1
のプリント回路基板と連結を行うために使用される。
によれば、連結が複数の第1のプリント回路基板と、複
数の第2のプリント回路基板との間で行わなければなら
ない高密度相互連結計算電子システムのマルチプリント
回路基板のための物理的相互連結アーキテクチャは、ミ
ッドプレーン回路基板の第1の面に設けられた第1の高
密度プリント回路基板コネクタの複数を有するミッドプ
レーン回路基板を含む。第1の高密度プリント回路基板
コネクタの複数は第1の方向、好ましくは、ミッドプレ
ーン回路基板の一端に平行に方向付けられており、第1
のプリント回路基板と連結を行うために使用される。
【0006】各第1の高密度プリント回路基板コネクタ
は、ミッドプレーン回路基板と電気的接触を行うために
該コネクタの第1の面上に連結ピンの複数の列を含む。
各第1の高密度プリント回路基板コネクタは又、ミッド
プレーンプリント回路基板に連結されるべき第1のプリ
ント回路基板の一つの上に設けられた組み合う第1のプ
リント回路基板コネクタの導線と電気的接触を行うため
に、第1の高密度プリント回路基板の第2の対向面上に
連結ピンの複数の列を含む。
は、ミッドプレーン回路基板と電気的接触を行うために
該コネクタの第1の面上に連結ピンの複数の列を含む。
各第1の高密度プリント回路基板コネクタは又、ミッド
プレーンプリント回路基板に連結されるべき第1のプリ
ント回路基板の一つの上に設けられた組み合う第1のプ
リント回路基板コネクタの導線と電気的接触を行うため
に、第1の高密度プリント回路基板の第2の対向面上に
連結ピンの複数の列を含む。
【0007】第2の高密度プリント回路基板コネクタの
複数は、ミッドプレーンプリント回路基板の第2の面上
に設けられる。第2の高密度プリント回路基板コネクタ
は第2の方向に方向付けられ、好ましくは、ミッドプレ
ーンプリント回路基板の第1及び第2の面に対して垂直
方向に第1の高密度プリント回路基板コネクタと交点を
形成しながら第1の高密度プリント回路基板コネクタと
直交する。第2の高密度プリント回路基板コネクタは第
2のプリント回路基板と連結するために用いられる。各
第2の高密度プリント回路基板コネクタは、ミッドプレ
ーンプリント回路基板と電気的接触を行うために、第2
のプリント回路基板コネクタの第1の面に連結ピンの複
数の列を含む。各第2の高密度プリント回路基板コネク
タは又、ミッドプレーンプリント回路基板に連結される
ように第2のプリント回路基板に設けられた組み合う第
2のプリント回路基板コネクタの導線と電気的接触を行
うために、第2のプリント回路基板の第2の対向面上に
連結ピンの複数の列を含む。
複数は、ミッドプレーンプリント回路基板の第2の面上
に設けられる。第2の高密度プリント回路基板コネクタ
は第2の方向に方向付けられ、好ましくは、ミッドプレ
ーンプリント回路基板の第1及び第2の面に対して垂直
方向に第1の高密度プリント回路基板コネクタと交点を
形成しながら第1の高密度プリント回路基板コネクタと
直交する。第2の高密度プリント回路基板コネクタは第
2のプリント回路基板と連結するために用いられる。各
第2の高密度プリント回路基板コネクタは、ミッドプレ
ーンプリント回路基板と電気的接触を行うために、第2
のプリント回路基板コネクタの第1の面に連結ピンの複
数の列を含む。各第2の高密度プリント回路基板コネク
タは又、ミッドプレーンプリント回路基板に連結される
ように第2のプリント回路基板に設けられた組み合う第
2のプリント回路基板コネクタの導線と電気的接触を行
うために、第2のプリント回路基板の第2の対向面上に
連結ピンの複数の列を含む。
【0008】本発明の現時点の好ましい実施態様による
と、第1及び第2の高密度プリント回路基板コネクタの
両方の行及び列の両方のスペーシングは等しい。第1及
び第2の高密度プリント回路基板コネクタは、第1及び
第2のプリント回路基板コネクタの交差領域に配置され
た第1及び第2のコネクタの両方の連結ピンは第1及び
第2のコネクタの両方に共通であるダブルエンド(do
uble−ended)連結ピンであるように位置決め
される。第1及び第2コネクタの残りの連結ピンは、シ
ングルエンド(single−ended)連結ピンで
ある。第1のコネクタのシングルエンド連結ピンは、ミ
ッドプレーンプリント回路基板上の導電性トレースによ
り第2のコネクタのシングルエンド連結ピンに連結され
る。
と、第1及び第2の高密度プリント回路基板コネクタの
両方の行及び列の両方のスペーシングは等しい。第1及
び第2の高密度プリント回路基板コネクタは、第1及び
第2のプリント回路基板コネクタの交差領域に配置され
た第1及び第2のコネクタの両方の連結ピンは第1及び
第2のコネクタの両方に共通であるダブルエンド(do
uble−ended)連結ピンであるように位置決め
される。第1及び第2コネクタの残りの連結ピンは、シ
ングルエンド(single−ended)連結ピンで
ある。第1のコネクタのシングルエンド連結ピンは、ミ
ッドプレーンプリント回路基板上の導電性トレースによ
り第2のコネクタのシングルエンド連結ピンに連結され
る。
【0009】本発明の現時点の好ましい実施態様による
と、組み合う第1及び第2のプリント回路基板コネクタ
の各々は、ミッドプレーンプリント回路基板上に設けら
れた第1及び第2の高密度プリント回路基板コネクタの
第2の面上の連結ピンと組み合うために、離間された連
結ピン組み合わせエレメントの複数の列を有する第1の
面を含む。組み合う第1及び第2のプリント回路基板コ
ネクタの各々は、連結ピン組み合わせエレメントの複数
に対応する連結ピンの複数を第1の面に対して直角に有
する第2の面を含んでいる。組み合う第1及び第2のプ
リント回路基板コネクタの連結ピンは、組み合う第1及
び第2のプリント回路基板コネクタを第1及び第2のプ
リント回路基板に取り付けるためのものである。
と、組み合う第1及び第2のプリント回路基板コネクタ
の各々は、ミッドプレーンプリント回路基板上に設けら
れた第1及び第2の高密度プリント回路基板コネクタの
第2の面上の連結ピンと組み合うために、離間された連
結ピン組み合わせエレメントの複数の列を有する第1の
面を含む。組み合う第1及び第2のプリント回路基板コ
ネクタの各々は、連結ピン組み合わせエレメントの複数
に対応する連結ピンの複数を第1の面に対して直角に有
する第2の面を含んでいる。組み合う第1及び第2のプ
リント回路基板コネクタの連結ピンは、組み合う第1及
び第2のプリント回路基板コネクタを第1及び第2のプ
リント回路基板に取り付けるためのものである。
【0010】
【実施例】当業者は、本発明の以下の記述が制限的では
なく単に説明的であることがわかるであろう。本発明の
他の実施例は、直ちにこのような当業者に示唆される。
なく単に説明的であることがわかるであろう。本発明の
他の実施例は、直ちにこのような当業者に示唆される。
【0011】本発明の相互連結装置は、エレクトロニク
ス・システムにおいて大量の信号が、回路基板間に送信
されなければならない適用において有用である。単に例
として、本発明は、米国特許第5,036,473号及び第5,10
9,353号に開示されているもののような、ハードウェア
・エミュレータ・システムへの本発明の原理の例証的適
用として開示される。このようなシステムは、一般にプ
リント回路基板間の高いレベルの相互連結性を必要と
し、従って、この点で本発明の原則を説明するための有
効な適用である。充分に本明細書に記載されているかの
ように、これらの米国特許は、明示的に参考文献として
本明細書に含まれる。
ス・システムにおいて大量の信号が、回路基板間に送信
されなければならない適用において有用である。単に例
として、本発明は、米国特許第5,036,473号及び第5,10
9,353号に開示されているもののような、ハードウェア
・エミュレータ・システムへの本発明の原理の例証的適
用として開示される。このようなシステムは、一般にプ
リント回路基板間の高いレベルの相互連結性を必要と
し、従って、この点で本発明の原則を説明するための有
効な適用である。充分に本明細書に記載されているかの
ように、これらの米国特許は、明示的に参考文献として
本明細書に含まれる。
【0012】ハードウェア・エミュレーション・システ
ムのための、必要なシステムレベルの相互連結パターン
のブロック図が図1に示される。このようなハードウェ
ア・エミュレーション・システム10は、複数のエミュレ
ーションプリント回路基板12と、複数の切替プリント回
路14(一つが示される)とを含む。各エミュレーション
プリント回路基板12は、複数の再プログラム可能な集積
回路が設けられる。第1のグループの再プログラム可能
な集積回路16は、論理集積回路であって、エミュレート
(emulate)されるべき設計において論理ブロッ
クを構成するために使われる。第2のグループの再プロ
グラム可能な集積回路18は、切替集積回路であって、論
理集積回路間の相互連結を行うために使われる。当業者
は、実際のハードウェア・エミュレーション・システム
は図1に示される以上により多くの集積回路、及び相互
連結を組み込み得ることを認めるであろう。
ムのための、必要なシステムレベルの相互連結パターン
のブロック図が図1に示される。このようなハードウェ
ア・エミュレーション・システム10は、複数のエミュレ
ーションプリント回路基板12と、複数の切替プリント回
路14(一つが示される)とを含む。各エミュレーション
プリント回路基板12は、複数の再プログラム可能な集積
回路が設けられる。第1のグループの再プログラム可能
な集積回路16は、論理集積回路であって、エミュレート
(emulate)されるべき設計において論理ブロッ
クを構成するために使われる。第2のグループの再プロ
グラム可能な集積回路18は、切替集積回路であって、論
理集積回路間の相互連結を行うために使われる。当業者
は、実際のハードウェア・エミュレーション・システム
は図1に示される以上により多くの集積回路、及び相互
連結を組み込み得ることを認めるであろう。
【0013】図1のシステム・ブロック図は又、切替プ
リント回路基板14を示す。各切替プリント回路基板14は
複数の切替集積回路20を含み、エミュレーションプリン
ト回路基板間の相互連結を行うために使われる。切替プ
リント回路基板14は、プログラム可能なバックプレーン
(backplane)構造として機能し、外部入出力
コネクタ22を介して外部との接続を行う。
リント回路基板14を示す。各切替プリント回路基板14は
複数の切替集積回路20を含み、エミュレーションプリン
ト回路基板間の相互連結を行うために使われる。切替プ
リント回路基板14は、プログラム可能なバックプレーン
(backplane)構造として機能し、外部入出力
コネクタ22を介して外部との接続を行う。
【0014】図2を参照すると、本発明の開示による一
例としてのエレクトロニクス・ハードウェア・エミュレ
ータ・システムは、切替えプリント回路基板14及びミッ
ドプレーン(midplane)プリント回路基板24を
含むプログラム可能なバックプレーン構造よって接続さ
れている12個のエミュレーションプリント回路基板12を
含み得る。図2において示されるように、24個の切替え
プリント回路基板が、ミッドプレーンプリント回路の対
向する側にエミュレーションプリント回路基板に対して
直角な典型的配列で示される。
例としてのエレクトロニクス・ハードウェア・エミュレ
ータ・システムは、切替えプリント回路基板14及びミッ
ドプレーン(midplane)プリント回路基板24を
含むプログラム可能なバックプレーン構造よって接続さ
れている12個のエミュレーションプリント回路基板12を
含み得る。図2において示されるように、24個の切替え
プリント回路基板が、ミッドプレーンプリント回路の対
向する側にエミュレーションプリント回路基板に対して
直角な典型的配列で示される。
【0015】図1及び図2に示されるハードウェア・エミ
ュレータの適用において、エミュレーションプリント回
路基板は、あまりに多くの出入力信号を必要とするの
で、いずれかの市販されているコネクタを使用している
プリント回路基板の一端に沿って適合できない。しかし
ながら、プリント回路基板は、使用中に差し込んだり、
引き抜いたりするのが簡単なように、プリント回路の一
端に沿ってすべてのコネクタを有することが非常に望ま
しい。この理由のために、先行技術のハードウェア・エ
ミュレーション・システムは、必要な追加信号のための
連結性を提供するために、図2及び図3に示されるように
拡張プリント回路基板26を使用した。拡張基板が使われ
るとき、各エミュレーション・プリント回路基板アセン
ブリは、二つのバックプレーン・コネクタ・スロット2
8、30と、エミュレーション基板から拡張基板コネクタへ
のコネクタ32とを用い、且つ合計2400個の有効な接続の
ための4600個のピン・コネクタを有する。これらのピン
の内の1920個が、入出力信号のために使われる。このピ
ンの余りが、電力、クロック分配及びデータ転送バスの
ために使われる。エミュレーション基板から来る入出力
信号の合計数は、12x1920=23,040である。
ュレータの適用において、エミュレーションプリント回
路基板は、あまりに多くの出入力信号を必要とするの
で、いずれかの市販されているコネクタを使用している
プリント回路基板の一端に沿って適合できない。しかし
ながら、プリント回路基板は、使用中に差し込んだり、
引き抜いたりするのが簡単なように、プリント回路の一
端に沿ってすべてのコネクタを有することが非常に望ま
しい。この理由のために、先行技術のハードウェア・エ
ミュレーション・システムは、必要な追加信号のための
連結性を提供するために、図2及び図3に示されるように
拡張プリント回路基板26を使用した。拡張基板が使われ
るとき、各エミュレーション・プリント回路基板アセン
ブリは、二つのバックプレーン・コネクタ・スロット2
8、30と、エミュレーション基板から拡張基板コネクタへ
のコネクタ32とを用い、且つ合計2400個の有効な接続の
ための4600個のピン・コネクタを有する。これらのピン
の内の1920個が、入出力信号のために使われる。このピ
ンの余りが、電力、クロック分配及びデータ転送バスの
ために使われる。エミュレーション基板から来る入出力
信号の合計数は、12x1920=23,040である。
【0016】図1から図3に示されている,ハードウェア
・エミュレータ・アーキテクチャは、切替え集積回路を
使用するれらの23,040個の入出力信号の間でプログラム
可能な接続が行われることを必要とする。直接バックプ
レーン上に十分な量の切替え集積回路を置くことは、実
際的でないので、図2において示されるように、切替チ
ップが、別の切替えプリント回路基板上に置かれなけれ
ばならない。すべての入出力信号が切替えプリント回路
基板に送信された時は、46,080個のピンを結んでいる合
計23,040のネット(net)が、切替えプリント回路基
板とエミュレーションプリント回路基板との間の接続を
行うために必要とされる。特に大部分の基板が、コネク
タ・ピンのための穴をあけられなければならないので、
従来のプリント回路基板の技術は、バックプレーン構成
がこの複合体であるのを可能としない。
・エミュレータ・アーキテクチャは、切替え集積回路を
使用するれらの23,040個の入出力信号の間でプログラム
可能な接続が行われることを必要とする。直接バックプ
レーン上に十分な量の切替え集積回路を置くことは、実
際的でないので、図2において示されるように、切替チ
ップが、別の切替えプリント回路基板上に置かれなけれ
ばならない。すべての入出力信号が切替えプリント回路
基板に送信された時は、46,080個のピンを結んでいる合
計23,040のネット(net)が、切替えプリント回路基
板とエミュレーションプリント回路基板との間の接続を
行うために必要とされる。特に大部分の基板が、コネク
タ・ピンのための穴をあけられなければならないので、
従来のプリント回路基板の技術は、バックプレーン構成
がこの複合体であるのを可能としない。
【0017】本発明は、図1から図3において描かれた
ハードウェア・エミュレータ・システムのような複雑な
エレクトロニクス・システムによって必要とされる連結
密度を実現する物理的技術を含む。
ハードウェア・エミュレータ・システムのような複雑な
エレクトロニクス・システムによって必要とされる連結
密度を実現する物理的技術を含む。
【0018】先行技術の配置のように、本発明のアーキ
テクチャでは、エミュレーションプリント回路基板は、
ミッドプレーンの第1の面上に装着されたコネクタを介
して接続されており、切替プリント回路基板はミッドプ
レーン又はバックプレーンの面上に装着されたコネクタ
を介して接続されている。しかし、本発明は、先行技術
の配列よりも劇的に稠密な相互連結能力を提供する。
テクチャでは、エミュレーションプリント回路基板は、
ミッドプレーンの第1の面上に装着されたコネクタを介
して接続されており、切替プリント回路基板はミッドプ
レーン又はバックプレーンの面上に装着されたコネクタ
を介して接続されている。しかし、本発明は、先行技術
の配列よりも劇的に稠密な相互連結能力を提供する。
【0019】図4aを参照すると、ミッドプレーンプリン
ト回路基板及びコネクタ配置が示される。図4aは、エミ
ュレーションプリント回路基板コネクタ及び切替プリン
ト回路基板コネクタがどのようにミッドプレーンプリン
ト回路基板上で互いに関連して配向されるかを表してお
り、従来技術の配置を越えた相互連結密度の劇的な増加
を可能とする二つコネクタ間の共通のピンの使用を示
す。
ト回路基板及びコネクタ配置が示される。図4aは、エミ
ュレーションプリント回路基板コネクタ及び切替プリン
ト回路基板コネクタがどのようにミッドプレーンプリン
ト回路基板上で互いに関連して配向されるかを表してお
り、従来技術の配置を越えた相互連結密度の劇的な増加
を可能とする二つコネクタ間の共通のピンの使用を示
す。
【0020】ミッドプレーン・プリント回路基板24は、
ミッドプレーンプリント回路基板24を水平に横切る概略
図により示される複数のエミュレータプリント回路基板
コネクタ40a-40cからと、ミッドプレーンプリント回路
基板24を垂直に横切る概略図により示される複数の切替
プリント回路基板コネクタ42a-42cからとの連結ピンを
受け入れるために、ミッドプレーンプリント回路基板24
にあけられた穴のパターンを含む。エミュレーションプ
リント回路基板及び切替えプリント回路基板の各々の三
つのみが説明的実施例に示されており、当業者であれ
ば、本発明が使用するシステムのサイズに依存して、異
なる数のエミュレーション基板コネクタ及び切替え基板
コネクタが提供され得ることを認めるであろう。X及びY
の両方向における一様に間隔を開けられた連結ピンを有
しているコネクタが、本発明のシステムと共に使われ
る。
ミッドプレーンプリント回路基板24を水平に横切る概略
図により示される複数のエミュレータプリント回路基板
コネクタ40a-40cからと、ミッドプレーンプリント回路
基板24を垂直に横切る概略図により示される複数の切替
プリント回路基板コネクタ42a-42cからとの連結ピンを
受け入れるために、ミッドプレーンプリント回路基板24
にあけられた穴のパターンを含む。エミュレーションプ
リント回路基板及び切替えプリント回路基板の各々の三
つのみが説明的実施例に示されており、当業者であれ
ば、本発明が使用するシステムのサイズに依存して、異
なる数のエミュレーション基板コネクタ及び切替え基板
コネクタが提供され得ることを認めるであろう。X及びY
の両方向における一様に間隔を開けられた連結ピンを有
しているコネクタが、本発明のシステムと共に使われ
る。
【0021】本発明の既に構成された実施例によると、
エミュレータプリント回路基板コネクタ40a-40c、及び
切替プリント回路基板コネクタ42a-42cはダブルエンド
(double−ended)ピン及びシングルエンド
(single−ended)ピンの組合わせを有して
おり、空スペースを含み得る。図4aで示すように、エミ
ュレータプリント回路基板コネクタ40a-40c及び切替プ
リント回路基板コネクタ42a-42cの六つのピン掛ける六
つのピンの領域はX及びYの両方向に一様に間隔をあけた
連結ピンのために共通である。エミュレータプリント回
路基板コネクタ40a-40cの一つ、及び切替プリント回路
基板コネクタ42a-42cコネクタの一つに各々が共通であ
る、掛け合わされた36個のピンの位置は、ミッドプレー
ンプリント回路基板24の両面から突き出るダブルエンド
連結ピンを設けていても良く、36個のピンは、2つの
コネクタ間の直接連結の役目を果たすことができる。こ
れらのダブルエンド連結ピンが送信する信号は、ミッド
プレーンプリント回路基板上のいかなるトレース(tr
ace)も必要としない。他の連結ピンの位置は、シン
グルエンド連結ピンを設けていても良い。図4aにおい
て、ダブルエンド連結ピンが、実線円として示される
(実施例参照番号44)。ミッドプレーンプリント回路24
のエミュレータプリント回路コネクタ側のシシングルエ
ンド連結ピンが、垂直なクロスハッチング円(実施例参
照番号46)として示されており、ミッドプレーンプリン
ト回路基板24の切替プリント回路基板側のシングルエン
ド連結ピンが水平クロスハッチング円(実施例参照番号
48)として示されている。シングルエンド連結ピン46及
び48は同一であり、ミッドプレーンプリント回路基板の
どの面に取り付けられているかを示すために異なる参照
番号が与えられる。
エミュレータプリント回路基板コネクタ40a-40c、及び
切替プリント回路基板コネクタ42a-42cはダブルエンド
(double−ended)ピン及びシングルエンド
(single−ended)ピンの組合わせを有して
おり、空スペースを含み得る。図4aで示すように、エミ
ュレータプリント回路基板コネクタ40a-40c及び切替プ
リント回路基板コネクタ42a-42cの六つのピン掛ける六
つのピンの領域はX及びYの両方向に一様に間隔をあけた
連結ピンのために共通である。エミュレータプリント回
路基板コネクタ40a-40cの一つ、及び切替プリント回路
基板コネクタ42a-42cコネクタの一つに各々が共通であ
る、掛け合わされた36個のピンの位置は、ミッドプレー
ンプリント回路基板24の両面から突き出るダブルエンド
連結ピンを設けていても良く、36個のピンは、2つの
コネクタ間の直接連結の役目を果たすことができる。こ
れらのダブルエンド連結ピンが送信する信号は、ミッド
プレーンプリント回路基板上のいかなるトレース(tr
ace)も必要としない。他の連結ピンの位置は、シン
グルエンド連結ピンを設けていても良い。図4aにおい
て、ダブルエンド連結ピンが、実線円として示される
(実施例参照番号44)。ミッドプレーンプリント回路24
のエミュレータプリント回路コネクタ側のシシングルエ
ンド連結ピンが、垂直なクロスハッチング円(実施例参
照番号46)として示されており、ミッドプレーンプリン
ト回路基板24の切替プリント回路基板側のシングルエン
ド連結ピンが水平クロスハッチング円(実施例参照番号
48)として示されている。シングルエンド連結ピン46及
び48は同一であり、ミッドプレーンプリント回路基板の
どの面に取り付けられているかを示すために異なる参照
番号が与えられる。
【0022】12個のエミュレータプリント回路基板、及
び12個の切替えプリント回路基板を含む本発明の実施例
において、そのようなダブルエンド連結ピン(24x24x
36)が20,736個あり、ミッドプレーンプリント回路基板
24上のいかなるトレースも必要とせずに、20,736個の入
出力信号が、エミュレータプリント回路基板と切替えプ
リント回路基板との間に送信される得ることを意味す
る。各コネクタが、コネクタ一つにつき合計600個の連
結ピンのための100個のピンの六つの列を含むならば、
ダブルエンド連結ピンは、コネクタ一つにつき入出力連
結の432個(72%)を占める。
び12個の切替えプリント回路基板を含む本発明の実施例
において、そのようなダブルエンド連結ピン(24x24x
36)が20,736個あり、ミッドプレーンプリント回路基板
24上のいかなるトレースも必要とせずに、20,736個の入
出力信号が、エミュレータプリント回路基板と切替えプ
リント回路基板との間に送信される得ることを意味す
る。各コネクタが、コネクタ一つにつき合計600個の連
結ピンのための100個のピンの六つの列を含むならば、
ダブルエンド連結ピンは、コネクタ一つにつき入出力連
結の432個(72%)を占める。
【0023】図4bを参照すると、互いに重ならず、その
ためダブルエンド連結ピンを共有しないエミュレータプ
リント回路基板、及び切替えプリント回路基板の連結ピ
ン位置が残っていることがわかる。これらの連結ピン
は、エミュレータプリント回路基板、及び切替えプリン
ト回路基板の隣接領域の間に横たわるミッドプレーンプ
リント回路基板24の領域に存在する。当業者はプリント
回路基板の隣接領域は、部品の高さ、換気の必要性等の
設計的考察に適応させるために離間される必要があるこ
とを認めるであろう。図4a及び図4bにおいて示された実
施例において、エミュレータプリント回路基板及び切替
えプリント回路基板のための相互連結スペーシングが、
二つのピン位置として示される。
ためダブルエンド連結ピンを共有しないエミュレータプ
リント回路基板、及び切替えプリント回路基板の連結ピ
ン位置が残っていることがわかる。これらの連結ピン
は、エミュレータプリント回路基板、及び切替えプリン
ト回路基板の隣接領域の間に横たわるミッドプレーンプ
リント回路基板24の領域に存在する。当業者はプリント
回路基板の隣接領域は、部品の高さ、換気の必要性等の
設計的考察に適応させるために離間される必要があるこ
とを認めるであろう。図4a及び図4bにおいて示された実
施例において、エミュレータプリント回路基板及び切替
えプリント回路基板のための相互連結スペーシングが、
二つのピン位置として示される。
【0024】エミュレータプリント回路基板、及び切替
えプリント回路基板の各々のためのこれらの二つのピン
位置を設ける12個のピンは、それぞれのコネクタが取付
られているミッドプレーンプリント回路基板24の面から
だけ突き出すシングルエンド連結ピンである。図4bに示
されるように、これらのシングルエンド連結ピンは、ミ
ッドプレーンプリント回路基板24に設けられた12個の短
い導電性のトレース50により相互に連結されても良い。
導電性のトレース44は、エミュレーション・プリント回
路基板コネクタ及び切替えプリント回路基板コネクタ間
の交差区域の周囲に局所化されるので、ミッドプレーン
プリント回路基板42の各層が、能率的に多数の連結を行
うために使われることができる。さもなければミッドプ
レーン上に必要とされる長いトレースは、トレース及び
切替えチップを収容するための十分な空間が存在する切
替えプリント回路基板に移動される。明らかに同一の技
術は、異なる種類及び数のコネクタを用いて使われ得
る。
えプリント回路基板の各々のためのこれらの二つのピン
位置を設ける12個のピンは、それぞれのコネクタが取付
られているミッドプレーンプリント回路基板24の面から
だけ突き出すシングルエンド連結ピンである。図4bに示
されるように、これらのシングルエンド連結ピンは、ミ
ッドプレーンプリント回路基板24に設けられた12個の短
い導電性のトレース50により相互に連結されても良い。
導電性のトレース44は、エミュレーション・プリント回
路基板コネクタ及び切替えプリント回路基板コネクタ間
の交差区域の周囲に局所化されるので、ミッドプレーン
プリント回路基板42の各層が、能率的に多数の連結を行
うために使われることができる。さもなければミッドプ
レーン上に必要とされる長いトレースは、トレース及び
切替えチップを収容するための十分な空間が存在する切
替えプリント回路基板に移動される。明らかに同一の技
術は、異なる種類及び数のコネクタを用いて使われ得
る。
【0025】本発明のミッドプレーンプリント回路基板
アセンブリは、ミッドプレーンの片面、又は両面からミ
ッドプレーンの中にピンを圧入することよって製造され
ることができる。図5a、図5b、図6a、及び図6bはこの技
術を示す。図5aは、ミッドプレーンプリント回路基板24
と、エミュレーションプリント回路基板コネクタ40a-40
cと、切替えプリント回路基板コネクタ42bの一つとの垂
直断面(図4aのB-Bの断面)を示す概略図である。図5b
は、ミッドプレーンプリント回路基板上へ組立てる前の
切替プリント回路基板コネクタの上面図であり、本発明
の切替プリント回路基板コネクタのためのコネクタシェ
ル52(connector shell)が、ミッドプ
レーンプリント回路基板24、及びエミュレーションプリ
ント回路基板コネクタと組み合うように、どのように選
択的に、シングルエンド連結ピン及びピン無(zero
pin)の組合わせを装填され得るかを示す。
アセンブリは、ミッドプレーンの片面、又は両面からミ
ッドプレーンの中にピンを圧入することよって製造され
ることができる。図5a、図5b、図6a、及び図6bはこの技
術を示す。図5aは、ミッドプレーンプリント回路基板24
と、エミュレーションプリント回路基板コネクタ40a-40
cと、切替えプリント回路基板コネクタ42bの一つとの垂
直断面(図4aのB-Bの断面)を示す概略図である。図5b
は、ミッドプレーンプリント回路基板上へ組立てる前の
切替プリント回路基板コネクタの上面図であり、本発明
の切替プリント回路基板コネクタのためのコネクタシェ
ル52(connector shell)が、ミッドプ
レーンプリント回路基板24、及びエミュレーションプリ
ント回路基板コネクタと組み合うように、どのように選
択的に、シングルエンド連結ピン及びピン無(zero
pin)の組合わせを装填され得るかを示す。
【0026】図6aは、ミッドプレーンプリント回路基板
24と、切替えプリント回路基板コネクタ42a-42cと、エ
ミュレーション・プリント回路基板コネクタ40bの一つ
との水平断面(図4aのA-Aの断面)を示す概略図であ
る。図6bは、ミッドプレーンプリント回路基板上に組立
てる前のエミュレーションプリント回路基板コネクタの
上面図であり、本発明のエミュレーションプリント回路
基板コネクタシェル54が、ミッドプレーンプリント回路
基板24、及び切替プリント回路基板コネクタと組み合う
ように、どのように選択的に、シングルエンド連結ピン
及びダブルエンドピンの組合わせが装填され得るかを示
す。
24と、切替えプリント回路基板コネクタ42a-42cと、エ
ミュレーション・プリント回路基板コネクタ40bの一つ
との水平断面(図4aのA-Aの断面)を示す概略図であ
る。図6bは、ミッドプレーンプリント回路基板上に組立
てる前のエミュレーションプリント回路基板コネクタの
上面図であり、本発明のエミュレーションプリント回路
基板コネクタシェル54が、ミッドプレーンプリント回路
基板24、及び切替プリント回路基板コネクタと組み合う
ように、どのように選択的に、シングルエンド連結ピン
及びダブルエンドピンの組合わせが装填され得るかを示
す。
【0027】図4a、図4b、図5a、図5b、図6a、及び図6
に示される本発明のアセンブリを組立てるために、コネ
クタシェル52及び54はシングルエンド連結ピン及びダブ
ルエンド連結ピンが装填され、そして次に、ミッドプレ
ーンプリント回路基板24の中のめっきされたスルーホー
ルに合わせて適切に一直線に並べられる。本発明のピン
は、従来の周知の圧入技術を用いてミッドプレーンプリ
ント回路基板24上のホール内に圧入される。
に示される本発明のアセンブリを組立てるために、コネ
クタシェル52及び54はシングルエンド連結ピン及びダブ
ルエンド連結ピンが装填され、そして次に、ミッドプレ
ーンプリント回路基板24の中のめっきされたスルーホー
ルに合わせて適切に一直線に並べられる。本発明のピン
は、従来の周知の圧入技術を用いてミッドプレーンプリ
ント回路基板24上のホール内に圧入される。
【0028】本発明の変形例によれば、シングルエンド
連結ピンは、ミッドプレーンプリント回路基板24の第1
及び第2の両面から圧入されても良い。そのような実施
例が、ミッドプレーンプリント回路基板24と、切り替プ
リント回路基板コネクタ42a-42cの幾つかと、エミュレ
ーションプリント回路基板コネクタ40bの一つとの水平
断面を示す図7の概略図に示される。図7は、複数のシン
グルエンド連結ピンが、穴を開けられ且つめっきされた
同一のスルーホール内にミッドプレーンプリント回路基
板の両側からどのように圧入され得るかを示す。図7の
実施例の明らかな効果は、ただ一つのタイプの連結ピン
がアセンブリに必要とされることである。この技術は、
本明細書において開示された他の実施例におけるように
特別に設けられたコネクタを必要としないが、より厚い
ミッドプレーン及びより多くのピンを必要としシステム
の費用を増大させる。
連結ピンは、ミッドプレーンプリント回路基板24の第1
及び第2の両面から圧入されても良い。そのような実施
例が、ミッドプレーンプリント回路基板24と、切り替プ
リント回路基板コネクタ42a-42cの幾つかと、エミュレ
ーションプリント回路基板コネクタ40bの一つとの水平
断面を示す図7の概略図に示される。図7は、複数のシン
グルエンド連結ピンが、穴を開けられ且つめっきされた
同一のスルーホール内にミッドプレーンプリント回路基
板の両側からどのように圧入され得るかを示す。図7の
実施例の明らかな効果は、ただ一つのタイプの連結ピン
がアセンブリに必要とされることである。この技術は、
本明細書において開示された他の実施例におけるように
特別に設けられたコネクタを必要としないが、より厚い
ミッドプレーン及びより多くのピンを必要としシステム
の費用を増大させる。
【0029】本明細書において開示された例証的ハード
ウェア・エミュレータは、多数のエミュレータを一緒に
取り付けるか又は、エミュレータを外部システムに取り
付けるために大量の外部入出力の連結を必要とする。図
1に示されるように、これらの外部入出力の連結は、最
上レベルの切替え集積回路から行われる。エミュレータ
において、外部入出力の連結は、切替プリント回路基板
に置かれた補助コネクタ22(図2)を介して行われる。
外部入出力のコネクタが、ミッドプレーンコネクタと反
対側の切替プリント回路基板の端部に位置するため、入
出力のコネクタはエンクロージャ(enclosur
e)の外側からアクセスできる。切替プリント回路基板
手段に入出力のコネクタを置くことは、いかなる補助ミ
ッドプレーンピン又はトレースも外部入出力のコネクタ
に必要ではないことを意味する。
ウェア・エミュレータは、多数のエミュレータを一緒に
取り付けるか又は、エミュレータを外部システムに取り
付けるために大量の外部入出力の連結を必要とする。図
1に示されるように、これらの外部入出力の連結は、最
上レベルの切替え集積回路から行われる。エミュレータ
において、外部入出力の連結は、切替プリント回路基板
に置かれた補助コネクタ22(図2)を介して行われる。
外部入出力のコネクタが、ミッドプレーンコネクタと反
対側の切替プリント回路基板の端部に位置するため、入
出力のコネクタはエンクロージャ(enclosur
e)の外側からアクセスできる。切替プリント回路基板
手段に入出力のコネクタを置くことは、いかなる補助ミ
ッドプレーンピン又はトレースも外部入出力のコネクタ
に必要ではないことを意味する。
【0030】本発明の実施例及び適用が示され、記載さ
れてきたが、本明細書の発明の思想か逸脱せずに上記に
記載されたよりも多くの変形が可能であることは当業者
に明らかである。本発明は従って、添付された特許請求
の範囲の精神を超えて限定されることはない。
れてきたが、本明細書の発明の思想か逸脱せずに上記に
記載されたよりも多くの変形が可能であることは当業者
に明らかである。本発明は従って、添付された特許請求
の範囲の精神を超えて限定されることはない。
【図1】本発明により提供され得るシステムレベルの連
結度を示す、本発明の概略ブロック図である。
結度を示す、本発明の概略ブロック図である。
【図2】本発明の現時点の好ましい実施例の例証的適用
における、エミュレーションプリント回路基板、切替プ
リント回路基板、ミッドプレーン、及び外部入出力の相
互連結配置を示す構成図である。
における、エミュレーションプリント回路基板、切替プ
リント回路基板、ミッドプレーン、及び外部入出力の相
互連結配置を示す構成図である。
【図3】ミッドプレーンへの必要な数の連結を提供する
ために拡張プリント回路基板と共に組み立てられた従来
技術のエミュレーション回路基板を表す断面図である。
ために拡張プリント回路基板と共に組み立てられた従来
技術のエミュレーション回路基板を表す断面図である。
【図4a】共有された連結貫通ピン及びシングルエンド
ピンの両方を示す、ミッドプレーン回路基板、エミュレ
ータプリント回路基板コネクタ、及び切替プリント回路
基板コネクタの配置図である。
ピンの両方を示す、ミッドプレーン回路基板、エミュレ
ータプリント回路基板コネクタ、及び切替プリント回路
基板コネクタの配置図である。
【図4b】エミュレータプリント回路基板及び切り替プ
リント回路基板からのシングルエンドピンを相互連結す
るために、ミッドプレーンで必要とされる反復導電性ト
レース経路を示す、図4aのミッドプレーンプリント回
路基板の部分図である。
リント回路基板からのシングルエンドピンを相互連結す
るために、ミッドプレーンで必要とされる反復導電性ト
レース経路を示す、図4aのミッドプレーンプリント回
路基板の部分図である。
【図5a】ミッドプレーンプリント回路基板、エミュレ
ーションプリント回路基板コネクタの幾つか、及び切替
プリント回路基板コネクタの一つを通る垂直断面図であ
る。
ーションプリント回路基板コネクタの幾つか、及び切替
プリント回路基板コネクタの一つを通る垂直断面図であ
る。
【図5b】ミッドプレーンプリント回路基板上に組み立
てる前の切替プリント回路基板コネクタの上面図であ
り、本発明の切替プリント回路基板コネクタが、ミッド
プレーンプリント回路基板、及びエミュレーションプリ
ント回路基板コネクタと組み合うようにどのように選択
的にシングルエンドピンを設け又はピン無しにし得るか
を示す図である。
てる前の切替プリント回路基板コネクタの上面図であ
り、本発明の切替プリント回路基板コネクタが、ミッド
プレーンプリント回路基板、及びエミュレーションプリ
ント回路基板コネクタと組み合うようにどのように選択
的にシングルエンドピンを設け又はピン無しにし得るか
を示す図である。
【図6a】ミッドプレーンプリント回路基板、切替プリ
ント回路基板コネクタの幾つか、及びエミュレーション
プリント回路基板コネクタの一つを通る水平断面図であ
る。
ント回路基板コネクタの幾つか、及びエミュレーション
プリント回路基板コネクタの一つを通る水平断面図であ
る。
【図6b】ミッドプレーン回路基板に組み立てる前のエ
ミュレーションプリント回路基板コネクタの上面図であ
り、本発明のエミュレーションプリント回路基板が、ミ
ッドプレーンプリント回路基板、及び切替プリント回路
基板コネクタと組み合うために、どのように選択的にシ
ングルエンドピン、又はダブルエンドピンを装填され得
るかを示す図である。
ミュレーションプリント回路基板コネクタの上面図であ
り、本発明のエミュレーションプリント回路基板が、ミ
ッドプレーンプリント回路基板、及び切替プリント回路
基板コネクタと組み合うために、どのように選択的にシ
ングルエンドピン、又はダブルエンドピンを装填され得
るかを示す図である。
【図7】連結ピンが、開けられた同一な穴の中にミッド
プレーンプリント回路基板の両サイドから圧入され得る
代替構成技術を示す、ミッドプレーンプリント回路基
板、切替プリント回路基板の幾つか、及びエミュレーシ
ョンプリント回路基板コネクタの一つを通る水平断面図
である。
プレーンプリント回路基板の両サイドから圧入され得る
代替構成技術を示す、ミッドプレーンプリント回路基
板、切替プリント回路基板の幾つか、及びエミュレーシ
ョンプリント回路基板コネクタの一つを通る水平断面図
である。
12 エミュレーションプリント回路基板 14 切替プリント回路基板 22 外部入出力コネクタ 24 ミッドプレーンプリント回路基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 テリー・リー・グード アメリカ合衆国、カリフオルニア・94087、 サニーベイル、セイジ・ヘン・ウエイ・ 1390
Claims (5)
- 【請求項1】 複数の第1のプリント回路基板と複数の
第2のプリント回路基板の間の相互連結を行うためのプ
リント回路基板相互連結装置であって、第1の面と、第
1の面に平行な第2の面とを含み、且つミッドプレーン
回路基板の上に配置された複数のトレースを有する前記
ミッドプレーンプリント回路基板と、前記ミッドプレー
ンプリント回路基板と電気的接続を行うために第1のプ
リント回路基板の第1の面に設けられており、且つ前記
ミッドプレーンプリント回路基板の前記第1の面及び前
記第2の面に垂直に方向付けられていると共に互いに等
しい行スペーシング及び列スペーシングを有する連結ピ
ンの複数の行及び列を有しており、ミッドプレーンプリ
ント回路基板と連結されるために前記第1のプリント回
路基板の一つの上に設けられた組み合う第1のプリント
回路基板の連結エレメントと電気的に接触するように形
成された第1のプリント回路基板の第2の対向面上に連
結エレメントの複数の列をも含んでおり、前記ミッドプ
レーンプリント回路基板の前記第1の面に互いに平行な
関係で設けられている複数の第1のプリント回路基板コ
ネクタと、前記ミッドプレーンプリント回路基板と電気
的接続を行うために第2のプリント回路基板の第1の面
に設けられており、且つ前記ミッドプレーンプリント回
路基板の第1の面及び第2の面に垂直に方向付けられて
いると共に前記第1のプリント回路基板コネクタの前記
連結ピンの行スペーシング及び列スペーシングに等しい
行スペーシング及び列スペーシングを有する連結ピンの
複数の行及び列を有しており、ミッドプレーンプリント
回路基板と連結されるために前記第2のプリント回路基
板の一つの上に設けられた組み合う第2のプリント回路
基板の連結エレメントと電気的に接触するように形成さ
れた前記第2のプリント回路基板の第2の対向面上の連
結エレメントの複数の列をも含んでおり、前記ミッドプ
レーンプリント回路基板の前記第2の面に平行な関係で
設けられている複数の第2のプリント回路基板コネクタ
とを含んでおり、前記第1及び第2のプリント回路基板
コネクタの前記連結ピンの第1のピンの位置が一致する
ように前記第1及第2のプリント回路基板コネクタが前
記ミッドプレーンプリント回路基板上に相対的に置かれ
ると共に前記連結ピンの前記第1ピンが、前記第1及び
第2のプリント回路基板コネクタの両方に共通であるダ
ブルエンドピンを含むプリント回路基板相互連結装置。 - 【請求項2】 一致しない位置に置かれた前記第1及び
第2のプリント回路基板コネクタの前記連結ピンの第2
のピンを更に含んでおり、前記連結ピンの前記第2のピ
ンはシングルエンドピンを含んでおり、前記第2のピン
の第1グループは前記第1のプリント回路基板コネクタ
のみであり、前記第2のピンの第2のグループは前記第
2のプリント回路基板コネクタのみであり、前記第1の
グループの中の前記シングルエンドピンの選択されたピ
ンは、前記ミッドプレーンプリント回路基板に設けられ
た伝導性トレースにより前記第2のグループ中の前記シ
ングルエンドピンの選択されたピンに電気的に接続され
る、請求項1に記載のプリント回路基板相互連結装置。 - 【請求項3】 組み合う第1のプリント回路基板コネク
タをその上に含んでおり、且つ、前記組み合う第1のプ
リント回路基板コネクタと前記第1のプリント回路基板
コネクタの一つとの間のインタフェースを介して前記ミ
ッドプレーンプリント回路基板の前記第1の面に設けら
れている第1のプリント回路基板の複数と、組み合う第
2のプリント回路基板コネクタをその上に含んでおり、
且つ、前記組み合う第2のプリント回路基板コネクタと
前記第2のプリント回路基板コネクタの一つとの間のイ
ンタフェースを介して前記ミッドプレーンプリント回路
基板の前記第2の面に設けられている第2のプリント回
路基板の複数とを更に含む請求項1に記載のプリント回
路基板相互連結装置。 - 【請求項4】 前記ダブルエンドコネクタピンの各々
は、前記ミッドプレーンプリント回路基板の前記第1及
び第2の面の双方から圧入されたシングルエンドコネク
タピンを有する請求項1に記載のプリント回路基板相互
連結装置。 - 【請求項5】 前記組み合うプリント回路基板と対抗し
て前記第1のプリント回路基板の端部に外部入出力を更
に含む請求項1に記載のプリント回路基板相互連結装
置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/896,068 US5352123A (en) | 1992-06-08 | 1992-06-08 | Switching midplane and interconnection system for interconnecting large numbers of signals |
US896068 | 1992-06-08 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06334368A true JPH06334368A (ja) | 1994-12-02 |
Family
ID=25405574
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5163908A Pending JPH06334368A (ja) | 1992-06-08 | 1993-06-08 | 大量の信号を相互連結するための切替ミッドプレーン及び相互連結装置 |
Country Status (4)
Country | Link |
---|---|
US (2) | US5352123A (ja) |
EP (1) | EP0574133B1 (ja) |
JP (1) | JPH06334368A (ja) |
DE (1) | DE69327132T2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6647362B1 (en) | 1999-09-24 | 2003-11-11 | Frederic Reblewski | Emulation system scaling |
US6690584B2 (en) | 2000-08-14 | 2004-02-10 | Fujitsu Limited | Information-processing device having a crossbar-board connected to back panels on different sides |
JP2011040642A (ja) * | 2009-08-14 | 2011-02-24 | Fuji Xerox Co Ltd | 電子機器およびインターフェースボード |
Families Citing this family (152)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5109353A (en) | 1988-12-02 | 1992-04-28 | Quickturn Systems, Incorporated | Apparatus for emulation of electronic hardware system |
US5353243A (en) | 1989-05-31 | 1994-10-04 | Synopsys Inc. | Hardware modeling system and method of use |
US5369593A (en) | 1989-05-31 | 1994-11-29 | Synopsys Inc. | System for and method of connecting a hardware modeling element to a hardware modeling system |
US5352123A (en) * | 1992-06-08 | 1994-10-04 | Quickturn Systems, Incorporated | Switching midplane and interconnection system for interconnecting large numbers of signals |
US5680583A (en) * | 1994-02-16 | 1997-10-21 | Arkos Design, Inc. | Method and apparatus for a trace buffer in an emulation system |
WO1995024729A2 (en) * | 1994-03-11 | 1995-09-14 | The Panda Project | Modular architecture for high bandwidth computers |
US6092139A (en) * | 1994-03-11 | 2000-07-18 | Crane, Jr.; Stanford W. | Passive backplane capable of being configured to a variable data path width corresponding to a data size of the pluggable CPU board |
US6294928B1 (en) | 1996-04-05 | 2001-09-25 | Altera Corporation | Programmable logic device with highly routable interconnect |
US6181162B1 (en) | 1994-04-10 | 2001-01-30 | Altera Corporation | Programmable logic device with highly routable interconnect |
US5920712A (en) * | 1994-05-13 | 1999-07-06 | Quickturn Design Systems, Inc. | Emulation system having multiple emulator clock cycles per emulated clock cycle |
US5673295A (en) * | 1995-04-13 | 1997-09-30 | Synopsis, Incorporated | Method and apparatus for generating and synchronizing a plurality of digital signals |
US5923865A (en) * | 1995-06-28 | 1999-07-13 | Quickturn Design Systems, Inc. | Emulation system having multiple emulated clock cycles per emulator clock cycle and improved signal routing |
US5819065A (en) * | 1995-06-28 | 1998-10-06 | Quickturn Design Systems, Inc. | System and method for emulating memory |
US5821773A (en) * | 1995-09-06 | 1998-10-13 | Altera Corporation | Look-up table based logic element with complete permutability of the inputs to the secondary signals |
US5886309A (en) * | 1995-11-02 | 1999-03-23 | Fujitsu Limited | Matrix switch board, connection pin, and method of fabricating them |
EP0882266A1 (en) | 1996-02-20 | 1998-12-09 | Intergraph Corporation | High-availability super server |
US6570404B1 (en) | 1996-03-29 | 2003-05-27 | Altera Corporation | High-performance programmable logic architecture |
US5822564A (en) * | 1996-06-03 | 1998-10-13 | Quickturn Design Systems, Inc. | Checkpointing in an emulation system |
US5784594A (en) * | 1996-06-12 | 1998-07-21 | Lucent Technologies Inc. | Generic interactive device model wrapper |
US5886904A (en) * | 1996-09-23 | 1999-03-23 | Quickturn Design Systems, Inc. | Latch optimization in hardware logic emulation systems |
US5841967A (en) | 1996-10-17 | 1998-11-24 | Quickturn Design Systems, Inc. | Method and apparatus for design verification using emulation and simulation |
US6421251B1 (en) | 1997-05-02 | 2002-07-16 | Axis Systems Inc | Array board interconnect system and method |
US6009256A (en) * | 1997-05-02 | 1999-12-28 | Axis Systems, Inc. | Simulation/emulation system and method |
US6026230A (en) * | 1997-05-02 | 2000-02-15 | Axis Systems, Inc. | Memory simulation system and method |
US6321366B1 (en) | 1997-05-02 | 2001-11-20 | Axis Systems, Inc. | Timing-insensitive glitch-free logic system and method |
US6134516A (en) * | 1997-05-02 | 2000-10-17 | Axis Systems, Inc. | Simulation server system and method |
US6389379B1 (en) | 1997-05-02 | 2002-05-14 | Axis Systems, Inc. | Converification system and method |
US5903744A (en) * | 1997-05-15 | 1999-05-11 | Logic Express System, Inc. | Logic emulator using a disposable wire-wrap interconnect board with an FPGA emulation board |
US5960191A (en) | 1997-05-30 | 1999-09-28 | Quickturn Design Systems, Inc. | Emulation system with time-multiplexed interconnect |
US5943490A (en) * | 1997-05-30 | 1999-08-24 | Quickturn Design Systems, Inc. | Distributed logic analyzer for use in a hardware logic emulation system |
US5970240A (en) | 1997-06-25 | 1999-10-19 | Quickturn Design Systems, Inc. | Method and apparatus for configurable memory emulation |
US6015300A (en) * | 1997-08-28 | 2000-01-18 | Ascend Communications, Inc. | Electronic interconnection method and apparatus for minimizing propagation delays |
US6289494B1 (en) | 1997-11-12 | 2001-09-11 | Quickturn Design Systems, Inc. | Optimized emulation and prototyping architecture |
JP3698233B2 (ja) * | 1998-04-28 | 2005-09-21 | 富士通株式会社 | プリント配線板実装構造 |
US6014319A (en) * | 1998-05-21 | 2000-01-11 | International Business Machines Corporation | Multi-part concurrently maintainable electronic circuit card assembly |
US6205532B1 (en) * | 1998-05-22 | 2001-03-20 | Avici Systems, Inc. | Apparatus and methods for connecting modules using remote switching |
US6184707B1 (en) | 1998-10-07 | 2001-02-06 | Altera Corporation | Look-up table based logic element with complete permutability of the inputs to the secondary signals |
US5991163A (en) * | 1998-11-12 | 1999-11-23 | Nexabit Networks, Inc. | Electronic circuit board assembly and method of closely stacking boards and cooling the same |
US6539027B1 (en) * | 1999-01-19 | 2003-03-25 | Coastcom | Reconfigurable, intelligent signal multiplexer and network design and maintenance system therefor |
US6604230B1 (en) | 1999-02-09 | 2003-08-05 | The Governing Counsel Of The University Of Toronto | Multi-logic device systems having partial crossbar and direct interconnection architectures |
US6449680B1 (en) | 1999-02-12 | 2002-09-10 | Compaq Computer Corporation | Combined single-ended/differential data bus connector |
US6154373A (en) | 1999-03-24 | 2000-11-28 | Lucent Technologies Inc. | High density cross-connection system |
US6349037B1 (en) * | 1999-05-04 | 2002-02-19 | International Business Machines Corporation | Backplane for common building block |
JP3621608B2 (ja) * | 1999-07-28 | 2005-02-16 | ケル株式会社 | マザーボード |
US6344975B1 (en) * | 1999-08-30 | 2002-02-05 | Lucent Technologies Inc. | Modular backplane |
US6485309B2 (en) | 1999-12-08 | 2002-11-26 | Nortel Networks Limited | Virtual midplane to enhance card interconnections using a matrix of interconnecting assemblies |
US6549027B1 (en) | 2000-02-01 | 2003-04-15 | Sun Microsystems, Inc. | Apparatus and method for testing for compatibility between circuit boards |
US6542952B1 (en) * | 2000-02-08 | 2003-04-01 | Motorola, Inc. | PCI computer system having a transition module and method of operation |
US6748474B1 (en) | 2000-02-25 | 2004-06-08 | Telica, Inc. | Midplane apparatus |
US6697957B1 (en) | 2000-05-11 | 2004-02-24 | Quickturn Design Systems, Inc. | Emulation circuit with a hold time algorithm, logic analyzer and shadow memory |
US6403893B2 (en) * | 2000-05-26 | 2002-06-11 | Visteon Global Technologies, Inc. | Circuit board and a method for making the same |
US6757751B1 (en) * | 2000-08-11 | 2004-06-29 | Harrison Gene | High-speed, multiple-bank, stacked, and PCB-mounted memory module |
US6528737B1 (en) | 2000-08-16 | 2003-03-04 | Nortel Networks Limited | Midplane configuration featuring surface contact connectors |
US7107203B1 (en) * | 2000-09-06 | 2006-09-12 | Quickturn Design Systems Inc. | High speed software driven emulator comprised of a plurality of emulation processors with improved board-to-board interconnection cable length identification system |
DE10052619C1 (de) * | 2000-10-24 | 2002-03-28 | Abb Patent Gmbh | Modular aufgebautes System |
US6538899B1 (en) | 2001-01-02 | 2003-03-25 | Juniper Networks, Inc. | Traceless midplane |
US6540522B2 (en) | 2001-04-26 | 2003-04-01 | Tyco Electronics Corporation | Electrical connector assembly for orthogonally mating circuit boards |
US6608762B2 (en) | 2001-06-01 | 2003-08-19 | Hyperchip Inc. | Midplane for data processing apparatus |
US20030002541A1 (en) * | 2001-06-07 | 2003-01-02 | Fowler Michael L. | Mid-connect architecture with point-to-point connections for high speed data transfer |
US20040023558A1 (en) * | 2001-06-07 | 2004-02-05 | Fowler Michael L. | Mid-connect architecture with point-to-point connections for high speed data transfer |
CA2358019A1 (en) | 2001-09-27 | 2003-03-27 | Alcatel Canada Inc. | System and method for configuring a network element |
US6717825B2 (en) * | 2002-01-18 | 2004-04-06 | Fci Americas Technology, Inc. | Electrical connection system for two printed circuit boards mounted on opposite sides of a mid-plane printed circuit board at angles to each other |
US6711028B2 (en) * | 2002-01-30 | 2004-03-23 | Dune Networks | Switching device and a method for the configuration thereof |
US6678878B2 (en) * | 2002-03-04 | 2004-01-13 | Daniel J. Smith | Intelligent milling path creation for panelization abstract |
US6965959B2 (en) * | 2002-03-05 | 2005-11-15 | Alcatel | System and method for introducing proprietary signals into a standard backplane via physical separation |
US7180854B2 (en) * | 2002-04-10 | 2007-02-20 | Keith Cambron | Route on failure method and apparatus for automatic rerouting network traffic through a reconfigurable, intelligent signal multiplexer upon failures of multiplexer components or of network spans |
US6903939B1 (en) * | 2002-04-19 | 2005-06-07 | Turnstone Systems, Inc. | Physical architecture for design of high density metallic cross connect systems |
US6705895B2 (en) | 2002-04-25 | 2004-03-16 | Tyco Electronics Corporation | Orthogonal interface for connecting circuit boards carrying differential pairs |
US7050307B2 (en) * | 2002-06-28 | 2006-05-23 | Sun Microsystems, Inc. | Circuit board orientation in a computer system |
US7516272B2 (en) | 2003-03-28 | 2009-04-07 | Emc Corporation | Midplane-independent implementations of data storage system enclosures |
US7415011B2 (en) * | 2003-08-29 | 2008-08-19 | Sun Microsystems, Inc. | Distributed switch |
WO2005055563A2 (en) | 2003-11-28 | 2005-06-16 | Warburton Kenneth J | Bridged parallel distributing frame |
US7239526B1 (en) * | 2004-03-02 | 2007-07-03 | Xilinx, Inc. | Printed circuit board and method of reducing crosstalk in a printed circuit board |
US7094102B2 (en) | 2004-07-01 | 2006-08-22 | Amphenol Corporation | Differential electrical connector assembly |
US7108556B2 (en) * | 2004-07-01 | 2006-09-19 | Amphenol Corporation | Midplane especially applicable to an orthogonal architecture electronic system |
US8444436B1 (en) * | 2004-07-01 | 2013-05-21 | Amphenol Corporation | Midplane especially applicable to an orthogonal architecture electronic system |
US7553680B2 (en) * | 2004-08-09 | 2009-06-30 | Delphi Technologies, Inc. | Methods to provide and expose a diagnostic connector on overmolded electronic packages |
US7359214B2 (en) * | 2004-09-28 | 2008-04-15 | Amphenol Corporation | Backplane with routing to reduce layer count |
US20060073709A1 (en) * | 2004-10-06 | 2006-04-06 | Teradyne, Inc. | High density midplane |
US7052288B1 (en) * | 2004-11-12 | 2006-05-30 | Fci Americas Technology, Inc. | Two piece mid-plane |
US7760859B2 (en) | 2005-03-07 | 2010-07-20 | Net Optics, Inc. | Intelligent communications network tap port aggregator |
US20090291593A1 (en) | 2005-06-30 | 2009-11-26 | Prescott Atkinson | High frequency broadside-coupled electrical connector |
US7914304B2 (en) | 2005-06-30 | 2011-03-29 | Amphenol Corporation | Electrical connector with conductors having diverging portions |
WO2007096376A1 (en) * | 2006-02-21 | 2007-08-30 | Mentor Graphics Corporation | Communication scheme between programmable sub-cores in an emulation environment |
US20070207632A1 (en) * | 2006-03-03 | 2007-09-06 | Fci Americas Technology, Inc. | Midplane with offset connectors |
US20070232089A1 (en) * | 2006-03-31 | 2007-10-04 | Nortel Networks Limited | Bridge modules for connecting plural groups of electronic modules |
US7438556B2 (en) * | 2006-08-15 | 2008-10-21 | Hon Hai Precision Ind. Co., Ltd. | Electrical interconnection between multiple printed circuit boards |
US20080112133A1 (en) * | 2006-11-10 | 2008-05-15 | Sun Microsystems, Inc. | Switch chassis |
CN100550880C (zh) * | 2006-11-30 | 2009-10-14 | 杭州华三通信技术有限公司 | 通信设备的中间背板 |
US7778020B2 (en) * | 2006-12-06 | 2010-08-17 | Fusion Multisystems, Inc. | Apparatus, system, and method for a modular blade |
US7497736B2 (en) | 2006-12-19 | 2009-03-03 | Fci Americas Technology, Inc. | Shieldless, high-speed, low-cross-talk electrical connector |
US7802046B2 (en) * | 2007-02-07 | 2010-09-21 | General Dynamics Advanced Information Systems, Inc. | Method and apparatus for a federation control plane in an orthogonal system |
US7422444B1 (en) * | 2007-02-28 | 2008-09-09 | Fci Americas Technology, Inc. | Orthogonal header |
US7435095B1 (en) * | 2007-06-11 | 2008-10-14 | Hon Hai Precision Ind. Co., Ltd. | Electrical interconnection system |
US7898984B2 (en) * | 2007-08-07 | 2011-03-01 | Net Optics, Inc. | Enhanced communication network tap port aggregator arrangement and methods thereof |
US7903576B2 (en) * | 2007-08-07 | 2011-03-08 | Net Optics, Inc. | Methods and arrangement for utilization rate display |
US8094576B2 (en) | 2007-08-07 | 2012-01-10 | Net Optic, Inc. | Integrated switch tap arrangement with visual display arrangement and methods thereof |
US7445457B1 (en) * | 2007-09-27 | 2008-11-04 | Emc Corporation | Techniques for connecting midplane connectors through a midplane |
US7643286B2 (en) * | 2007-10-24 | 2010-01-05 | Mitac International Corp. | Symmetric multiprocessing computer and star interconnection architecture and cooling system thereof |
US7773529B2 (en) * | 2007-12-27 | 2010-08-10 | Net Optic, Inc. | Director device and methods thereof |
US7540744B1 (en) * | 2008-01-08 | 2009-06-02 | Fci Americas Technology, Inc. | Shared hole orthogonal footprint with backdrilled vias |
US11266014B2 (en) | 2008-02-14 | 2022-03-01 | Metrospec Technology, L.L.C. | LED lighting systems and method |
US8007286B1 (en) * | 2008-03-18 | 2011-08-30 | Metrospec Technology, Llc | Circuit boards interconnected by overlapping plated through holes portions |
US10334735B2 (en) | 2008-02-14 | 2019-06-25 | Metrospec Technology, L.L.C. | LED lighting systems and methods |
US8851356B1 (en) | 2008-02-14 | 2014-10-07 | Metrospec Technology, L.L.C. | Flexible circuit board interconnection and methods |
US8764464B2 (en) * | 2008-02-29 | 2014-07-01 | Fci Americas Technology Llc | Cross talk reduction for high speed electrical connectors |
US7618283B1 (en) * | 2008-04-23 | 2009-11-17 | Tyco Electronics Corporation | Bridge connector for connecting circuit boards |
US8118611B2 (en) * | 2008-10-31 | 2012-02-21 | Myoungsoo Jeon | PCB bridge connector for connecting PCB devices |
US8060682B1 (en) * | 2008-11-14 | 2011-11-15 | Qlogic, Corporation | Method and system for multi-level switch configuration |
US9277649B2 (en) | 2009-02-26 | 2016-03-01 | Fci Americas Technology Llc | Cross talk reduction for high-speed electrical connectors |
US8366485B2 (en) | 2009-03-19 | 2013-02-05 | Fci Americas Technology Llc | Electrical connector having ribbed ground plate |
DE102009033756A1 (de) * | 2009-07-17 | 2011-01-20 | Rolls-Royce Deutschland Ltd & Co Kg | Axialverdichter, insbesondere für eine Fluggasturbine |
CN101965095A (zh) * | 2009-07-23 | 2011-02-02 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板 |
US8267721B2 (en) * | 2009-10-28 | 2012-09-18 | Fci Americas Technology Llc | Electrical connector having ground plates and ground coupling bar |
US8616919B2 (en) * | 2009-11-13 | 2013-12-31 | Fci Americas Technology Llc | Attachment system for electrical connector |
US9813448B2 (en) | 2010-02-26 | 2017-11-07 | Ixia | Secured network arrangement and methods thereof |
US9749261B2 (en) | 2010-02-28 | 2017-08-29 | Ixia | Arrangements and methods for minimizing delay in high-speed taps |
WO2011140438A2 (en) | 2010-05-07 | 2011-11-10 | Amphenol Corporation | High performance cable connector |
US8636543B2 (en) | 2011-02-02 | 2014-01-28 | Amphenol Corporation | Mezzanine connector |
US8959010B1 (en) | 2011-12-08 | 2015-02-17 | Cadence Design Systems, Inc. | Emulation system with improved reliability of interconnect and a method for programming such interconnect |
US8743735B1 (en) | 2012-01-18 | 2014-06-03 | Cadence Design Systems, Inc. | Emulation system for verifying a network device |
EP2624034A1 (en) | 2012-01-31 | 2013-08-07 | Fci | Dismountable optical coupling device |
US8595683B1 (en) | 2012-04-12 | 2013-11-26 | Cadence Design Systems, Inc. | Generating user clocks for a prototyping environment |
US9257778B2 (en) | 2012-04-13 | 2016-02-09 | Fci Americas Technology | High speed electrical connector |
USD718253S1 (en) | 2012-04-13 | 2014-11-25 | Fci Americas Technology Llc | Electrical cable connector |
US8944831B2 (en) | 2012-04-13 | 2015-02-03 | Fci Americas Technology Llc | Electrical connector having ribbed ground plate with engagement members |
USD727852S1 (en) | 2012-04-13 | 2015-04-28 | Fci Americas Technology Llc | Ground shield for a right angle electrical connector |
USD727268S1 (en) | 2012-04-13 | 2015-04-21 | Fci Americas Technology Llc | Vertical electrical connector |
US9543703B2 (en) | 2012-07-11 | 2017-01-10 | Fci Americas Technology Llc | Electrical connector with reduced stack height |
USD751507S1 (en) | 2012-07-11 | 2016-03-15 | Fci Americas Technology Llc | Electrical connector |
US9831588B2 (en) | 2012-08-22 | 2017-11-28 | Amphenol Corporation | High-frequency electrical connector |
CN102882777A (zh) * | 2012-09-28 | 2013-01-16 | 无锡江南计算技术研究所 | 全交叉网络互连组装结构以及全交叉网络互连组装方法 |
USD745852S1 (en) | 2013-01-25 | 2015-12-22 | Fci Americas Technology Llc | Electrical connector |
USD720698S1 (en) | 2013-03-15 | 2015-01-06 | Fci Americas Technology Llc | Electrical cable connector |
US9750135B2 (en) * | 2013-12-13 | 2017-08-29 | Netscout Systems Texas, Llc | Dual faced ATCA backplane |
CN106104933B (zh) | 2014-01-22 | 2020-09-11 | 安费诺有限公司 | 具有被屏蔽的信号路径的高速高密度电连接器 |
USD764457S1 (en) * | 2014-07-01 | 2016-08-23 | Google Inc. | Portion of a handheld device |
WO2017007429A1 (en) | 2015-07-07 | 2017-01-12 | Amphenol Fci Asia Pte. Ltd. | Electrical connector |
KR20170093596A (ko) * | 2016-02-05 | 2017-08-16 | 한국전자통신연구원 | 미드플레인 통신 시스템 |
CN109863650B (zh) | 2016-08-23 | 2020-10-02 | 安费诺有限公司 | 可配置为高性能的连接器 |
US10841246B2 (en) | 2017-08-30 | 2020-11-17 | Arista Networks, Inc. | Distributed core switching with orthogonal fabric card and line cards |
US10512187B2 (en) * | 2017-09-05 | 2019-12-17 | Quanta Computer Inc. | Alignment device for orthogonal engagement of line cards and fabric cards in a server |
CN208862209U (zh) | 2018-09-26 | 2019-05-14 | 安费诺东亚电子科技(深圳)有限公司 | 一种连接器及其应用的pcb板 |
US10849200B2 (en) | 2018-09-28 | 2020-11-24 | Metrospec Technology, L.L.C. | Solid state lighting circuit with current bias and method of controlling thereof |
US20200195586A1 (en) * | 2018-12-18 | 2020-06-18 | Arista Networks, Inc. | Network devices with multiple switch cards |
US10986423B2 (en) | 2019-04-11 | 2021-04-20 | Arista Networks, Inc. | Network device with compact chassis |
US11266007B2 (en) | 2019-09-18 | 2022-03-01 | Arista Networks, Inc. | Linecard system using riser printed circuit boards (PCBS) |
CN115428275A (zh) | 2020-01-27 | 2022-12-02 | 富加宜(美国)有限责任公司 | 高速连接器 |
TW202147716A (zh) | 2020-01-27 | 2021-12-16 | 美商Fci美國有限責任公司 | 高速及高密度之直接耦合垂直式連接器 |
CN215816516U (zh) | 2020-09-22 | 2022-02-11 | 安费诺商用电子产品(成都)有限公司 | 电连接器 |
CN213636403U (zh) | 2020-09-25 | 2021-07-06 | 安费诺商用电子产品(成都)有限公司 | 电连接器 |
DE102021121465A1 (de) * | 2021-08-18 | 2023-02-23 | Borgwarner Inc. | Leiterplattenverbindungsvorrichtung und Leiterplattenanordnung |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1983004466A1 (en) * | 1982-06-07 | 1983-12-22 | Transpath, Limited | Tiered orthogonal related 3-d printed boards circuit |
US4704599A (en) * | 1984-06-20 | 1987-11-03 | Kimmel Arthur T | Auxiliary power connector and communication channel control circuit |
FR2589286B1 (fr) * | 1985-10-25 | 1988-05-13 | Cit Alcatel | Ensemble d'interconnexion de cartes de circuits imprimes orthogonales et reseaux de commutation en faisant application |
US4686607A (en) * | 1986-01-08 | 1987-08-11 | Teradyne, Inc. | Daughter board/backplane assembly |
US4876630A (en) * | 1987-06-22 | 1989-10-24 | Reliance Comm/Tec Corporation | Mid-plane board and assembly therefor |
US4914612A (en) * | 1988-03-31 | 1990-04-03 | International Business Machines Corporation | Massively distributed simulation engine |
DE68929518T2 (de) * | 1988-10-05 | 2005-06-09 | Quickturn Design Systems, Inc., Mountain View | Verfahren zur Verwendung einer elektronisch wiederkonfigurierbaren Gatterfeld-Logik und dadurch hergestelltes Gerät |
US5452231A (en) * | 1988-10-05 | 1995-09-19 | Quickturn Design Systems, Inc. | Hierarchically connected reconfigurable logic assembly |
US5329470A (en) * | 1988-12-02 | 1994-07-12 | Quickturn Systems, Inc. | Reconfigurable hardware emulation system |
US5109353A (en) * | 1988-12-02 | 1992-04-28 | Quickturn Systems, Incorporated | Apparatus for emulation of electronic hardware system |
SE466282B (sv) * | 1989-10-02 | 1992-01-20 | Ericsson Telefon Ab L M | Funktionsenhet foer elektronikutrustning |
US5352123A (en) * | 1992-06-08 | 1994-10-04 | Quickturn Systems, Incorporated | Switching midplane and interconnection system for interconnecting large numbers of signals |
-
1992
- 1992-06-08 US US07/896,068 patent/US5352123A/en not_active Expired - Lifetime
-
1993
- 1993-05-10 DE DE69327132T patent/DE69327132T2/de not_active Expired - Lifetime
- 1993-05-10 EP EP93303580A patent/EP0574133B1/en not_active Expired - Lifetime
- 1993-06-08 JP JP5163908A patent/JPH06334368A/ja active Pending
-
1997
- 1997-04-04 US US08/825,967 patent/US5887158A/en not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6647362B1 (en) | 1999-09-24 | 2003-11-11 | Frederic Reblewski | Emulation system scaling |
US6690584B2 (en) | 2000-08-14 | 2004-02-10 | Fujitsu Limited | Information-processing device having a crossbar-board connected to back panels on different sides |
US7133292B2 (en) | 2000-08-14 | 2006-11-07 | Fujitsu Limited | Information-processing device having a crossbar-board connected to back panels on different sides |
US7193861B2 (en) | 2000-08-14 | 2007-03-20 | Fujitsu Limited | Information-processing device having a crossbar-board connected to back panels on different sides |
JP2011040642A (ja) * | 2009-08-14 | 2011-02-24 | Fuji Xerox Co Ltd | 電子機器およびインターフェースボード |
Also Published As
Publication number | Publication date |
---|---|
US5352123A (en) | 1994-10-04 |
EP0574133A2 (en) | 1993-12-15 |
DE69327132T2 (de) | 2000-04-20 |
DE69327132D1 (de) | 2000-01-05 |
EP0574133B1 (en) | 1999-12-01 |
US5887158A (en) | 1999-03-23 |
EP0574133A3 (en) | 1995-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH06334368A (ja) | 大量の信号を相互連結するための切替ミッドプレーン及び相互連結装置 | |
US5335146A (en) | High density packaging for device requiring large numbers of unique signals utilizing orthogonal plugging and zero insertion force connetors | |
US20020181215A1 (en) | Midplane circuit board assembly | |
US6717825B2 (en) | Electrical connection system for two printed circuit boards mounted on opposite sides of a mid-plane printed circuit board at angles to each other | |
US6011695A (en) | External bus interface printed circuit board routing for a ball grid array integrated circuit package | |
US6608762B2 (en) | Midplane for data processing apparatus | |
US20060073709A1 (en) | High density midplane | |
US3675083A (en) | Universal bus arrangement for data processing systems | |
US20050186807A1 (en) | Apparatus inteconnecting circuit board and mezzanine card or cards | |
US20030016490A1 (en) | Integrated circuit device/circuit board connection apparatus | |
JPH07113656B2 (ja) | 接続装置 | |
US6416333B1 (en) | Extension boards and method of extending boards | |
JP3660552B2 (ja) | 相互接続システム | |
US5622770A (en) | Printed circuit board design utilizing flexible interconnects for programmable logic components | |
EP3772239B1 (en) | Printed circuit board connection for integrated circuits using two routing layers | |
US7100130B2 (en) | Device for the emulation of designs for integrated circuits | |
JPH10162914A (ja) | プリント基板間の回路接続装置及び接続方法 | |
JPH023559B2 (ja) | ||
US5161980A (en) | Electrical interconnection of circuit devices | |
CA1169163A (en) | Pin arrangement for a backplane | |
JPH03147397A (ja) | 基板の信号パターン配設構造 | |
JP2002124742A (ja) | プリント配線板、接続部品、及び電子機器 | |
JPS6240460Y2 (ja) | ||
JPH11307205A (ja) | プリント配線板の接続方法 | |
JPH11186715A (ja) | 半導体装置 |