JPS60200596A - 印刷配線板の接続方法 - Google Patents
印刷配線板の接続方法Info
- Publication number
- JPS60200596A JPS60200596A JP5714884A JP5714884A JPS60200596A JP S60200596 A JPS60200596 A JP S60200596A JP 5714884 A JP5714884 A JP 5714884A JP 5714884 A JP5714884 A JP 5714884A JP S60200596 A JPS60200596 A JP S60200596A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- wiring boards
- boards
- opposing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Combinations Of Printed Boards (AREA)
- Mounting Of Printed Circuit Boards And The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（８） 発明の技術分野
本発明は、階層実装される印刷配線板の接続方法に係り
、とくに印刷配線板間にインク印刷配線板を配置して単
ビンコネクタにより接続するようにした印刷配線板の接
続方法に関するものである。
、とくに印刷配線板間にインク印刷配線板を配置して単
ビンコネクタにより接続するようにした印刷配線板の接
続方法に関するものである。
（ｂｌ 技術の背景
近年、集積回路技術の進展には目覚ましいものがあり、
素子当たりのゲート数も２０．０００ゲートを超える超
規模集積回路（ＶＬＳＩ）も出現している。
素子当たりのゲート数も２０．０００ゲートを超える超
規模集積回路（ＶＬＳＩ）も出現している。
したがってこれらの集積回路を搭載する印刷配線板の実
装密度も高密度化の一途をたどっており、印刷配線板へ
の効率的パターンの収容が必須となっている。また素子
の高集積化、高速化に伴ってこれら素子間の接続長はシ
ステムの処理能力そのものに影響を与えるので、実装上
の遅延時間を極力短縮する印刷配線板間の接続法の改善
が強く要望されている。
装密度も高密度化の一途をたどっており、印刷配線板へ
の効率的パターンの収容が必須となっている。また素子
の高集積化、高速化に伴ってこれら素子間の接続長はシ
ステムの処理能力そのものに影響を与えるので、実装上
の遅延時間を極力短縮する印刷配線板間の接続法の改善
が強く要望されている。
ｔｅｌ 従来技術の問題点
第１図は、従来の印刷配線板の接続方法を説明するため
の斜視図である。
の斜視図である。
ガラスエポキシ樹脂等からなる相対向する印刷配線板ｌ
および２上に、所定のパターン１２および２２を形成し
て、集積回路１１；２１および入出力コネクタ１３．２
３を搭載する。そして所定のパターン３１を形成すると
ともに入出力コネクタ３２を搭載してなるバックボード
３に、印刷配線板１および２を結合実装する接続方法が
行なわれている。ところがこのような印刷配線板間の接
続方法では相対向する素子間のパターンが弗素に長くな
る。たとえば集積回路１１と２１間の（￥路をたどると
、集積回路１１−信号パターン１２−人出力コネクタ１
３−人出力コネクタ３２−バンクパネル接続パターン３
１−人出カコネクタ３２−人出力コネクタ２３−信号バ
クーン２２−集積回路２１と非雷に長くなり、処理能力
がシステムの価値を支配する電子装置では、パターン長
による実装遅延が大きな問題になるとともに、印刷配線
板間の信号数は、印刷配線板のゲート数が増す毎に増加
するため、入出力コネクタ１３．２３および３２のピン
数が増加するので、挿抜力が大きくなるという問題点が
あった。
および２上に、所定のパターン１２および２２を形成し
て、集積回路１１；２１および入出力コネクタ１３．２
３を搭載する。そして所定のパターン３１を形成すると
ともに入出力コネクタ３２を搭載してなるバックボード
３に、印刷配線板１および２を結合実装する接続方法が
行なわれている。ところがこのような印刷配線板間の接
続方法では相対向する素子間のパターンが弗素に長くな
る。たとえば集積回路１１と２１間の（￥路をたどると
、集積回路１１−信号パターン１２−人出力コネクタ１
３−人出力コネクタ３２−バンクパネル接続パターン３
１−人出カコネクタ３２−人出力コネクタ２３−信号バ
クーン２２−集積回路２１と非雷に長くなり、処理能力
がシステムの価値を支配する電子装置では、パターン長
による実装遅延が大きな問題になるとともに、印刷配線
板間の信号数は、印刷配線板のゲート数が増す毎に増加
するため、入出力コネクタ１３．２３および３２のピン
数が増加するので、挿抜力が大きくなるという問題点が
あった。
第２図は、従来の階層実装による印刷配線板の接続方法
を説明するための斜視図で、前回と同等の部分について
は同位置符号を付している。
を説明するための斜視図で、前回と同等の部分について
は同位置符号を付している。
ガラスエポキシ樹脂等からなる相対向する印刷配線板４
および対向する印刷配線板５にそれぞれ集積回路４１．
５１と入出力コネクタ４２．５２を搭載し、さらに印刷
配線板４には入出力コネクタ４３を搭載して、前記対向
する印刷配線板５をスペーサ７を介して印刷配線板４に
取着して、入出力コネクタ４２と５２を接続線６で接続
した状態で、ハックボード３に結合実装する接続方法で
あるが、第１図の接続方法と同様で基本的対策とはなら
ない。
および対向する印刷配線板５にそれぞれ集積回路４１．
５１と入出力コネクタ４２．５２を搭載し、さらに印刷
配線板４には入出力コネクタ４３を搭載して、前記対向
する印刷配線板５をスペーサ７を介して印刷配線板４に
取着して、入出力コネクタ４２と５２を接続線６で接続
した状態で、ハックボード３に結合実装する接続方法で
あるが、第１図の接続方法と同様で基本的対策とはなら
ない。
（ｄｌ 発明の目的
本発明は、上記従来の問題点に鑑み、相対向する印刷配
線板間にインク印刷配線板を介在せしめて、接続を最短
長にし、処理能力の向上を図った印刷配線板の接続方法
を提供することを目的とするものである。
線板間にインク印刷配線板を介在せしめて、接続を最短
長にし、処理能力の向上を図った印刷配線板の接続方法
を提供することを目的とするものである。
＋ｅ＋ 発明の構成
前述の目的を達成するために本発明は、複数の印刷配線
板を階層実装する印刷配線板の接続方法において、相対
向する印刷配線板間の接続パターンを前記印刷配線板そ
れぞれの所望のバイアホール位置に適合する単ビンコネ
ククで接続し、該単ピンコネクタと同一座標位置にスル
ーホールを設けたインク印刷配線板を、前記印刷配線板
間に配属するとともに、該インク印刷配線板に相互接続
用のパターンを収容したことによって達成される。
板を階層実装する印刷配線板の接続方法において、相対
向する印刷配線板間の接続パターンを前記印刷配線板そ
れぞれの所望のバイアホール位置に適合する単ビンコネ
ククで接続し、該単ピンコネクタと同一座標位置にスル
ーホールを設けたインク印刷配線板を、前記印刷配線板
間に配属するとともに、該インク印刷配線板に相互接続
用のパターンを収容したことによって達成される。
即ら、本発明においては、相対向する印刷配線板間の接
続長を最短とするためにインク印刷配線板を介在せしめ
、単ビンコネクタで直線接続して処理時間を短縮して電
子装置の高速化を図るとともに、高密度実装を可能にし
た印刷配線板の接続方法である。
続長を最短とするためにインク印刷配線板を介在せしめ
、単ビンコネクタで直線接続して処理時間を短縮して電
子装置の高速化を図るとともに、高密度実装を可能にし
た印刷配線板の接続方法である。
（ｆｌ 発明の実施例
以下図面を参照しながら本発明に係る印刷配線板の接続
方法の実施例について詳細に説明する。
方法の実施例について詳細に説明する。
第３図および第４図は、本発明に係る印刷配線板の接続
方法の一実施例を説明するだめの第３図（ａｌは斜視図
、（ｂ）は平面図、第４図は分解斜視図で、前回と同等
の部分については同一符号を付している。
方法の一実施例を説明するだめの第３図（ａｌは斜視図
、（ｂ）は平面図、第４図は分解斜視図で、前回と同等
の部分については同一符号を付している。
ガラスエポキシ樹脂等からなる相対向する印刷配線板８
および対向する印刷配線板１０にそれぞれ所定の信号パ
ターン８２．１０２を形成したるのち、集積回路８１，
１０１を搭載し、さらに印刷配線板８には入出力コネク
タ８３を付設する。そしてガラスエポキシ樹脂等からな
り所定のパターン９１を形成し、所定の座標位置に複数
のスルーボール９２を設けたインク印刷配線板９を、前
記相対向する印刷配線板８および対向する印刷配線板ｌ
Ｏの中間に対向するよう介在せしめ、それぞれスペーサ
７を介して取着するのであるが、これに先立って相対抗
開する印刷配線板８および対向する印刷配線板ＩＯのそ
れぞれ所定位置のパイヤホールにプレスフィツトする単
ビンコネクタ２０をインク印刷配線板９のスルーホール
９２に挿入可能な方向となるように挿入しておく。この
ようにインク印刷配線板９を介在せしめ印刷配線板間の
接続の終わった印刷配線板８をバックボード３の入出力
コネクタ３２に結合実装する構造としである。したがっ
てインク印刷配線板９には前述の単ビンコネクタ２０に
対応して同一位置にスルーホール９２が設けられた構成
となっている。この相対向する印刷配線板８と対向する
印刷配線板１０の集積回路８１と１０１の接続をたどる
と、集積回路８１−信号パターン８２−単ピンコネクタ
２０−インク印刷配線板パターン９１−単ピンコネクタ
２０−信号パターン１０２−集積回路１０１ となり、
従来の接続長にくらべて極端に短くなることがわかる。
および対向する印刷配線板１０にそれぞれ所定の信号パ
ターン８２．１０２を形成したるのち、集積回路８１，
１０１を搭載し、さらに印刷配線板８には入出力コネク
タ８３を付設する。そしてガラスエポキシ樹脂等からな
り所定のパターン９１を形成し、所定の座標位置に複数
のスルーボール９２を設けたインク印刷配線板９を、前
記相対向する印刷配線板８および対向する印刷配線板ｌ
Ｏの中間に対向するよう介在せしめ、それぞれスペーサ
７を介して取着するのであるが、これに先立って相対抗
開する印刷配線板８および対向する印刷配線板ＩＯのそ
れぞれ所定位置のパイヤホールにプレスフィツトする単
ビンコネクタ２０をインク印刷配線板９のスルーホール
９２に挿入可能な方向となるように挿入しておく。この
ようにインク印刷配線板９を介在せしめ印刷配線板間の
接続の終わった印刷配線板８をバックボード３の入出力
コネクタ３２に結合実装する構造としである。したがっ
てインク印刷配線板９には前述の単ビンコネクタ２０に
対応して同一位置にスルーホール９２が設けられた構成
となっている。この相対向する印刷配線板８と対向する
印刷配線板１０の集積回路８１と１０１の接続をたどる
と、集積回路８１−信号パターン８２−単ピンコネクタ
２０−インク印刷配線板パターン９１−単ピンコネクタ
２０−信号パターン１０２−集積回路１０１ となり、
従来の接続長にくらべて極端に短くなることがわかる。
第５図は、単ピンコネクタを説明するための（ａｌは外
観斜視図、（ｂ）は接続状態の側面図で、前回と同等野
部分には同一符号を付している。
観斜視図、（ｂ）は接続状態の側面図で、前回と同等野
部分には同一符号を付している。
この単ビンコネクタ２０は可動バネ式（公知部品）で印
刷配線板８のバイアホールに単ビンコネクタ１１の固定
側をプレスフィツトし、可動側をインク印刷配線板９の
スルーホール９２に挿入接続するようになっている。
刷配線板８のバイアホールに単ビンコネクタ１１の固定
側をプレスフィツトし、可動側をインク印刷配線板９の
スルーホール９２に挿入接続するようになっている。
［ｇ） 発明の効果
以上の説明から明らかなように本発明に係る印刷配線板
の接続方法によれば、従来の接続方法にくらべて素子間
の接続長が短くなるので応答時間の短縮が期待できるの
で、電子装置の特性向上に寄与するとともに、各種電子
機器に適用して極めて有効である。
の接続方法によれば、従来の接続方法にくらべて素子間
の接続長が短くなるので応答時間の短縮が期待できるの
で、電子装置の特性向上に寄与するとともに、各種電子
機器に適用して極めて有効である。
第１図は、従来の印刷配線板の接続方法を説明するため
の斜視図、第２図は、従来の階層実装による印刷配線板
の接続方法を説明するための斜視図、第３図および第４
図は、本発明に係る印刷配線板の接続方法の一実施例を
説明するための第３図（ａｌは斜視図、（ｂ）は平面図
、第４図は分解斜視図。 第５図は、単ピンコネクタを説明するための（ａｌは外
観斜視図、（ｂ）は接続状態の側面図である。 図において、１．２．４および８は印刷配線板。 ３はバックボード、５および１０は対向する印刷配線板
、６は接続線、７はスヘーサ、９はインク印刷配線板、
１１，２１，４１，５１．８１および１０１は集積回
路。 １２．２２．８２および１０２は信号パターン、 １３
，２３，３２，４２゜４３および８３は入出力コネクタ
、２０は羊ビンコネクタ、３１ はハックパネル接続パ
ターン、９１はインク印刷配線板のパターン、９２はス
ルーホールをそれぞれ示す。
の斜視図、第２図は、従来の階層実装による印刷配線板
の接続方法を説明するための斜視図、第３図および第４
図は、本発明に係る印刷配線板の接続方法の一実施例を
説明するための第３図（ａｌは斜視図、（ｂ）は平面図
、第４図は分解斜視図。 第５図は、単ピンコネクタを説明するための（ａｌは外
観斜視図、（ｂ）は接続状態の側面図である。 図において、１．２．４および８は印刷配線板。 ３はバックボード、５および１０は対向する印刷配線板
、６は接続線、７はスヘーサ、９はインク印刷配線板、
１１，２１，４１，５１．８１および１０１は集積回
路。 １２．２２．８２および１０２は信号パターン、 １３
，２３，３２，４２゜４３および８３は入出力コネクタ
、２０は羊ビンコネクタ、３１ はハックパネル接続パ
ターン、９１はインク印刷配線板のパターン、９２はス
ルーホールをそれぞれ示す。
Claims (1)
- 複数の印刷配線板を階層実装する印刷配線板の接続方法
において、相対向する・印刷配線板間の接続パターンを
前記印刷配線板それぞれの所望のバイアボール位置に適
合する単ビンコネククで接続し、該単ビンコネクタと同
一座標位置にスルーホールを設けたインク印刷配線板を
、前記印刷配線板間に配置するとともに、該インク印刷
配線板に相互接続用のパターンを収容したことを特徴と
する印刷配線板の接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5714884A JPS60200596A (ja) | 1984-03-23 | 1984-03-23 | 印刷配線板の接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5714884A JPS60200596A (ja) | 1984-03-23 | 1984-03-23 | 印刷配線板の接続方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60200596A true JPS60200596A (ja) | 1985-10-11 |
| JPH0438155B2 JPH0438155B2 (ja) | 1992-06-23 |
Family
ID=13047480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5714884A Granted JPS60200596A (ja) | 1984-03-23 | 1984-03-23 | 印刷配線板の接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60200596A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1986005061A1 (en) * | 1985-02-13 | 1986-08-28 | Fujitsu Limited | Structure for mounting electronic devices |
| JP2015534715A (ja) * | 2012-08-21 | 2015-12-03 | エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ | デバイス構造体 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5720500A (en) * | 1980-07-11 | 1982-02-02 | Nippon Telegraph & Telephone | Electronic circuit module |
| JPS59123369U (ja) * | 1983-02-08 | 1984-08-20 | 三菱電機株式会社 | 多基板実装装置 |
-
1984
- 1984-03-23 JP JP5714884A patent/JPS60200596A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5720500A (en) * | 1980-07-11 | 1982-02-02 | Nippon Telegraph & Telephone | Electronic circuit module |
| JPS59123369U (ja) * | 1983-02-08 | 1984-08-20 | 三菱電機株式会社 | 多基板実装装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1986005061A1 (en) * | 1985-02-13 | 1986-08-28 | Fujitsu Limited | Structure for mounting electronic devices |
| US4719541A (en) * | 1985-02-13 | 1988-01-12 | Fujitsu Limited | Electronic apparatus mounting structure |
| JP2015534715A (ja) * | 2012-08-21 | 2015-12-03 | エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ | デバイス構造体 |
| US10278285B2 (en) | 2012-08-21 | 2019-04-30 | Epcos Ag | Electric component assembly |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0438155B2 (ja) | 1992-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100340285B1 (ko) | 복수의 인쇄회로기판이 상호 직렬 접속된 메모리 모듈 | |
| US5812797A (en) | Computer having a high density connector system | |
| EP1422717B1 (en) | Memory system and memory subsystem | |
| US6347039B1 (en) | Memory module and memory module socket | |
| US6661690B2 (en) | High capacity memory module with built-in performance enhancing features | |
| US5396701A (en) | Method for packaging an integrated circuit | |
| US6416333B1 (en) | Extension boards and method of extending boards | |
| US6417462B1 (en) | Low cost and high speed 3-load printed wiring board bus topology | |
| US6449166B1 (en) | High capacity memory module with higher density and improved manufacturability | |
| US6108228A (en) | Quad in-line memory module | |
| JPS60200596A (ja) | 印刷配線板の接続方法 | |
| JPH04293293A (ja) | 配線変更自在な電子集積回路 | |
| Fjelstad | Flexible circuitry‐technology background and important fundamental issues | |
| JP4383601B2 (ja) | 高速メモリ装置、高速メモリ装置のソケット実装構造、及び高速メモリ装置の実装方法 | |
| JPH0622007B2 (ja) | バスを２つ含む情報システムアーキテクチャ | |
| JP3166721B2 (ja) | 積層型半導体装置のスタック構造 | |
| JPS6143496A (ja) | プリント基板部品取付法 | |
| KR19980066880A (ko) | 피씨비(pcb) 실장용 커넥터 | |
| JPS59161892A (ja) | パタ−ン配線基板 | |
| JPS58184735A (ja) | 集積回路チツプ | |
| JP4263777B2 (ja) | 光送受信器 | |
| JPH0590747A (ja) | プリント板同士の接続方法 | |
| JPS59188191A (ja) | メタルコア配線基板 | |
| JPH04188860A (ja) | 表面実装用ｉｃパッケージの実装方法 | |
| JPS632149B2 (ja) |