JP4383601B2 - 高速メモリ装置、高速メモリ装置のソケット実装構造、及び高速メモリ装置の実装方法 - Google Patents
高速メモリ装置、高速メモリ装置のソケット実装構造、及び高速メモリ装置の実装方法 Download PDFInfo
- Publication number
- JP4383601B2 JP4383601B2 JP27822599A JP27822599A JP4383601B2 JP 4383601 B2 JP4383601 B2 JP 4383601B2 JP 27822599 A JP27822599 A JP 27822599A JP 27822599 A JP27822599 A JP 27822599A JP 4383601 B2 JP4383601 B2 JP 4383601B2
- Authority
- JP
- Japan
- Prior art keywords
- speed memory
- speed
- module
- terminal
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4086—Bus impedance matching, e.g. termination
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/409—Mechanical coupling
Description
【０００１】
【発明の属する技術分野】
本発明は、メモリコントローラから終端抵抗に至る、インピーダンスがコントロールされた複数ビット幅の高速信号を扱う入力側端子及び出力側端子を一辺に並設してなる扁平状の高速メモリモジュールを複数個接続して構成される高速メモリ装置に関する。
【０００２】
また本発明は、インピーダンスがコントロールされた複数ビット幅の高速信号を扱う２組の端子を一辺に並設したコネクタを有し、表面に金属カバーを有してなる扁平状の高速メモリモジュールを複数個接続して構成される高速メモリ装置の実装方法に関する。
【０００３】
【従来の技術】
メモリコントローラから終端抵抗に至る、インピーダンスがコントロールされた複数ビット幅の高速信号を扱う入力側端子及び出力側端子を一辺に並設してなる扁平状の高速メモリモジュールを複数個接続して構成される高速メモリ装置として、例えば、ＳＯ−ＲＩＭＭ（米国Ｒａｍｂｕｓ社が提唱するノート型パーソナルコンピュータ向けのＲＩＭＭ（Rambus Inline Memory Module））の実装技術により実現されるメモリ装置がある。
【０００４】
ＳＯ−ＲＩＭＭは、ソケット（ＳＯ−ＲＩＭＭソケット）を用い、［メモリコントローラ］−［ＳＯ−ＲＩＭＭソケット１］−［ＳＯ−ＲＩＭＭソケット２］−［終端抵抗］と直線的に配置するようなレイアウトが一般となっている。また一定のインピーダンス精度が必要なＲａｍｂｕｓ信号は、８層以上の多層回路基板を用い、当該基板の内層にインピーダンスの整合を保って配線される。
【０００５】
このＳＯ−ＲＩＭＭの外装構造を図５に示す。図５に於いて、ＳＯ−ＲＩＭＭ５０は、矩形扁平状をなし、その一辺に、メモリコントローラから終端抵抗に至るＲａｍｂｕｓ信号の入力側端子と出力側端子とを並設したコネクタ５１ａ，５１ｂが設けられ、モジュール表面に金属製のカバー（保護を兼ねたヒートスプレッター）５２が設けられる。
【０００６】
上記したような構造をなすＳＯ−ＲＩＭＭが、ＳＯ−ＲＩＭＭソケットを用いて、ＳＯ−ＲＩＭＭ相互間、及びＳＯ−ＲＩＭＭと、メモリコントローラ、終端抵抗モジュール、クロックジェネレータ等との間で回路接続される。
【０００７】
一般には図６に示すように、メモリコントローラ（ＭＥＭ−ＣＯＮＴ）６１と、ＳＯ−ＲＩＭＭソケット６２Ａに実装されたＳＯ−ＲＩＭＭ６３Ａと、ＳＯ−ＲＩＭＭソケット６２Ｂに実装されたＳＯ−ＲＩＭＭ６３Ｂと、終端抵抗モジュール（ＲＭ）６４とが直線的に配置するようになっている。尚、クロックジェネレータ（ＣＬＫ−Ｇｅｎ）６５は終端側のＳＯ−ＲＩＭＭから高速クロック信号を供給し一巡する。
【０００８】
また、図６に於いて、各ユニット間を帯状につないでいるのは、一定のインピーダンス精度が要求されるＲａｍｂｕｓ信号のマザーボード上のパターン配線（７１，７２，７３）であり、この一定のインピーダンス精度が要求されるＲａｍｂｕｓ信号はマザーボード（多層回路基板）の内層を使って配線するようになっている（パターン配線７１，７２の波線部分参照）。使用するマザーボードの層数は８層以上が推奨され、Ｒａｍｂｕｓ信号は２８Ω±１０％の精度で引くことが要求される。
【０００９】
しかしながら８層の多層回路基板は、コストが高く、また、内層にＲａｍｂｕｓ信号を引くことは表層に引く場合と比べインピーダンスの精度を出すことが困難となっている。即ち、一般に多層回路基板に於いて、決められた所定のインピーダンス精度を出す際、内層と表層とでは、表層の方がパターンの精度が出せるためインピーダンス制御も容易であり、内層はパターン精度が出し難く、かつ隣接層のパターン配線、スルーホール等に大きな影響を受けることからインピーダンス制御が表層に比べて難しい。
【００１０】
この際、基板のコスト高を抑えるために、８層より層の薄い例えば４層や６層の基板を用いてＲａｍｂｕｓ信号を表層配線すると、図６に示すように、ＳＯ−ＲＩＭＭが実装される部分の下を表層の信号パターンが走ることになってしまう。ところが、ＳＯ−ＲＩＭＭは、図５に示したように、金属カバーで覆われているため、表層の信号パターンは金属カバーの影響を受けて適正なインピーダンスを維持できなくなってしまい、従ってＳＯ−ＲＩＭＭ実装時には決められた２８Ω±１０％の条件を満たすことができなくなってしまう。この影響により高速のＲａｍｂｕｓ信号は反射等により波形の乱れが生じて、正しい信号の伝播が困難になり、動作上に於いて一定の信頼性を保つことができなくなるという問題が生じる。
【００１１】
【発明が解決しようとする課題】
上記したように従来では、複数のＳＯ−ＲＩＭＭを縦続接続して高速メモリ装置を実現しようとする際、８層以上の多層回路基板を用い、Ｒａｍｂｕｓ信号を内層を通して実現するようになっているために、コストが大幅に上昇してしまうという問題があり、更に内層にＲａｍｂｕｓ信号を引くことは表層に引く場合と比べインピーダンスの精度を出すことが難しく、従って設計上の難しさ及び製造上の高精度要求に伴う歩留低下から製品コストの上昇を招くという種々の問題があった。
【００１２】
本発明は上記実情に鑑みなされたもので、安価な多層回路基板構成でメモリバス信号を一定のインピーダンスを保ち高速メモリモジュール間で縦続接続できる高速メモリ装置、高速メモリ装置のソケット実装構造、及び高速メモリ装置の実装方法を提供することを目的とする。
【００１３】
また、本発明は、多層回路基板の表層パターンを用いてインピーダンスの一定した複数ビット幅の高速信号を複数の高速メモリモジュール間で縦続接続でき、これにより、安価な多層回路基板構成にて安定した高速メモリ動作が行える高速メモリ装置、高速メモリ装置のソケット実装構造、及び高速メモリ装置の実装方法を提供することを目的とする。
【００１４】
また、本発明は、複数のＳＯ−ＲＩＭＭを用いて高速メモリ装置を実現する際に、コスト的に有利な層数の少ない安価なマザーボードを使用して、その表層に、決められた所定のインピーダンス精度が必要なＲａｍｂｕｓ信号を配線し、ＳＯ−ＲＩＭＭを実装してもマザーボード上のＲａｍｂｕｓ信号パターンに影響を与えることなく、安価な層構成のマザーボードでＳＯ−ＲＩＭＭを安定して動作させることができる、高速メモリ装置、高速メモリ装置のソケット実装構造、及び高速メモリ装置の実装方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明は、インピーダンスがコントロールされた複数ビット幅の高速信号（例えばＲａｍｂｕｓ信号）を扱う２組の端子を一辺に並設したコネクタを有し、表面に金属カバーを有してなる扁平状の高速メモリモジュール（例えばＳＯ−ＲＩＭＭ）を複数個接続して構成される高速メモリ装置を実現する際に、少なくとも２つの高速メモリモジュール相互のコネクタ間の高速信号配線を高速メモリモジュールの金属カバー面を避け、多層回路基板の表層パターンを用いて行うことで、４層、６層等の回路基板（マザーボード）を使用して、表層に複数ビット幅の高速信号（例えばＲａｍｂｕｓ信号）を引き、Ｒａｍｂｕｓ信号配線のインピーダンスへの影響を防止したことを特徴とする。
【００１６】
即ち、本発明は、メモリコントローラから導出されるメモリバス信号を受ける入力側端子と前記メモリバス信号を次段に導出する出力側端子とを一辺に並設したコネクタを有してなる扁平状の高速メモリモジュールを複数個接続して構成される高速メモリ装置に於いて、少なくとも２つの高速メモリモジュールのコネクタ相互を少なくとも一部を対向して平面的に配置して、前記各高速メモリモジュールに設けられたコネクタの入力側端子と出力側端子とを縦続接続したことを特徴とする。
【００１７】
また、本発明は、メモリコントローラから終端抵抗に至る、インピーダンスがコントロールされた複数ビット幅の高速信号を扱う入力側端子と出力側端子を一辺に並設したコネクタを有する扁平状の高速メモリモジュールを複数個接続してなる高速メモリ装置に於いて、第１の高速メモリモジュールと第２の高速メモリモジュールのコネクタ相互の少なくとも一部を対向して平面的に配置し、第１の高速メモリモジュールの出力側端子を第２の高速メモリモジュールの入力側端子に接続したことを特徴とする。
【００１８】
また、本発明は、メモリコントローラから終端抵抗に至る、インピーダンスがコントロールされた複数ビット幅の高速信号を扱う入力側端子と出力側端子を一辺に並設したコネクタを有する扁平状の高速メモリモジュールを複数個接続してなる高速メモリ装置に於いて、第１の高速メモリモジュールと第２の高速メモリモジュールのコネクタ相互の一部を対向して平面的に配置し、対向していないコネクタ部分の近傍に、メモリコントローラ、クロックジェネレータ、終端抵抗モジュールの少なくともいずれかを配置して、前記第１の高速メモリモジュールの出力側端子を第２の高速メモリモジュールの入力側端子に接続し、前記第１の高速メモリモジュールの入力側端子にメモリコントローラを接続し、第２の高速メモリモジュールの出力側端子に、終端抵抗モジュール及びクロックジェネレータ、又は第３の高速メモリモジュールの入力側端子を接続してなることを特徴とする。
【００１９】
また、本発明は、メモリコントローラから終端抵抗に至る、インピーダンスがコントロールされた複数ビット幅の高速信号を扱う入力側端子と出力側端子を一辺に並設したコネクタを有する扁平状の高速メモリモジュールを複数個接続してなる高速メモリ装置に於いて、第１の高速メモリモジュールと第２の高速メモリモジュールのコネクタ相互を対向して平面的に配置し、当該コネクタ相互の間に、メモリコントローラ、クロックジェネレータ、終端抵抗モジュールの少なくともいずれかを配置して、前記第１の高速メモリモジュールの出力側端子を第２の高速メモリモジュールの入力側端子に接続し、前記第１の高速メモリモジュールの入力側端子にメモリコントローラを接続し、第２の高速メモリモジュールの出力側端子に、終端抵抗モジュール及びクロックジェネレータ、又は第３の高速メモリモジュールの入力側端子を接続してなることを特徴とする。
【００２０】
また、本発明は、上記高速メモリ装置に於いて、上記高速メモリモジュール相互の高速信号の回路接続を多層回路基板の表層パターンを用いて行うことを特徴とする。
【００２１】
また、本発明は、メモリコントローラから終端抵抗に至る、インピーダンスがコントロールされた複数ビット幅の高速信号を扱う入力側端子と出力側端子を一辺に並設したコネクタを有する扁平状の高速メモリモジュールを複数個接続してなる高速メモリ装置に於いて、コネクタ相互の少なくとも一部を近接させて基板両面にそれぞれ高速メモリモジュールを平面的に配置し、前記基板の一方面に設けられた高速メモリモジュールの出力側端子を前記基板のスルーホールを介し前記基板の他方面に設けられた高速メモリモジュールの入力側端子に接続してなることを特徴とする。
【００２２】
また、本発明は、インピーダンスがコントロールされた複数ビット幅の高速信号を扱う入力側端子と出力側端子を同一辺に並設したコネクタを有する扁平状の高速メモリモジュールを実装する複数ソケットの実装構造に於いて、ソケット相互の少なくとも一部が背合わせとなるようにモジュール挿入方向を互いに離反させて基板面に実装したことを特徴とする。
【００２３】
また、本発明は、インピーダンスがコントロールされた複数ビット幅の高速信号を扱う２組の端子を一辺に並設したコネクタを有し、表面に金属カバーを有してなる扁平状の高速メモリモジュールを複数個接続して構成される高速メモリ装置の実装方法に於いて、少なくとも２つの高速メモリモジュール相互のコネクタ間の高速信号配線を高速メモリモジュールの金属カバー面を避け、多層回路基板の表層パターンを用いて行うことを特徴とする。
【００２４】
上記したような手段により高速メモリ装置を実現することにより、コスト的に有利な例えば４層や６層のマザーボードを使用して、表層に決められた所定のインピーダンス精度が必要な高速メモリバス信号を配線し、マザーボード上に高速メモリモジュールを実装してもマザーボード上の高速メモリバス信号パターンに影響を与えない、低層の安価なマザーボードで高速メモリモジュールを安定して動作させることができる。
【００２５】
具体例を挙げると、ＳＯ−ＲＩＭＭを複数用いて高速メモリ装置を実現する際に、８層のマザーボードを使用することなく、コスト的に有利な４層や６層のマザーボードを使用して、表層に決められた所定のインピーダンス精度が必要なＲａｍｂｕｓ信号を配線し、そのマザーボード上にＳＯ−ＲＩＭＭを実装してもマザーボード上のＲａｍｂｕｓ信号パターンに影響を与えない、コスト的に有利なマザーボード構成でＳＯ−ＲＩＭＭを安定して高速動作させることができる。
【００２６】
【発明の実施の形態】
以下図面を参照して本発明の実施形態を説明する。ここでは、高速メモリ装置を構成する複数の高速メモリモジュールをＳＯ−ＲＩＭＭ、インピーダンスがコントロールされた複数ビット幅の高速信号をＲａｍｂｕｓ信号として構成及び作用を説明する。
【００２７】
図１は本発明の第１実施形態に於ける、２つのＳＯ−ＲＩＭＭを用いて構成される高速メモリ装置のマザーボード上に於ける実装構造を示す図であり、ここではマザーボードを省略して示している。
【００２８】
図中、１１はＤｉｒｅｃｔ Ｒａｍｂｕｓメモリのコントローラとなるメモリコントローラ（ＭＥＭ−ＣＯＮＴ）、１２Ａは前段のＳＯ−ＲＩＭＭが実装されるＳＯ−ＲＩＭＭソケット、１２Ｂは後段のＳＯ−ＲＩＭＭが実装されるＳＯ−ＲＩＭＭソケット、１３ＡはＳＯ−ＲＩＭＭソケット１２Ａに実装された前段のＳＯ−ＲＩＭＭ、１３ＢはＳＯ−ＲＩＭＭソケット１２Ｂに実装された後段のＳＯ−ＲＩＭＭ、１４はＲａｍｂｕｓ信号の終端抵抗となる終端抵抗モジュール（ＲＭ）、１５はクロックジェネレータ（ＣＬＫ−Ｇｅｎ）、１６は終端側から供給されるＲａｍｂｕｓ用のクロック信号線である。ＴＩは上記ＳＯ−ＲＩＭＭ１２Ａ，１２Ｂに設けられたコネクタの入力側端子、ＴＯは同コネクタの出力側端子である。
【００２９】
１７はメモリコントローラ（ＭＥＭ−ＣＯＮＴ）１１からＳＯ−ＲＩＭＭソケット１２Ａに実装された前段のＳＯ−ＲＩＭＭ１３Ａに設けられたコネクタの入力側端子ＴＩにＲａｍｂｕｓ信号を受け渡すマザーボード上の表層のパターン配線である。
【００３０】
１８はＳＯ−ＲＩＭＭソケット１２Ａに実装された前段のＳＯ−ＲＩＭＭ１３Ａに設けられたコネクタの出力側端子ＴＯから、ＳＯ−ＲＩＭＭソケット１２Ｂに実装された後段のＳＯ−ＲＩＭＭ１３Ｂに設けられたコネクタの入力側端子ＴＩにＲａｍｂｕｓ信号を受け渡すマザーボード上の表層のパターン配線である。
【００３１】
１９はＳＯ−ＲＩＭＭソケット１２Ｂに実装された後段のＳＯ−ＲＩＭＭ１３Ｂに設けられたコネクタの出力側端子ＴＯに終端抵抗モジュール（ＲＭ）１４を接続するためのマザーボード上の表層パターン配線である。
【００３２】
また、上記各パターン配線１７，１８，１９に示す一方向矢印はそれぞれＲａｍｂｕｓ信号の受け渡し方向を示している。
【００３３】
上記図１に示す実装構造に於いては、前段のＳＯ−ＲＩＭＭ１３Ａを実装するＳＯ−ＲＩＭＭソケット１２Ａと、後段のＳＯ−ＲＩＭＭ１３Ｂを実装するＳＯ−ＲＩＭＭソケット１２Ｂとがそれぞれコネクタの片方分ずつずらせて背合わせとなるように配置される。
【００３４】
即ち、換言すると、前段のＳＯ−ＲＩＭＭ１３Ａに設けられたコネクタの出力側端子ＴＯと、後段のＳＯ−ＲＩＭＭ１３Ｂに設けられたコネクタの入力側端子ＴＩとが至近距離で対向するように、ＳＯ−ＲＩＭＭソケット１２Ａ、及びＳＯ−ＲＩＭＭソケット１２Ｂをマザーボード上に配置する。
【００３５】
このような配置及び信号配線とすることにより、メモリコントローラ（ＭＥＭ−ＣＯＮＴ）１１からＳＯ−ＲＩＭＭソケット１２Ａ、ＳＯ−ＲＩＭＭソケット１２ＡからＳＯ−ＲＩＭＭソケット１２Ｂ、ＳＯ−ＲＩＭＭソケット１２Ｂから終端抵抗モジュール（ＲＭ）１４のいずれのパターン配線１７，１８，１９に於いても、ＳＯ−ＲＩＭＭソケット１２Ａに実装される前段のＳＯ−ＲＩＭＭ１３Ａ、及びＳＯ−ＲＩＭＭソケット１２Ｂに実装される後段のＳＯ−ＲＩＭＭ１３Ｂのエリア（ＳＯ−ＲＩＭＭの少なくとも金属カバーのエリア）をＲａｍｂｕｓ信号が通過しないため、ＳＯ−ＲＩＭＭの金属カバー（図５参照）によるインピーダンス（２８Ω±１０％）への影響を避けることができる。
【００３６】
従って４層や６層の比較的コストの安い多層回路基板をマザーボードに用いることができ、装置全体のコスト低減が図れる。
【００３７】
また、上記した実施形態の実装構造によれば、マザーボードの表層にＲａｍｂｕｓ信号の各パターン配線１７，１８，１９を設けることで、Ｒａｍｂｕｓ信号を内層に配線する場合に比べ、一定のインピーダンス精度を出すことが容易であり、また、上述したようなＳＯ−ＲＩＭＭソケット１２Ａ，１２Ｂの背合わせ配置により、図７に示す従来構造に比べてトータルの配線長も短くすることができ、決められたインピーダンス（２８Ω±１０％）の精度が必要なＲａｍｂｕｓ信号のエリアを狭くできるので、よりパターン設計が容易になり、かつ安定した動作が期待できる。
【００３８】
図２は本発明の第２実施形態に於ける実装構造を示す図であり、ここでもマザーボードを省略して示している。尚、図中、図１と同一部分には同一符号を付して、その説明を省略する。
【００３９】
この第２実施形態では、ＳＯ−ＲＩＭＭソケット１２ＡとＳＯ−ＲＩＭＭソケット１２Ｂとを背合わせにし、そのソケット相互の間に、メモリコントローラ（ＭＥＭ−ＣＯＮＴ）１１と、終端抵抗モジュール（ＲＭ）１４を配置している。
【００４０】
この図２に示す第２実施形態に於いても、メモリコントローラ（ＭＥＭ−ＣＯＮＴ）１１からＳＯ−ＲＩＭＭソケット１２Ａ、ＳＯ−ＲＩＭＭソケット１２ＡからＳＯ−ＲＩＭＭソケット１２Ｂ、ＳＯ−ＲＩＭＭソケット１２Ｂから終端抵抗モジュール（ＲＭ）１４のいずれのパターン配線１７，１８，１９に於いても、ＳＯ−ＲＩＭＭソケット１２Ａに実装される前段のＳＯ−ＲＩＭＭ１３Ａ、及びＳＯ−ＲＩＭＭソケット１２Ｂに実装される後段のＳＯ−ＲＩＭＭ１３Ｂのエリア（ＳＯ−ＲＩＭＭの少なくとも金属カバーのエリア）をＲａｍｂｕｓ信号が通過しないため、ＳＯ−ＲＩＭＭの金属カバー（図５参照）によるインピーダンス（２８Ω±１０％）への影響を避けることができる。
【００４１】
従って４層や６層の比較的コストの安い多層回路基板をマザーボードに用いることができ、装置全体のコスト低減が図れる。
【００４２】
また、上記した実施形態の実装構造によれば、マザーボードの表層にＲａｍｂｕｓ信号の各パターン配線１７，１８，１９を設けることで、Ｒａｍｂｕｓ信号を内層に配線する場合に比べ、一定のインピーダンス精度を出すことが容易であり、パターン設計が容易になるとともに、安定した動作が期待できる。更にこの第２実施形態に於いては、一定のインピーダンス精度が必要なＲａｍｂｕｓ信号を基板の表層に、直線的に配線できるため、マザーボード上でのインピーダンス制御も、より容易にできる。
【００４３】
次に、図３及び図４を参照して本発明の第３実施形態を説明する。
【００４４】
上記した各実施形態がそれぞれマザーボードの同一面（一方面）に複数（実施形態では２つ）のＳＯ−ＲＩＭＭを配置する構成であったが、この第３実施形態に於いては、３つのＳＯ−ＲＩＭＭのうちの、一つのＳＯ−ＲＩＭＭを異なる面（他方面）に配置した構造を例示している。尚、図中、図１と同一部分には同一符号を付して、その説明を省略する。
【００４５】
この図３及び図４に示す第３実施形態に於いては、第１（第１段）のＳＯ−ＲＩＭＭ１３Ａと、第２（第２段）のＳＯ−ＲＩＭＭ１３Ｂとが、マザーボード４０を挟んで向き合う形で同位置に配置されるように、マザーボード４０の両面にＳＯ−ＲＩＭＭソケット１２Ａ，１２Ｂが設けられ、ＳＯ−ＲＩＭＭソケット１２Ａと背合わせになるように、第３（第３段）のＳＯ−ＲＩＭＭ１３Ｃを実装するＳＯ−ＲＩＭＭソケット１２Ｃが設けられる。この際、第１（第１段）のＳＯ−ＲＩＭＭ１３Ａを実装するＳＯ−ＲＩＭＭソケット１２Ａと、第２（第２段）のＳＯ−ＲＩＭＭ１３Ｂを実装するＳＯ−ＲＩＭＭソケット１２Ｂとの間はスルーホールを用いたパターン配線１８により配線され、第２（第２段）のＳＯ−ＲＩＭＭ１３Ｂを実装するＳＯ−ＲＩＭＭソケット１２Ｂと、第３（第３段）のＳＯ−ＲＩＭＭ１３Ｃを実装するＳＯ−ＲＩＭＭソケット１２Ｃとの間は当該ソケットが設けられた表層パターン及びスルーホールを用いたパターン配線２０により配線され、第３（第３段）のＳＯ−ＲＩＭＭ１３Ｃを実装するＳＯ−ＲＩＭＭソケット１２Ｃと終端抵抗モジュール（ＲＭ）１４との間は当該終端抵抗モジュール（ＲＭ）１４の実装面に於いてパターン配線２１により配線される。
【００４６】
尚、ここでは、３つのソケットをすべてＳＯ−ＲＩＭＭソケットとしているが、上記３つのソケットのうち、その１つのソケットをＳＯ−ＲＩＭＭソケットではなく、ＣＳＰ（Chip Size Package）としてマザーボードにオンボード実装してもよい。
【００４７】
また、メモリコントローラ（ＭＥＭ−ＣＯＮＴ）１１→ＳＯ−ＲＩＭＭソケット１２Ｂ→ＳＯ−ＲＩＭＭソケット１２Ａ→ＳＯ−ＲＩＭＭソケット１２Ｃ→終端抵抗モジュール（ＲＭ）１４に至るＲａｍｂｕｓ信号路を形成してもよい。
【００４８】
また、２つのＳＯ−ＲＩＭＭを実装する構成のメモリ装置に於いては、メモリコントローラ（ＭＥＭ−ＣＯＮＴ）１１→ＳＯ−ＲＩＭＭソケット１２Ａ→ＳＯ−ＲＩＭＭソケット１２Ｂ→終端抵抗モジュール（ＲＭ）１４に至るＲａｍｂｕｓ信号路を形成してもよい。
【００４９】
何れの場合もＲａｍｂｕｓ信号は、ＳＯ−ＲＩＭＭソケットのＳＯ−ＲＩＭＭが実装されるエリアを通過しないように配線されるので、ＳＯ−ＲＩＭＭの金属カバー（図５参照）によるインピーダンス（２８Ω±１０％）への影響を避けることができる。
【００５０】
従って４層や６層の比較的コストの安い多層回路基板をマザーボードに用いることができ、装置全体のコスト低減が図れる。
【００５１】
また、上記した実施形態の実装構造によれば、マザーボードの表層にＲａｍｂｕｓ信号の各パターン配線１７，１８，２０，２１を設けることで、Ｒａｍｂｕｓ信号を内層に配線する場合に比べ、一定のインピーダンス精度を出すことが容易であり、パターン設計が容易になる。
【００５２】
尚、上記した実施形態に於いては、マザーボードの同一面に２つのＳＯ−ＲＩＭＭを実装するメモリ構成を例示したが、これに限らず、マザーボードの同一面に３つまたはそれ以上の高速メモリモジュールを実装するメモリ構成に於いても適用できる。
【００５３】
【発明の効果】
以上詳記したように本発明によれば、メモリコントローラから終端抵抗に至る、インピーダンスがコントロールされた複数ビット幅の高速信号を扱う入力側端子と出力側端子を一辺に並設したコネクタを有する扁平状の高速メモリモジュールを複数個接続してなる高速メモリ装置を実現する際に、安価な多層回路基板構成でメモリバス信号を一定のインピーダンスを保ち高速メモリモジュール間で縦続接続できる高速メモリ装置、高速メモリ装置のソケット実装構造、及び高速メモリ装置の実装方法が提供できる。
【００５４】
また、本発明によれば、メモリコントローラから終端抵抗に至る、インピーダンスがコントロールされた複数ビット幅の高速信号を扱う入力側端子と出力側端子を一辺に並設したコネクタを有する扁平状の高速メモリモジュールを複数個接続してなる高速メモリ装置を実現する際に、多層回路基板の表層パターンを用いてインピーダンスの一定した複数ビット幅の高速信号を複数の高速メモリモジュール間で縦続接続でき、これにより、安価な多層回路基板構成にて安定した高速メモリ動作が行える高速メモリ装置、高速メモリ装置のソケット実装構造、及び高速メモリ装置の実装方法が提供できる。
【００５５】
また、本発明によれば、複数のＳＯ−ＲＩＭＭを用いて高速メモリ装置を実現する際に、コスト的に有利な層数の少ない安価なマザーボードを使用して、その表層に、決められた所定のインピーダンス精度が必要なＲａｍｂｕｓ信号を配線し、ＳＯ−ＲＩＭＭを実装してもマザーボード上のＲａｍｂｕｓ信号パターンに影響を与えることなく、安価な層構成のマザーボードでＳＯ−ＲＩＭＭを安定して動作させることができる、高速メモリ装置、高速メモリ装置のソケット実装構造、及び高速メモリ装置の実装方法が提供できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に於ける装置の構成を示すブロック図。
【図２】本発明の第２実施形態に於ける装置の構成を示すブロック図。
【図３】本発明の第３実施形態に於ける装置の構成を示すブロック図。
【図４】上記図３に示す装置のＲａｍｂｕｓ信号路を示すブロック図。
【図５】ＳＯ−ＲＩＭＭの構成を示す図。
【図６】従来の複数ＳＯ−ＲＩＭＭ構成によるメモリ装置の構成を示す図。
【符号の説明】
１１…メモリコントローラ（ＭＥＭ−ＣＯＮＴ）
１２Ａ，１２Ｂ…ＳＯ−ＲＩＭＭソケット
１３Ａ…前段（第１段）のＳＯ−ＲＩＭＭ
１３Ｂ…後段（第２段）のＳＯ−ＲＩＭＭ
１３Ｃ…第３（第３段）のＳＯ−ＲＩＭＭ
１４…終端抵抗モジュール（ＲＭ）
１５…クロックジェネレータ（ＣＬＫ−Ｇｅｎ）
１６…Ｒａｍｂｕｓ用のクロック信号線
１７，１８，１９，２０…パターン配線
ＴＩ…コネクタの入力側端子
ＴＯ…コネクタの出力側端子
【発明の属する技術分野】
本発明は、メモリコントローラから終端抵抗に至る、インピーダンスがコントロールされた複数ビット幅の高速信号を扱う入力側端子及び出力側端子を一辺に並設してなる扁平状の高速メモリモジュールを複数個接続して構成される高速メモリ装置に関する。
【０００２】
また本発明は、インピーダンスがコントロールされた複数ビット幅の高速信号を扱う２組の端子を一辺に並設したコネクタを有し、表面に金属カバーを有してなる扁平状の高速メモリモジュールを複数個接続して構成される高速メモリ装置の実装方法に関する。
【０００３】
【従来の技術】
メモリコントローラから終端抵抗に至る、インピーダンスがコントロールされた複数ビット幅の高速信号を扱う入力側端子及び出力側端子を一辺に並設してなる扁平状の高速メモリモジュールを複数個接続して構成される高速メモリ装置として、例えば、ＳＯ−ＲＩＭＭ（米国Ｒａｍｂｕｓ社が提唱するノート型パーソナルコンピュータ向けのＲＩＭＭ（Rambus Inline Memory Module））の実装技術により実現されるメモリ装置がある。
【０００４】
ＳＯ−ＲＩＭＭは、ソケット（ＳＯ−ＲＩＭＭソケット）を用い、［メモリコントローラ］−［ＳＯ−ＲＩＭＭソケット１］−［ＳＯ−ＲＩＭＭソケット２］−［終端抵抗］と直線的に配置するようなレイアウトが一般となっている。また一定のインピーダンス精度が必要なＲａｍｂｕｓ信号は、８層以上の多層回路基板を用い、当該基板の内層にインピーダンスの整合を保って配線される。
【０００５】
このＳＯ−ＲＩＭＭの外装構造を図５に示す。図５に於いて、ＳＯ−ＲＩＭＭ５０は、矩形扁平状をなし、その一辺に、メモリコントローラから終端抵抗に至るＲａｍｂｕｓ信号の入力側端子と出力側端子とを並設したコネクタ５１ａ，５１ｂが設けられ、モジュール表面に金属製のカバー（保護を兼ねたヒートスプレッター）５２が設けられる。
【０００６】
上記したような構造をなすＳＯ−ＲＩＭＭが、ＳＯ−ＲＩＭＭソケットを用いて、ＳＯ−ＲＩＭＭ相互間、及びＳＯ−ＲＩＭＭと、メモリコントローラ、終端抵抗モジュール、クロックジェネレータ等との間で回路接続される。
【０００７】
一般には図６に示すように、メモリコントローラ（ＭＥＭ−ＣＯＮＴ）６１と、ＳＯ−ＲＩＭＭソケット６２Ａに実装されたＳＯ−ＲＩＭＭ６３Ａと、ＳＯ−ＲＩＭＭソケット６２Ｂに実装されたＳＯ−ＲＩＭＭ６３Ｂと、終端抵抗モジュール（ＲＭ）６４とが直線的に配置するようになっている。尚、クロックジェネレータ（ＣＬＫ−Ｇｅｎ）６５は終端側のＳＯ−ＲＩＭＭから高速クロック信号を供給し一巡する。
【０００８】
また、図６に於いて、各ユニット間を帯状につないでいるのは、一定のインピーダンス精度が要求されるＲａｍｂｕｓ信号のマザーボード上のパターン配線（７１，７２，７３）であり、この一定のインピーダンス精度が要求されるＲａｍｂｕｓ信号はマザーボード（多層回路基板）の内層を使って配線するようになっている（パターン配線７１，７２の波線部分参照）。使用するマザーボードの層数は８層以上が推奨され、Ｒａｍｂｕｓ信号は２８Ω±１０％の精度で引くことが要求される。
【０００９】
しかしながら８層の多層回路基板は、コストが高く、また、内層にＲａｍｂｕｓ信号を引くことは表層に引く場合と比べインピーダンスの精度を出すことが困難となっている。即ち、一般に多層回路基板に於いて、決められた所定のインピーダンス精度を出す際、内層と表層とでは、表層の方がパターンの精度が出せるためインピーダンス制御も容易であり、内層はパターン精度が出し難く、かつ隣接層のパターン配線、スルーホール等に大きな影響を受けることからインピーダンス制御が表層に比べて難しい。
【００１０】
この際、基板のコスト高を抑えるために、８層より層の薄い例えば４層や６層の基板を用いてＲａｍｂｕｓ信号を表層配線すると、図６に示すように、ＳＯ−ＲＩＭＭが実装される部分の下を表層の信号パターンが走ることになってしまう。ところが、ＳＯ−ＲＩＭＭは、図５に示したように、金属カバーで覆われているため、表層の信号パターンは金属カバーの影響を受けて適正なインピーダンスを維持できなくなってしまい、従ってＳＯ−ＲＩＭＭ実装時には決められた２８Ω±１０％の条件を満たすことができなくなってしまう。この影響により高速のＲａｍｂｕｓ信号は反射等により波形の乱れが生じて、正しい信号の伝播が困難になり、動作上に於いて一定の信頼性を保つことができなくなるという問題が生じる。
【００１１】
【発明が解決しようとする課題】
上記したように従来では、複数のＳＯ−ＲＩＭＭを縦続接続して高速メモリ装置を実現しようとする際、８層以上の多層回路基板を用い、Ｒａｍｂｕｓ信号を内層を通して実現するようになっているために、コストが大幅に上昇してしまうという問題があり、更に内層にＲａｍｂｕｓ信号を引くことは表層に引く場合と比べインピーダンスの精度を出すことが難しく、従って設計上の難しさ及び製造上の高精度要求に伴う歩留低下から製品コストの上昇を招くという種々の問題があった。
【００１２】
本発明は上記実情に鑑みなされたもので、安価な多層回路基板構成でメモリバス信号を一定のインピーダンスを保ち高速メモリモジュール間で縦続接続できる高速メモリ装置、高速メモリ装置のソケット実装構造、及び高速メモリ装置の実装方法を提供することを目的とする。
【００１３】
また、本発明は、多層回路基板の表層パターンを用いてインピーダンスの一定した複数ビット幅の高速信号を複数の高速メモリモジュール間で縦続接続でき、これにより、安価な多層回路基板構成にて安定した高速メモリ動作が行える高速メモリ装置、高速メモリ装置のソケット実装構造、及び高速メモリ装置の実装方法を提供することを目的とする。
【００１４】
また、本発明は、複数のＳＯ−ＲＩＭＭを用いて高速メモリ装置を実現する際に、コスト的に有利な層数の少ない安価なマザーボードを使用して、その表層に、決められた所定のインピーダンス精度が必要なＲａｍｂｕｓ信号を配線し、ＳＯ−ＲＩＭＭを実装してもマザーボード上のＲａｍｂｕｓ信号パターンに影響を与えることなく、安価な層構成のマザーボードでＳＯ−ＲＩＭＭを安定して動作させることができる、高速メモリ装置、高速メモリ装置のソケット実装構造、及び高速メモリ装置の実装方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明は、インピーダンスがコントロールされた複数ビット幅の高速信号（例えばＲａｍｂｕｓ信号）を扱う２組の端子を一辺に並設したコネクタを有し、表面に金属カバーを有してなる扁平状の高速メモリモジュール（例えばＳＯ−ＲＩＭＭ）を複数個接続して構成される高速メモリ装置を実現する際に、少なくとも２つの高速メモリモジュール相互のコネクタ間の高速信号配線を高速メモリモジュールの金属カバー面を避け、多層回路基板の表層パターンを用いて行うことで、４層、６層等の回路基板（マザーボード）を使用して、表層に複数ビット幅の高速信号（例えばＲａｍｂｕｓ信号）を引き、Ｒａｍｂｕｓ信号配線のインピーダンスへの影響を防止したことを特徴とする。
【００１６】
即ち、本発明は、メモリコントローラから導出されるメモリバス信号を受ける入力側端子と前記メモリバス信号を次段に導出する出力側端子とを一辺に並設したコネクタを有してなる扁平状の高速メモリモジュールを複数個接続して構成される高速メモリ装置に於いて、少なくとも２つの高速メモリモジュールのコネクタ相互を少なくとも一部を対向して平面的に配置して、前記各高速メモリモジュールに設けられたコネクタの入力側端子と出力側端子とを縦続接続したことを特徴とする。
【００１７】
また、本発明は、メモリコントローラから終端抵抗に至る、インピーダンスがコントロールされた複数ビット幅の高速信号を扱う入力側端子と出力側端子を一辺に並設したコネクタを有する扁平状の高速メモリモジュールを複数個接続してなる高速メモリ装置に於いて、第１の高速メモリモジュールと第２の高速メモリモジュールのコネクタ相互の少なくとも一部を対向して平面的に配置し、第１の高速メモリモジュールの出力側端子を第２の高速メモリモジュールの入力側端子に接続したことを特徴とする。
【００１８】
また、本発明は、メモリコントローラから終端抵抗に至る、インピーダンスがコントロールされた複数ビット幅の高速信号を扱う入力側端子と出力側端子を一辺に並設したコネクタを有する扁平状の高速メモリモジュールを複数個接続してなる高速メモリ装置に於いて、第１の高速メモリモジュールと第２の高速メモリモジュールのコネクタ相互の一部を対向して平面的に配置し、対向していないコネクタ部分の近傍に、メモリコントローラ、クロックジェネレータ、終端抵抗モジュールの少なくともいずれかを配置して、前記第１の高速メモリモジュールの出力側端子を第２の高速メモリモジュールの入力側端子に接続し、前記第１の高速メモリモジュールの入力側端子にメモリコントローラを接続し、第２の高速メモリモジュールの出力側端子に、終端抵抗モジュール及びクロックジェネレータ、又は第３の高速メモリモジュールの入力側端子を接続してなることを特徴とする。
【００１９】
また、本発明は、メモリコントローラから終端抵抗に至る、インピーダンスがコントロールされた複数ビット幅の高速信号を扱う入力側端子と出力側端子を一辺に並設したコネクタを有する扁平状の高速メモリモジュールを複数個接続してなる高速メモリ装置に於いて、第１の高速メモリモジュールと第２の高速メモリモジュールのコネクタ相互を対向して平面的に配置し、当該コネクタ相互の間に、メモリコントローラ、クロックジェネレータ、終端抵抗モジュールの少なくともいずれかを配置して、前記第１の高速メモリモジュールの出力側端子を第２の高速メモリモジュールの入力側端子に接続し、前記第１の高速メモリモジュールの入力側端子にメモリコントローラを接続し、第２の高速メモリモジュールの出力側端子に、終端抵抗モジュール及びクロックジェネレータ、又は第３の高速メモリモジュールの入力側端子を接続してなることを特徴とする。
【００２０】
また、本発明は、上記高速メモリ装置に於いて、上記高速メモリモジュール相互の高速信号の回路接続を多層回路基板の表層パターンを用いて行うことを特徴とする。
【００２１】
また、本発明は、メモリコントローラから終端抵抗に至る、インピーダンスがコントロールされた複数ビット幅の高速信号を扱う入力側端子と出力側端子を一辺に並設したコネクタを有する扁平状の高速メモリモジュールを複数個接続してなる高速メモリ装置に於いて、コネクタ相互の少なくとも一部を近接させて基板両面にそれぞれ高速メモリモジュールを平面的に配置し、前記基板の一方面に設けられた高速メモリモジュールの出力側端子を前記基板のスルーホールを介し前記基板の他方面に設けられた高速メモリモジュールの入力側端子に接続してなることを特徴とする。
【００２２】
また、本発明は、インピーダンスがコントロールされた複数ビット幅の高速信号を扱う入力側端子と出力側端子を同一辺に並設したコネクタを有する扁平状の高速メモリモジュールを実装する複数ソケットの実装構造に於いて、ソケット相互の少なくとも一部が背合わせとなるようにモジュール挿入方向を互いに離反させて基板面に実装したことを特徴とする。
【００２３】
また、本発明は、インピーダンスがコントロールされた複数ビット幅の高速信号を扱う２組の端子を一辺に並設したコネクタを有し、表面に金属カバーを有してなる扁平状の高速メモリモジュールを複数個接続して構成される高速メモリ装置の実装方法に於いて、少なくとも２つの高速メモリモジュール相互のコネクタ間の高速信号配線を高速メモリモジュールの金属カバー面を避け、多層回路基板の表層パターンを用いて行うことを特徴とする。
【００２４】
上記したような手段により高速メモリ装置を実現することにより、コスト的に有利な例えば４層や６層のマザーボードを使用して、表層に決められた所定のインピーダンス精度が必要な高速メモリバス信号を配線し、マザーボード上に高速メモリモジュールを実装してもマザーボード上の高速メモリバス信号パターンに影響を与えない、低層の安価なマザーボードで高速メモリモジュールを安定して動作させることができる。
【００２５】
具体例を挙げると、ＳＯ−ＲＩＭＭを複数用いて高速メモリ装置を実現する際に、８層のマザーボードを使用することなく、コスト的に有利な４層や６層のマザーボードを使用して、表層に決められた所定のインピーダンス精度が必要なＲａｍｂｕｓ信号を配線し、そのマザーボード上にＳＯ−ＲＩＭＭを実装してもマザーボード上のＲａｍｂｕｓ信号パターンに影響を与えない、コスト的に有利なマザーボード構成でＳＯ−ＲＩＭＭを安定して高速動作させることができる。
【００２６】
【発明の実施の形態】
以下図面を参照して本発明の実施形態を説明する。ここでは、高速メモリ装置を構成する複数の高速メモリモジュールをＳＯ−ＲＩＭＭ、インピーダンスがコントロールされた複数ビット幅の高速信号をＲａｍｂｕｓ信号として構成及び作用を説明する。
【００２７】
図１は本発明の第１実施形態に於ける、２つのＳＯ−ＲＩＭＭを用いて構成される高速メモリ装置のマザーボード上に於ける実装構造を示す図であり、ここではマザーボードを省略して示している。
【００２８】
図中、１１はＤｉｒｅｃｔ Ｒａｍｂｕｓメモリのコントローラとなるメモリコントローラ（ＭＥＭ−ＣＯＮＴ）、１２Ａは前段のＳＯ−ＲＩＭＭが実装されるＳＯ−ＲＩＭＭソケット、１２Ｂは後段のＳＯ−ＲＩＭＭが実装されるＳＯ−ＲＩＭＭソケット、１３ＡはＳＯ−ＲＩＭＭソケット１２Ａに実装された前段のＳＯ−ＲＩＭＭ、１３ＢはＳＯ−ＲＩＭＭソケット１２Ｂに実装された後段のＳＯ−ＲＩＭＭ、１４はＲａｍｂｕｓ信号の終端抵抗となる終端抵抗モジュール（ＲＭ）、１５はクロックジェネレータ（ＣＬＫ−Ｇｅｎ）、１６は終端側から供給されるＲａｍｂｕｓ用のクロック信号線である。ＴＩは上記ＳＯ−ＲＩＭＭ１２Ａ，１２Ｂに設けられたコネクタの入力側端子、ＴＯは同コネクタの出力側端子である。
【００２９】
１７はメモリコントローラ（ＭＥＭ−ＣＯＮＴ）１１からＳＯ−ＲＩＭＭソケット１２Ａに実装された前段のＳＯ−ＲＩＭＭ１３Ａに設けられたコネクタの入力側端子ＴＩにＲａｍｂｕｓ信号を受け渡すマザーボード上の表層のパターン配線である。
【００３０】
１８はＳＯ−ＲＩＭＭソケット１２Ａに実装された前段のＳＯ−ＲＩＭＭ１３Ａに設けられたコネクタの出力側端子ＴＯから、ＳＯ−ＲＩＭＭソケット１２Ｂに実装された後段のＳＯ−ＲＩＭＭ１３Ｂに設けられたコネクタの入力側端子ＴＩにＲａｍｂｕｓ信号を受け渡すマザーボード上の表層のパターン配線である。
【００３１】
１９はＳＯ−ＲＩＭＭソケット１２Ｂに実装された後段のＳＯ−ＲＩＭＭ１３Ｂに設けられたコネクタの出力側端子ＴＯに終端抵抗モジュール（ＲＭ）１４を接続するためのマザーボード上の表層パターン配線である。
【００３２】
また、上記各パターン配線１７，１８，１９に示す一方向矢印はそれぞれＲａｍｂｕｓ信号の受け渡し方向を示している。
【００３３】
上記図１に示す実装構造に於いては、前段のＳＯ−ＲＩＭＭ１３Ａを実装するＳＯ−ＲＩＭＭソケット１２Ａと、後段のＳＯ−ＲＩＭＭ１３Ｂを実装するＳＯ−ＲＩＭＭソケット１２Ｂとがそれぞれコネクタの片方分ずつずらせて背合わせとなるように配置される。
【００３４】
即ち、換言すると、前段のＳＯ−ＲＩＭＭ１３Ａに設けられたコネクタの出力側端子ＴＯと、後段のＳＯ−ＲＩＭＭ１３Ｂに設けられたコネクタの入力側端子ＴＩとが至近距離で対向するように、ＳＯ−ＲＩＭＭソケット１２Ａ、及びＳＯ−ＲＩＭＭソケット１２Ｂをマザーボード上に配置する。
【００３５】
このような配置及び信号配線とすることにより、メモリコントローラ（ＭＥＭ−ＣＯＮＴ）１１からＳＯ−ＲＩＭＭソケット１２Ａ、ＳＯ−ＲＩＭＭソケット１２ＡからＳＯ−ＲＩＭＭソケット１２Ｂ、ＳＯ−ＲＩＭＭソケット１２Ｂから終端抵抗モジュール（ＲＭ）１４のいずれのパターン配線１７，１８，１９に於いても、ＳＯ−ＲＩＭＭソケット１２Ａに実装される前段のＳＯ−ＲＩＭＭ１３Ａ、及びＳＯ−ＲＩＭＭソケット１２Ｂに実装される後段のＳＯ−ＲＩＭＭ１３Ｂのエリア（ＳＯ−ＲＩＭＭの少なくとも金属カバーのエリア）をＲａｍｂｕｓ信号が通過しないため、ＳＯ−ＲＩＭＭの金属カバー（図５参照）によるインピーダンス（２８Ω±１０％）への影響を避けることができる。
【００３６】
従って４層や６層の比較的コストの安い多層回路基板をマザーボードに用いることができ、装置全体のコスト低減が図れる。
【００３７】
また、上記した実施形態の実装構造によれば、マザーボードの表層にＲａｍｂｕｓ信号の各パターン配線１７，１８，１９を設けることで、Ｒａｍｂｕｓ信号を内層に配線する場合に比べ、一定のインピーダンス精度を出すことが容易であり、また、上述したようなＳＯ−ＲＩＭＭソケット１２Ａ，１２Ｂの背合わせ配置により、図７に示す従来構造に比べてトータルの配線長も短くすることができ、決められたインピーダンス（２８Ω±１０％）の精度が必要なＲａｍｂｕｓ信号のエリアを狭くできるので、よりパターン設計が容易になり、かつ安定した動作が期待できる。
【００３８】
図２は本発明の第２実施形態に於ける実装構造を示す図であり、ここでもマザーボードを省略して示している。尚、図中、図１と同一部分には同一符号を付して、その説明を省略する。
【００３９】
この第２実施形態では、ＳＯ−ＲＩＭＭソケット１２ＡとＳＯ−ＲＩＭＭソケット１２Ｂとを背合わせにし、そのソケット相互の間に、メモリコントローラ（ＭＥＭ−ＣＯＮＴ）１１と、終端抵抗モジュール（ＲＭ）１４を配置している。
【００４０】
この図２に示す第２実施形態に於いても、メモリコントローラ（ＭＥＭ−ＣＯＮＴ）１１からＳＯ−ＲＩＭＭソケット１２Ａ、ＳＯ−ＲＩＭＭソケット１２ＡからＳＯ−ＲＩＭＭソケット１２Ｂ、ＳＯ−ＲＩＭＭソケット１２Ｂから終端抵抗モジュール（ＲＭ）１４のいずれのパターン配線１７，１８，１９に於いても、ＳＯ−ＲＩＭＭソケット１２Ａに実装される前段のＳＯ−ＲＩＭＭ１３Ａ、及びＳＯ−ＲＩＭＭソケット１２Ｂに実装される後段のＳＯ−ＲＩＭＭ１３Ｂのエリア（ＳＯ−ＲＩＭＭの少なくとも金属カバーのエリア）をＲａｍｂｕｓ信号が通過しないため、ＳＯ−ＲＩＭＭの金属カバー（図５参照）によるインピーダンス（２８Ω±１０％）への影響を避けることができる。
【００４１】
従って４層や６層の比較的コストの安い多層回路基板をマザーボードに用いることができ、装置全体のコスト低減が図れる。
【００４２】
また、上記した実施形態の実装構造によれば、マザーボードの表層にＲａｍｂｕｓ信号の各パターン配線１７，１８，１９を設けることで、Ｒａｍｂｕｓ信号を内層に配線する場合に比べ、一定のインピーダンス精度を出すことが容易であり、パターン設計が容易になるとともに、安定した動作が期待できる。更にこの第２実施形態に於いては、一定のインピーダンス精度が必要なＲａｍｂｕｓ信号を基板の表層に、直線的に配線できるため、マザーボード上でのインピーダンス制御も、より容易にできる。
【００４３】
次に、図３及び図４を参照して本発明の第３実施形態を説明する。
【００４４】
上記した各実施形態がそれぞれマザーボードの同一面（一方面）に複数（実施形態では２つ）のＳＯ−ＲＩＭＭを配置する構成であったが、この第３実施形態に於いては、３つのＳＯ−ＲＩＭＭのうちの、一つのＳＯ−ＲＩＭＭを異なる面（他方面）に配置した構造を例示している。尚、図中、図１と同一部分には同一符号を付して、その説明を省略する。
【００４５】
この図３及び図４に示す第３実施形態に於いては、第１（第１段）のＳＯ−ＲＩＭＭ１３Ａと、第２（第２段）のＳＯ−ＲＩＭＭ１３Ｂとが、マザーボード４０を挟んで向き合う形で同位置に配置されるように、マザーボード４０の両面にＳＯ−ＲＩＭＭソケット１２Ａ，１２Ｂが設けられ、ＳＯ−ＲＩＭＭソケット１２Ａと背合わせになるように、第３（第３段）のＳＯ−ＲＩＭＭ１３Ｃを実装するＳＯ−ＲＩＭＭソケット１２Ｃが設けられる。この際、第１（第１段）のＳＯ−ＲＩＭＭ１３Ａを実装するＳＯ−ＲＩＭＭソケット１２Ａと、第２（第２段）のＳＯ−ＲＩＭＭ１３Ｂを実装するＳＯ−ＲＩＭＭソケット１２Ｂとの間はスルーホールを用いたパターン配線１８により配線され、第２（第２段）のＳＯ−ＲＩＭＭ１３Ｂを実装するＳＯ−ＲＩＭＭソケット１２Ｂと、第３（第３段）のＳＯ−ＲＩＭＭ１３Ｃを実装するＳＯ−ＲＩＭＭソケット１２Ｃとの間は当該ソケットが設けられた表層パターン及びスルーホールを用いたパターン配線２０により配線され、第３（第３段）のＳＯ−ＲＩＭＭ１３Ｃを実装するＳＯ−ＲＩＭＭソケット１２Ｃと終端抵抗モジュール（ＲＭ）１４との間は当該終端抵抗モジュール（ＲＭ）１４の実装面に於いてパターン配線２１により配線される。
【００４６】
尚、ここでは、３つのソケットをすべてＳＯ−ＲＩＭＭソケットとしているが、上記３つのソケットのうち、その１つのソケットをＳＯ−ＲＩＭＭソケットではなく、ＣＳＰ（Chip Size Package）としてマザーボードにオンボード実装してもよい。
【００４７】
また、メモリコントローラ（ＭＥＭ−ＣＯＮＴ）１１→ＳＯ−ＲＩＭＭソケット１２Ｂ→ＳＯ−ＲＩＭＭソケット１２Ａ→ＳＯ−ＲＩＭＭソケット１２Ｃ→終端抵抗モジュール（ＲＭ）１４に至るＲａｍｂｕｓ信号路を形成してもよい。
【００４８】
また、２つのＳＯ−ＲＩＭＭを実装する構成のメモリ装置に於いては、メモリコントローラ（ＭＥＭ−ＣＯＮＴ）１１→ＳＯ−ＲＩＭＭソケット１２Ａ→ＳＯ−ＲＩＭＭソケット１２Ｂ→終端抵抗モジュール（ＲＭ）１４に至るＲａｍｂｕｓ信号路を形成してもよい。
【００４９】
何れの場合もＲａｍｂｕｓ信号は、ＳＯ−ＲＩＭＭソケットのＳＯ−ＲＩＭＭが実装されるエリアを通過しないように配線されるので、ＳＯ−ＲＩＭＭの金属カバー（図５参照）によるインピーダンス（２８Ω±１０％）への影響を避けることができる。
【００５０】
従って４層や６層の比較的コストの安い多層回路基板をマザーボードに用いることができ、装置全体のコスト低減が図れる。
【００５１】
また、上記した実施形態の実装構造によれば、マザーボードの表層にＲａｍｂｕｓ信号の各パターン配線１７，１８，２０，２１を設けることで、Ｒａｍｂｕｓ信号を内層に配線する場合に比べ、一定のインピーダンス精度を出すことが容易であり、パターン設計が容易になる。
【００５２】
尚、上記した実施形態に於いては、マザーボードの同一面に２つのＳＯ−ＲＩＭＭを実装するメモリ構成を例示したが、これに限らず、マザーボードの同一面に３つまたはそれ以上の高速メモリモジュールを実装するメモリ構成に於いても適用できる。
【００５３】
【発明の効果】
以上詳記したように本発明によれば、メモリコントローラから終端抵抗に至る、インピーダンスがコントロールされた複数ビット幅の高速信号を扱う入力側端子と出力側端子を一辺に並設したコネクタを有する扁平状の高速メモリモジュールを複数個接続してなる高速メモリ装置を実現する際に、安価な多層回路基板構成でメモリバス信号を一定のインピーダンスを保ち高速メモリモジュール間で縦続接続できる高速メモリ装置、高速メモリ装置のソケット実装構造、及び高速メモリ装置の実装方法が提供できる。
【００５４】
また、本発明によれば、メモリコントローラから終端抵抗に至る、インピーダンスがコントロールされた複数ビット幅の高速信号を扱う入力側端子と出力側端子を一辺に並設したコネクタを有する扁平状の高速メモリモジュールを複数個接続してなる高速メモリ装置を実現する際に、多層回路基板の表層パターンを用いてインピーダンスの一定した複数ビット幅の高速信号を複数の高速メモリモジュール間で縦続接続でき、これにより、安価な多層回路基板構成にて安定した高速メモリ動作が行える高速メモリ装置、高速メモリ装置のソケット実装構造、及び高速メモリ装置の実装方法が提供できる。
【００５５】
また、本発明によれば、複数のＳＯ−ＲＩＭＭを用いて高速メモリ装置を実現する際に、コスト的に有利な層数の少ない安価なマザーボードを使用して、その表層に、決められた所定のインピーダンス精度が必要なＲａｍｂｕｓ信号を配線し、ＳＯ−ＲＩＭＭを実装してもマザーボード上のＲａｍｂｕｓ信号パターンに影響を与えることなく、安価な層構成のマザーボードでＳＯ−ＲＩＭＭを安定して動作させることができる、高速メモリ装置、高速メモリ装置のソケット実装構造、及び高速メモリ装置の実装方法が提供できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に於ける装置の構成を示すブロック図。
【図２】本発明の第２実施形態に於ける装置の構成を示すブロック図。
【図３】本発明の第３実施形態に於ける装置の構成を示すブロック図。
【図４】上記図３に示す装置のＲａｍｂｕｓ信号路を示すブロック図。
【図５】ＳＯ−ＲＩＭＭの構成を示す図。
【図６】従来の複数ＳＯ−ＲＩＭＭ構成によるメモリ装置の構成を示す図。
【符号の説明】
１１…メモリコントローラ（ＭＥＭ−ＣＯＮＴ）
１２Ａ，１２Ｂ…ＳＯ−ＲＩＭＭソケット
１３Ａ…前段（第１段）のＳＯ−ＲＩＭＭ
１３Ｂ…後段（第２段）のＳＯ−ＲＩＭＭ
１３Ｃ…第３（第３段）のＳＯ−ＲＩＭＭ
１４…終端抵抗モジュール（ＲＭ）
１５…クロックジェネレータ（ＣＬＫ−Ｇｅｎ）
１６…Ｒａｍｂｕｓ用のクロック信号線
１７，１８，１９，２０…パターン配線
ＴＩ…コネクタの入力側端子
ＴＯ…コネクタの出力側端子
Claims (8)
- メモリコントローラから導出されるメモリバス信号を受ける入力側端子と前記メモリバス信号を次段に導出する出力側端子とを一辺に並設したコネクタを有してなる扁平状の高速メモリモジュールを複数個接続して構成される高速メモリ装置に於いて、少なくとも２つの高速メモリモジュールのコネクタ相互を少なくとも一部を対向して平面的に配置して、前記各高速メモリモジュールに設けられたコネクタの入力側端子と出力側端子とを縦続接続したことを特徴とする高速メモリ装置。
- メモリコントローラから終端抵抗に至る、インピーダンスがコントロールされた複数ビット幅の高速信号を扱う入力側端子と出力側端子を一辺に並設したコネクタを有する扁平状の高速メモリモジュールを複数個接続してなる高速メモリ装置に於いて、
第１の高速メモリモジュールと第２の高速メモリモジュールのコネクタ相互の少なくとも一部を対向して平面的に配置し、第１の高速メモリモジュールの出力側端子を第２の高速メモリモジュールの入力側端子に接続したことを特徴とする高速メモリ装置。 - メモリコントローラから終端抵抗に至る、インピーダンスがコントロールされた複数ビット幅の高速信号を扱う入力側端子と出力側端子を一辺に並設したコネクタを有する扁平状の高速メモリモジュールを複数個接続してなる高速メモリ装置に於いて、
第１の高速メモリモジュールと第２の高速メモリモジュールのコネクタ相互の一部を対向して平面的に配置し、対向していないコネクタ部分の近傍に、メモリコントローラ、クロックジェネレータ、終端抵抗モジュールの少なくともいずれかを配置して、前記第１の高速メモリモジュールの出力側端子を第２の高速メモリモジュールの入力側端子に接続し、前記第１の高速メモリモジュールの入力側端子にメモリコントローラを接続し、第２の高速メモリモジュールの出力側端子に、終端抵抗モジュール及びクロックジェネレータ、又は第３の高速メモリモジュールの入力側端子を接続してなることを特徴とする高速メモリ装置。 - メモリコントローラから終端抵抗に至る、インピーダンスがコントロールされた複数ビット幅の高速信号を扱う入力側端子と出力側端子を一辺に並設したコネクタを有する扁平状の高速メモリモジュールを複数個接続してなる高速メモリ装置に於いて、
第１の高速メモリモジュールと第２の高速メモリモジュールのコネクタ相互を対向して平面的に配置し、当該コネクタ相互の間に、メモリコントローラ、クロックジェネレータ、終端抵抗モジュールの少なくともいずれかを配置して、前記第１の高速メモリモジュールの出力側端子を第２の高速メモリモジュールの入力側端子に接続し、前記第１の高速メモリモジュールの入力側端子にメモリコントローラを接続し、第２の高速メモリモジュールの出力側端子に、終端抵抗モジュール及びクロックジェネレータ、又は第３の高速メモリモジュールの入力側端子を接続してなることを特徴とする高速メモリ装置。 - 高速メモリモジュール相互の高速信号の回路接続を多層回路基板の表層パターンを用いて行う請求項１または２または３記載の高速メモリ装置。
- メモリコントローラから終端抵抗に至る、インピーダンスがコントロールされた複数ビット幅の高速信号を扱う入力側端子と出力側端子を一辺に並設したコネクタを有する扁平状の高速メモリモジュールを複数個接続してなる高速メモリ装置に於いて、
コネクタ相互の少なくとも一部を近接させて基板両面にそれぞれ高速メモリモジュールを平面的に配置し、前記基板の一方面に設けられた高速メモリモジュールの出力側端子を前記基板のスルーホールを介し前記基板の他方面に設けられた高速メモリモジュールの入力側端子に接続してなることを特徴とする高速メモリ装置。 - インピーダンスがコントロールされた複数ビット幅の高速信号を扱う入力側端子と出力側端子を同一辺に並設したコネクタを有する扁平状の高速メモリモジュールを実装する複数ソケットの実装構造に於いて、
ソケット相互の少なくとも一部が背合わせとなるようにモジュール挿入方向を互いに離反させて基板面に実装したことを特徴とする高速メモリ装置のソケット実装構造。 - インピーダンスがコントロールされた複数ビット幅の高速信号を扱う２組の端子を一辺に並設したコネクタを有し、表面に金属カバーを有してなる扁平状の高速メモリモジュールを複数個接続して構成される高速メモリ装置の実装方法に於いて、少なくとも２つの高速メモリモジュール相互のコネクタ間の高速信号配線を高速メモリモジュールの金属カバー面を避け、多層回路基板の表層パターンを用いて行うことを特徴とする高速メモリ装置の実装方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27822599A JP4383601B2 (ja) | 1999-09-30 | 1999-09-30 | 高速メモリ装置、高速メモリ装置のソケット実装構造、及び高速メモリ装置の実装方法 |
| TW089117648A TW536669B (en) | 1999-09-30 | 2000-08-30 | High-speed memory device, socket mounting structure for mounting a high-speed memory device and mounting method of mounting high-speed memory device |
| US09/653,898 US6735090B1 (en) | 1999-09-30 | 2000-09-01 | High-speed memory device, socket mounting structure for mounting a high-speed memory device and mounting method of mounting high-speed memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27822599A JP4383601B2 (ja) | 1999-09-30 | 1999-09-30 | 高速メモリ装置、高速メモリ装置のソケット実装構造、及び高速メモリ装置の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001101857A JP2001101857A (ja) | 2001-04-13 |
| JP4383601B2 true JP4383601B2 (ja) | 2009-12-16 |
Family
ID=17594370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27822599A Expired - Fee Related JP4383601B2 (ja) | 1999-09-30 | 1999-09-30 | 高速メモリ装置、高速メモリ装置のソケット実装構造、及び高速メモリ装置の実装方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6735090B1 (ja) |
| JP (1) | JP4383601B2 (ja) |
| TW (1) | TW536669B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101845368B1 (ko) | 2013-09-27 | 2018-04-05 | 인텔 코포레이션 | 메모리 컨트롤러 커넥터의 메모리 커넥터에의 매핑 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6721195B2 (en) * | 2001-07-12 | 2004-04-13 | Micron Technology, Inc. | Reversed memory module socket and motherboard incorporating same |
| KR20030073262A (ko) * | 2002-03-09 | 2003-09-19 | 삼성전자주식회사 | 에스오-림의 부품배치구조 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5663901A (en) * | 1991-04-11 | 1997-09-02 | Sandisk Corporation | Computer memory cards using flash EEPROM integrated circuit chips and memory-controller systems |
| US5530623A (en) * | 1993-11-19 | 1996-06-25 | Ncr Corporation | High speed memory packaging scheme |
| US6008682A (en) * | 1996-06-14 | 1999-12-28 | Sun Microsystems, Inc. | Circuit and method for selectively enabling ECL type outputs |
| US6028781A (en) * | 1996-12-19 | 2000-02-22 | Texas Instruments Incorporated | Selectable integrated circuit assembly and method of operation |
| JPH10270634A (ja) | 1997-03-24 | 1998-10-09 | Mitsubishi Electric Corp | メモリモジュール |
| US6081430A (en) * | 1997-05-06 | 2000-06-27 | La Rue; George Sterling | High-speed backplane |
| JPH11251539A (ja) * | 1998-03-06 | 1999-09-17 | Mitsubishi Electric Corp | 回路モジュール |
| US6104629A (en) * | 1998-09-17 | 2000-08-15 | International Business Machines Corporation | High frequency memory module |
| US6526465B1 (en) * | 1999-06-02 | 2003-02-25 | Microsoft Corporation | PCI and compactpci integration |
| JP3621608B2 (ja) * | 1999-07-28 | 2005-02-16 | ケル株式会社 | マザーボード |
| US6308232B1 (en) * | 1999-09-01 | 2001-10-23 | Rambus Inc. | Electronically moveable terminator and method for using same in a memory system |
| US6545875B1 (en) * | 2000-05-10 | 2003-04-08 | Rambus, Inc. | Multiple channel modules and bus systems using same |
-
1999
- 1999-09-30 JP JP27822599A patent/JP4383601B2/ja not_active Expired - Fee Related
-
2000
- 2000-08-30 TW TW089117648A patent/TW536669B/zh not_active IP Right Cessation
- 2000-09-01 US US09/653,898 patent/US6735090B1/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101845368B1 (ko) | 2013-09-27 | 2018-04-05 | 인텔 코포레이션 | 메모리 컨트롤러 커넥터의 메모리 커넥터에의 매핑 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW536669B (en) | 2003-06-11 |
| US6735090B1 (en) | 2004-05-11 |
| JP2001101857A (ja) | 2001-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100340285B1 (ko) | 복수의 인쇄회로기판이 상호 직렬 접속된 메모리 모듈 | |
| EP1422717B1 (en) | Memory system and memory subsystem | |
| US6898085B2 (en) | Multiple channel modules and bus systems using same | |
| JP2001042981A (ja) | マザーボード | |
| JP2009038112A (ja) | プリント配線板構造および電子機器 | |
| US6449166B1 (en) | High capacity memory module with higher density and improved manufacturability | |
| JP2003108512A (ja) | データバス配線方法、メモリシステム及びメモリモジュール基板 | |
| JP2000031617A (ja) | メモリモジュールおよびその製造方法 | |
| US6670558B2 (en) | Inline and “Y” input-output bus topology | |
| JP4383601B2 (ja) | 高速メモリ装置、高速メモリ装置のソケット実装構造、及び高速メモリ装置の実装方法 | |
| US6108228A (en) | Quad in-line memory module | |
| US6477060B1 (en) | Dual channel bus routing using asymmetric striplines | |
| JP2006216956A (ja) | 配線構造を有するメモリモジュール | |
| JP4344088B2 (ja) | 基板の一次側と二次側における同一の接続点レイアウトのためのルーティングトポロジー | |
| JP2004318451A (ja) | 方向性結合素子を使用したメモリバスシステム | |
| JP4258168B2 (ja) | マザーボード | |
| JP3339521B2 (ja) | 信号伝送回路 | |
| JP3339582B2 (ja) | 信号伝送装置 | |
| JPH06216477A (ja) | 配線基板及びこれを用いた電子回路装置 | |
| JPH05259377A (ja) | 立体構造モジュール | |
| JPH1187909A (ja) | Ｉｃ接続装置及びｉｃ接続用補助基板 | |
| JPS59172797A (ja) | 印刷基板実装方式 | |
| JPH0936501A (ja) | フレキシブルプリント配線板 | |
| JPH04188860A (ja) | 表面実装用ｉｃパッケージの実装方法 | |
| JPH0415999B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060530 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090901 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090924 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |