TW536669B - High-speed memory device, socket mounting structure for mounting a high-speed memory device and mounting method of mounting high-speed memory device - Google Patents
High-speed memory device, socket mounting structure for mounting a high-speed memory device and mounting method of mounting high-speed memory device Download PDFInfo
- Publication number
- TW536669B TW536669B TW089117648A TW89117648A TW536669B TW 536669 B TW536669 B TW 536669B TW 089117648 A TW089117648 A TW 089117648A TW 89117648 A TW89117648 A TW 89117648A TW 536669 B TW536669 B TW 536669B
- Authority
- TW
- Taiwan
- Prior art keywords
- storage
- component
- memory device
- board
- patent application
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4086—Bus impedance matching, e.g. termination
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/409—Mechanical coupling
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Combinations Of Printed Boards (AREA)
- Memory System (AREA)
- Dram (AREA)
Description
536669 Α7 Β7 五、發明説明(1 ) 發明背景 本發明是關於高速記憶體裝置,它是由許多平坦的高 速記憶體模組彼此連接所構成。每一模組均有輸入端和輸 出端配置於一邊,用以處理多位元寬度之高速訊號,高速 訊號之阻抗被控制,高速訊號自記憶體控制器傳送至終端 電阻。 另外,本發明是關於高速記憶體裝置,它是由許多平 坦的高速記憶體模組彼此連接所構成。每一模組表面均有 金屬蓋子和連接器,此連接器有兩組終端在一邊,用以處 理多位元寬度之高速訊號,高速訊號之阻抗被控制著。 這項高速記憶體裝置是由許多平坦的高速記憶體模組 彼此連接辨構戒,每模組-均有售^入端~葡輸·"^(端在-―*邊, 用以處理多位元寬度之高速訊號,高速訊號之阻抗被控制 且自記憶體控制器傳送至終端電阻。例如,利用 S〇—R I Μ Μ之安裝技術來實作完成記憶體裝置。( R I MM — Rambus Inline記憶體模組,美國Rambus公司提 供給筆記型個人電腦使用)。 經濟部智慧財產局員工消費合作社印製 就SO — R IMM而言,插座(SO — R IMM插座 )被使用。一般設計中,記憶體控制器,第一個 S〇一R I MM插座,第三個SO — R I MM插座,和終 端電阻是作直線配置的。就需要預先調整阻抗精密度之 Rambus訊號而言,使用八層或更多層之多層電路板,且經 由電路板內層傳送Rambus訊號,維持阻抗的配合。 圖一說明S〇一 R I Μ Μ之外部護套結構。 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) -4- 536669 A7 _____B7 _ 五、發明説明(2 ) (請先閱讀背面之注意事項再填寫本頁) S〇—R I Μ Μ 5 0有一平坦的長方形狀。爲了自記憶體 控制器傳送至終端電阻之Rambus訊號,在SO - RIMM 的一邊,連接器5 1 a、5 1 b分別配置有輸入端和輸出 端。另外,金屬蓋子(散熱物也有保護功能)5 2亦配® 於模組表面。 使用一個或多個S〇一R I MM插座, S〇—R I Μ Μ彼此以電流連接,上述結構之 S〇~ R I Μ Μ也以電流連接於記憶體控制器,終端電阻 模組,時脈產生器等等。 假如高速記憶體裝置藉由許多S 0 - R I ΜΜ以串連 方式連接實作完成,八層或更多層之多層電路板被使用’ 使暴—laibn—黑號洽备阵暑餐送-一^ifc酱會H贵拿^幅—增 加的問題。再者,相較於Rambus訊號沿著表層傳送’假如 Rambus訊號沿著內層傳送,提高阻抗精密度變得更困難。 因此由於設計的困難度將使製造成本提高,且製造過程中 之高精密度需求亦使利潤降低。 經濟部智慧財產局員工消費合作社印製 發明槪述 本發明之目的是提供一高速記憶體裝置,其中’高速 記憶體模組和便宜的多層電路板結構可相串連,且記憶體 匯流訊號的阻抗能保持穩定,及提供高速記憶裝置之插座 安裝結構,和高速記億體裝置的安裝方法。 本發明的另一目的是提供一高速記億體裝置,此裝置 以便宜的多層電路板結構來完成穩定的高速記憶體運作, 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -5- 536669 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(3 ) 藉由使用多層電路板之表面模型,傳送阻抗保持穩定的多 位元寬度之高速訊號通過許多串連的高速記憶體模'組,及 提供高速記憶體裝置之插座安裝結構和高速記憶體裝置的 安裝方法。 本發明的另一個目的是提供一高速記憶體裝置,此裝 置在局速記憶體裝置利用許多S〇- R I Μ Μ貫作完成時 ,使用在成本上有利的少層數之便宜母板。需要預先調整 阻抗精密度之R a m b u s訊號接線於表面。即使安裝 S〇一 R I Μ Μ,利用便宜的層板結構之母板, S〇—R I ΜΜ穩定運作而不會使母板上之Rambus訊號模 型受到影響。另外,提供高速記憶體裝置之插座安裝結構 及高速記憶體裝置之安裝方法。 根據本發明,可達成上述目的之記憶體裝置包括: 貯存資訊之許多貯存構件; 控制貯存構件之構件; 有電阻器時,結束電流訊號之構件;及 用來以電流連接許多貯存構件,控制構件及結束構件 之模型接線; 其中許多貯存構件,控制構件和結束構件配置於板子 上,及模型接線位於板子上之預先調整位置而非位於貯存 構件之所在處。 再者,根據本發明,可達成上述目的的記憶體裝置之 插座安裝結構包括: 貯存資訊之許多貯存構件; — .---·裝-- (請先閲讀背面之注意事項再填寫本頁)
、1T 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) .-6 - 536669 A7 __ B7 __ 五、發明説明(4 ) 控制貯存構件之構件; (請先閱讀背面之注意事項再填寫本頁) 有電阻器時,結束電流訊號之構件;及 用來以電流連接許多貯存構件、控制構件及結束構件 之模型接線; 其中許多貯存構件、控制構件和結束構件配置於板子 上,及模型接線位於板子上之預先調整位置而非位於貯存 構件之所在處。 此外,根據本發明,可達成上述目的的記億體裝置之 安裝方法包括: 安裝貯存資訊之許多貯存構件於板子上; 安裝控制貯存構件之構件於板子上; 有_-器-時,要袭-結莱罨流署I之修伴-於f子士 ; 安裝用來以電流連接許多貯存構件、控制構件及結束 構件之模型接線於板子上; 其中模型接線位於板子上之預先調整位置而非位於貯 存構件之所在處。 經濟部智慧財產局員工消費合作社印製 本發明之附加目的及優點將在接下來之陳述中提及, 且藉本發明之實例可更淸楚及了解。藉由下文中提及之儀 器及特殊的連接方式,本發明之目的和優點可被實作達成 圖示簡單說明 構成專利說明書一部分的附圖可具體說明本發明的較 佳實施例,上述的一般槪述和接下來的較佳實施例詳細描 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) " " 536669 A7 _____B7 五、發明説明(5 ) 述應足以解釋本發明之原則。 圖一是一展開圖,說明根據本發明之高速記憶體模組 (s〇一 r I Μ Μ )結構; 圖二是一區塊圖形,說明根據本發明實施例之一之記 憶體裝置結構; 圖二是一區塊圖形’說明根據本發明另一實施例之記 憶體裝置結構; 圖四是一區塊圖形,說明根據本發明再另一個實施例 之記憶體裝置結構; 圖五是一區塊圖形,說明圖四之記憶體裝置中之高速 訊號路線(Rambus訊號路線)和訊號方向。 主要元件對照表 請 先 閱 讀 背 意 事 項 再 填 寫 本 頁 經濟部智慧財產局員工消費合作社印製 0 S 〇 一 R I Μ Μ 1 a 連 接 器 1 b 連 接 器 2 金 屬 蓋 子 1 記 憶 體 控 制 器 2 A s 〇 — R I Μ Μ 插 座 2 B s 〇 — R I Μ Μ 插 座 2 C s 〇 — R I Μ Μ 插 座 3 A 前 級 S 〇 — R I Μ Μ 或第- -級S 〇- - R I Μ Μ 3 B 後 級 S 〇 — R I Μ Μ 或第二 二級s 〇- - R I Μ Μ 3 C 第 二 級 S 〇 一 R I Μ Μ 本紙張尺度適用中國國家標準(CNS ) Α4規格(21〇χ 297公釐) -8 - 536669 Λ7 B7 五、發明説明(6 ) 4 17 18 19 2 0 2 1 4 0 T I T〇 終端電阻模組 時脈產生器 時脈訊號線 模型線路 模型線路 模型線路 模型線路 模型線路 母板 輸入端 輸出端 請 A 閱 讀 背 © 意 事 項
本發明之詳細說明 本發明貫作一局速記憶體裝置,它是由許多平坦的高
速記憶體模組連接構成(例如,S〇一 R I Μ Μ 每 經濟部智慧財產局員工消費合作社印製 模組表面都有金屬蓋子及一邊有兩組終端之連接器,用以 處理阻抗被控制的多位元寬度之高速訊號(例如,Rambus 訊號)。換句話說,介於至少兩個高速記憶體模組間的連 接器之高速訊號線是接線於部分上而非高速記憶體模組之 金屬蓋子表面,且高速訊號利用多層電路板之表層模型傳 送。因此,四層或六層電路板(母板)被使用,傳送多位 元寬度的高速訊號(例如Rambus訊號)之線路於表層接線 ,且Rambus訊號配線阻抗之影響也能避免。 藉由實作本發明之高速記憶體裝置,在成本上有利之 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 536669 A7 ___B7 五、發明説明(7 ) 四層或六層母板被使用,而需要確實預先調整的阻抗精密 度之高速記憶體匯流排訊號線則接線於表面。使用層數較 少的便宜母板來穩定運作高速記憶體模組變得可行的。即 使高速記憶體模組安裝於母板上,層數較少之母板上之高 速記憶體匯流排訊號模型之影響較小也變爲可行的。 在接下來之實施例中,會更明確地說明高速記憶體裝 置。即沿用到許多S〇- R I Μ Μ實作高速記憶體裝置時 ,使用成本上有利之四層或六層母板而不使用八層母板。 此時,傳送Rambus訊號及需要預先調整阻抗精密度之線路 安裝於表層。再者,即使當S 0 - R I MM安裝於母板上 ,線路經由如此配置也不會使母板上之Rambus訊號模型受 一粵二*此-S仏-一丑141 Μ能在成本上有之母板結霞 中,以高速穩定運作。 現在將說明本發明實施例之相關附圖。在本例中,藉 由使用S〇一 R I Μ Μ當作許多高速記憶體模組來建-高 速記憶體裝置,和使用Rambus訊號當作阻抗已被控制的多 位元寬度之高速訊號,說明高速記憶體裝置之結構和運作 〇 圖二是說明本發明實施例之一的高速記憶體裝置之安 裝結構的圖形,此裝置有兩個S〇一 R I MM在母板上。 在圖二中省略母板。 在圖二,MEM— C〇 NT 1 1 表示 Direct Rambus 記憶體之記憶體控制器。在S〇—R I Μ M插座1 2 A上 安裝前級SO — RIMM 13八。在3〇一尺1¥?4插 本紙張尺度適用中國國家標準(CNS ) Α4規格(2丨0Χ 297公釐) -------、———— (請先閱讀背面之注意事項 ^^寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -10 - 536669 A7 B7 五、發明説明(8 ) 座12B上安裝後級S〇一RIMM 13B。 S 0 - R I Μ Μ 1 3Α是安裝於SO — R IMM插座 1 2 Α之前級高速記憶體。S 0 — R I Μ Μ 1 3 Β是安 裝於S〇一 R I Μ Μ插座1 2 Β之後級高速記憶體。 R Μ 1 4表示Rambus訊號之終端電阻模組。C L Κ 一 Gen 1 5表示時脈產生器。時脈訊號線路1 6被使用 處理由終端供應之Rambus訊號。T I表示S〇—R I MM 1 2A和1 2 B提供之連接器的輸入端,而TO表示每 一連接器之輸出端。 模型線路1 7是母板表層線路,用以將Rambus訊號自 記憶體控制器(Μ E Μ — C〇N T ) 1 1轉換至安裝於 — -播~座£ 去-之前-級一S-Θ -〜會------------------ 1 3 A所提供之連接器的輸入端T I。 模型線路1 8是母板表層線路,用以將R a m b u s訊號自 安裝於SO — R IMM插座1 2A之前級S〇一R IMM 1 3 A所提供之連接器輸出端T 0轉換至安裝於 S〇一R IMM插座1 2B之後級S〇一R IMM 1 3 B所提供之連接器輸入端T I上。 模型線路1 9是母板表層線路,用以連接終端電阻模 阻(RM) 14至安裝於SO — RIMM插座12B之後 級S〇一R IMM 1 3B所提供之連接器輸出端T〇。 模型線路1 7、1 8、1 9的單向箭頭表示Rambus訊 號轉換的方向。
在圖二的安裝結構中,安裝上前級S〇—R I MM 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項寫本頁) •裝_ -訂 經濟部智慧財產局員工消費合作社印製 .-11 - 536669 A7 B7 經濟部智慧財產局員工消費合作社印製 五 Λ 發明説明(9 ) 1 3 A 之 S〇 — R I Μ Μ插座1 2 A和安裝上後級 S 〇 — R I Μ Μ 138之3〇一1111^1^插座12 B 以 半 個 彼 此偏移 的 連接器距離,背對背配置著。 換 句 話說 ? S〇一R IMM插座1 2A和 S 〇 一 R I Μ Μ 插座1 2 B被配置於母板上,使得前級 S 〇 — R I Μ Μ 1 3 A所提供之連接器輸出端T〇 和 後 級 S 0 — R I Μ Μ 1 3 Β所提供之連接器輸入端Τ I 將 可 近距 離 面對 面 配置。 藉 由 上述 配 置及訊號線路如此完成,Rambus訊號 不 會 通 過 模 型 線路 1 7、 18、 19中安裝於S〇一RI Μ Μ 插 座 1 2 A之 刖 級S〇一 R I Μ Μ 1 3 Α和安裝於 ^ 0 —. R- -ί- Μ Μ 插座1 2 B之復級S〇—R I—Μ Μ — 1 3 B 的 區域 ( 至少S〇一 R I MM的金屬蓋子區域 ) 因 此 S 〇 一 R I MM金屬蓋子(參考圖一)之阻抗( 2 8 歐 姆 土 1 0 % ) 影響可避免。此處,模型線路自記憶 體 控 制 器 ( Μ EM — CONT) 1 1 至 SO — R IMM插座 1 2 A y 自s 〇 —R IMM插座1 2A至S〇一R I Μ Μ .插 座 1 2 B, 白 S〇—R IMM插座1 2B至終端電 阻 模 組 ( R Μ )1 4 分別接線。 因 此 ,此 類 :較便宜的四層或六層電路板之多層電 路 板 可 被 使 用 當作母 板,整體裝置成本可降低。 再 者 ,根 據 上述實施例的安裝結構,Rambus訊號 模 型 線 路 1 7 、1 8 、19在母板表層被提供。因此’與 Ramb u ί ;訊號線接線於內層之例子相比較’前述配置較 易 達 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -12 536669 Α7 Β7 五、發明説明(1〇 ) 成預先調整的阻抗精密度。另外,相較於習知的安裝結構 ’藉由如上述將SO — R IMM插座1 2A ’ 1 2B背對 (請先閱讀背面之注意事項再填寫本頁) 背配置,整個線路長度可減少。因此’ ’由於傳送Rambus訊 號訊號必需的確定之阻抗(2 8歐姆土 1 〇 % )精密度區 域大小可降低,故模型裝置更易完成且穩定操作。 圖三是說明本發明另一個實施例之安裝結構的圖形。 本例中,母板亦被省略。與圖二相同之參照號碼及說明部 分亦省略。 在此實施例中,S〇一R IMM插座1 2A和 S〇一 R I Μ Μ插座1 2 B背對背配置。記憶體控制器( Μ Ε Μ _ C〇Ν Τ ) 1 1和終端電阻模組(R Μ ) 1 4配 置-於普座去間。------------ - 同樣的,在圖三實施例中,Rambus訊號也不會通過模 型線路17、 18、 19中安裝於S〇一RIMM插座 12A之前級SO—RIMM 13A和安裝於 、 經濟部智慧財產局員工消費合作社印製 S〇一R IMM插座1 2B之後級S〇一R IMM 13B的區域(至少SO—RIMM的金屬蓋子區域)。 模型線路1 7、1 8、1 9自記憶體控制器( MEM— C〇NT) 1 1 至 S〇一R IMM 插座 1 2A , 自S〇一R IMM插座1 2A至S〇一R IMM插座 1 2 B,自S 0 - R I Μ Μ插座1 2 B至終端電阻模組( R Μ ) 1 4分別接線,故S〇一 R I Μ Μ金屬蓋子之阻抗 影響可避免。 因此,此類較便宜的四層或六層電路板之多層電路板 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X 297公釐) -13- 536669 A 7 ——_ B7 五、發明説明(11 ) 可被使用當作母板,整體裝置成本可降低。 再者,根據上述實施例的安裝結構,傳送Rambus訊號 之模型線路1 7、 1 8、1 9於母板表層被提供。因此, 相較於R a m b u s訊號線接線於內層之例子,前述配置較易達 到預先調整的阻抗精密度,模型裝置更易完成且操作穩定 。另外,由於需要預先調整的阻抗精密度之Rambus訊號線 可直線地配置於板子表層,故母板上之阻抗可輕易控制。 接下來參考圖四、圖五,繼續說明本發明另一個實施 例。 在上述實施例,說明大多數(上述實施例中有兩個) S〇一 R I MM安裝於同一表面(同一面的表面)之結構 經濟部智慧財產局員工消費合作社印製 -14- 536669 A7 B7 五、發明説明(12 ) 安裝於第二個(第二級)SO — RIMM 13B之 s〇一 R I Μ Μ插座1 2 B之間。另外,利用通行直達的 洞和插座配置其上的表層模型,模型線路2 0接線於安裝 於第二個(第二級)SO — RIMM 13B之 S 〇 — R I MM插座1 2 B及安裝於三個(第三級) s 〇 - R I Μ M 13C 之 S〇一RIMM 插座 12C 之 間。除此之外,在終端電阻模組(R Μ ) 1 4之安裝面上 ’模型線路2 1接線於安裝於第三個(第三級) S〇一R ΙΜΜ之S〇 — R ΙΜΜ插座1 2C及終端電阻 模組(R Μ ) 1 4之間。 在本例子中,三個插座全都做成S〇一 R I ΜΜ的形 式。然而三個插座命的一個,可能不以S〇_— R Γ Μ Μ爾 座形式而以C S Ρ (晶片尺寸包括Chip Size Package )形 式安裝於母板上。 再者,經由S〇一 RIMM插座12B’ S〇一RIMM 插座 12A,SO — RIMM 插座 12C ,一個自記憶體控制器(Μ E Μ — C〇N T ) 1 1延伸至 終端電阻模組(R Μ ) 1 4之Rambus訊號路徑可形成。 兩個例子皆如此,將傳送Rambus訊號之模型線路如此 接線就不會通過附著於S〇一 R I Μ Μ插座的 SO — RIMM之安裝區域。因此,S〇一 RIMM金屬 蓋子之阻抗(2 8歐姆± 1 0%)影響可避免。 因此,此類較便宜的四層或六層電路板之多層電路板 可被使用爲母板,整體裝置成本可降低。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) .麵 15- (請先閲讀背面之注意事項寫本頁) •裝·
• i、*IT 經濟部智慧財產局員工消費合作社印製 536669 Α7 Β7 五、發明説明(13 ) 再者,根據上述實施例的安裝結構,Rambus訊號之模 型接線1 7、1 8、1 9於母板表層被提供。因此相較於 R a m b u s 號線接線於內層之例子,前述裝置較易達到預先 調整之阻抗精密度及完成模型設計。 在上述實施例中’有兩個S〇-R I MM安裝於母板 同一表面之記憶體結構被當成例子作爲說明。然而,本發 明不侷設於此類記憶體結構,亦可適用於有三個或更多高 速記憶體模組安裝於母板同一表面之記憶體結構。 正如以上描述,根據本發明,當高速記憶體裝置由許 多平坦的高速記憶體模組連接所構成時,模組能在高速記 憶體模組間串連,且可利用便宜的多層電路板結構使連接 4良士之訊4虎組-抗媒-择醫-定〜每一平世 包含一個有輸入端和輸出端之連接器配置於一邊,這些終 端被安裝用來處理阻抗被控制且由主控制器傳送至終端電 阻之多位元寬度的高速訊號。 再者,根據本發明,高速記憶體裝置由許多平坦的高 速記憶體模組連接所構成,每一模組均包含一個有輸入端 和輸出端之連接器配置於一邊,用以處理阻抗被控制且自 記憶體控制器傳送至終端電阻之多位元寬度的高速訊號, 多層電路板之表面模型被使用且高速記憶體模組能在高速 記憶體模組間串連,並保持阻抗穩定。結果,可使用便宜 的多層電路板結構達到穩定的高速記憶體運作。 另外,根據本發明,當使用許多的S〇一 R I Μ Μ實 作高速記憶體裝置時,層數較少且成本較有利之便宜母板 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X: 297公釐) 裝-- (請先閱讀背面之注意事項寫本頁) 1Τ 經濟部智慧財產局員工消費合作社印製 .-16 - 536669 A7 ____ B7 五、發明説明(14 ) 可被使用。需要確定的預先調整阻抗精密度之Rambus訊號 在母板表層上被傳送。因此,即使安裝S〇一 R I MM時 ’母板上之Rambus訊號模型也不會受到影響。另外,使用 便宜的層板結構之母板,S〇一 R I Μ Μ能被穩定運作。 精於本技藝之人士將會想起額外的優點和修正。就廣 義而言,本發明並不侷限於此處所提出及說明之特有詳述 及代表實施例。所以,只要不違反附加的申請專利範圍及 其同等物之一般發明觀念的精神和範圍,可做各種的修正 請 先 閱 讀 背 面 冬 意 事 項
經濟部智慧財產局員工消費合作社印製 用 適 度 尺 |張 -紙 本 i準 一標 I家 國 一釐 公
Claims (1)
- 536669 經濟部智慧財產局員工消費合作社印剔π A8 B8 C8 D8 r、申請專利範圍 1 · 一種記憶體裝置,包含: 貯存資訊之許多貯存構件; 控制該貯存構件之構件; 有電阻器時,結束電流訊號之構件;及 用來以電流連接該許多貯存構件,該控制構件和該結 束構件之模型接線; 其中該許多貯存構件,該控制構件和該結束構件配置 於板子上,及該模型接線位於板子上之預先調整位置而非 位於該貯存構件之所在處。 2 .如申請專利範圍第1項之記憶體裝置,其中該模 型接線位於板面之絕緣部分。 3 _ 如申請專利範圍第2項之記憶體裝-置,其冲該模 型接線配置於板子表層用來傳送電流訊號,板子由多層構 成。 4 .如申請專利範圍第3項之記憶體裝置,其中電流 訊號是自該控制構件傳送至該結束構件的訊號,且電流訊 號之阻抗有預先調整的數値。 5 .如申請專利範圍第4項之記憶體裝置,另包括產 生時脈訊號之構件,提供時脈訊號至連接該結束構件之該 貯存構件。 6 ·如申請專利範圍第5項之記憶體裝置,其中該許 多貯存構件至少包含: 第一個貯存構件,用以接收來自該控制構件之輸出訊 號,該第一個貯存構件配置於板子的正面,該第一個貯存 !#裝 訂一! (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -18- 536669 A8 B8 C8 ______ D8 六、申請專利範圍 構件之輸入端面對該控制構件之輸出端; (請先閱讀背面之注意事項再填寫本頁) 第二個貯存構件,用以接收萊自該第一個貯存構件之 輸出訊號’該第二個貯存構件配置於板子的反面; 第三個貯存構件,用以接收來自該第二個貯存構件之 輸出訊號’該第三個貯存構件之輸出端面對該結束構件之 輸入端; 其中該模型接線至少配置於該控制構件和該第一個貯 存構件間,該貯存構件間,該第三個貯存構件和該結束構 件間。 7 .如申請專利範圍第5項之記億體裝置,其中該許 多貯存構件至少包含: ____________________________篕二盤[存—1件—」—甩1接 號,該第一個貯存構件配置於面對該控制構件之輸出端的 位置; 第二個貯存構件,用以接收來自該第一個貯存構件之 輸出訊號,該第二個貯存構件配置於面對該第一個貯存構 件之輸出端的位置,該第二個貯存構件之輸出端配置於面 對該結束構件之輸入端的位置; 經濟部智慧財產局員工消費合作社印製 其中該模型接線至少配置於該控制構件和該第一個貯 存構件間,該貯存構件間,該第二個貯存構件和該結束構 件間。 8 .如申請專利範圍第7項之記憶體裝置,其中該第 一個貯存構件之輸入端配置於面對該第二個貯存構件之輸 出端的位置; 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 19- 536669 A8 B8 C8 ____ D8 六、申請專利範圍 該第一個貯存構件之輸出端配置於面對該第二個貯存 構件之輸入端的位置, ‘ (請先閱讀背面之注意事項再填寫本頁) 其中該模型接線配置於第一個和第二個貯存構件之終 端間。 9 ·如申請專利範圍第7項之記憶體裝置,其中在該 第一個和第二個貯存構件中,只有該第一個貯存構件之輸 出端和該第二個貯存構件之輸入端彼此面對面配置,該模 型接線配置於該第一個和第二個貯存構件間。 1〇如申請專利範圍第7項之記憶體裝置,其中該許 多貯存構件中,至少有兩個個別提供於板子的正面和反面 ,該模型接線在該貯存構件間連接。 ---------------------------------------------- 貯存資訊之許多貯存構件; 控制該貯存構件之構件; 有電阻器時,結束電流訊號之構件;及 用來以電流連接該許多貯存構件,該控制構件和該結 束構件之模型接線; 經濟部智慧財產局員工消費合作社印製 其中該許多貯存構件,該控制構件和該結束構件安裝 於板子上,該模型接線位於板子上之預先調整位置而非位 於該貯存構件之所在處。 1 2 ·如申請專利範圍第1 1項的記憶體裝置之插座 安裝結構,其中該模型接線位於介於該控制構件和該結束 構件間的板面之絕緣部分。 1 3 .如申請專利範圍第1 2項的記憶體裝置之插座 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 536669 A8 B8 C8女裝結構’其中電流訊號經由板子的表層模型傳送,板子 由多層構成。 · 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 1 4 .如申請專利範圍第1 3項的記憶體裝置之插座 安裝結構’其中電流訊號是自該控制構件傳送至該結束構 件之訊號’電流訊號之阻抗有預先調整的數値。 1 5 ·如申請專利範圍第1 4項的記憶體裝置之插座 安裝結構,包括產生時脈訊號之構件,提供時脈訊號至連 接該結束構件之該貯存構件。 1 6 · —種記憶體裝置之安裝方法,包含: 安裝貯存資訊之許多貯存構件於板子上; 安裝控制該貯存構件之構件於板子上; 有電__阻器時,安裝結束電流訊號之構侔於板子上; 安裝用來以電流連接該許多貯存構件,該控制構件和 該結束構件之模型接線於板子上; 其中該模型接線位於板子上之預先調整位置而非位於 該貯存構件之所在處。 1 7 ·如申請專利範圍第1 6項的記憶體裝置之安裝 方法,其中該模型接線是安裝於介於該控制構件和該結束 構件的板面之絕緣部分。 1 8 ·如申請專利範圍第1 7項的記憶體裝置之安裝 方法,其中該模型接線配置於板子表層,用以傳送電流訊 號,板子由多層構成。 1 9 .如申請專利範圍第1 8項的記憶體裝置之安裝 $法,其中電流訊號自該控制構件傳送至該結束構件,電 用中國國家標準(CNS)A4規格(210 X 297公釐) --------t---------線 (請先閱讀背面之注意事項再填寫本頁) 536669 A8 B8 C8 D8 六、申請專利範圍 流訊藏之阻抗調整爲有預先調整之數値。 2 0 ·如申請專利範圍第1 9項的記憶體裝置之安裝 方法,另包括安裝產生時脈訊號之構件,提供時脈訊號至 連接該結束構件之該貯存構件。 (請先閱讀背面之注意事項再填寫本頁)訂 ---------線i 經濟部智慧財產局員工消費合作社印製 ^紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐).22
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27822599A JP4383601B2 (ja) | 1999-09-30 | 1999-09-30 | 高速メモリ装置、高速メモリ装置のソケット実装構造、及び高速メモリ装置の実装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW536669B true TW536669B (en) | 2003-06-11 |
Family
ID=17594370
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW089117648A TW536669B (en) | 1999-09-30 | 2000-08-30 | High-speed memory device, socket mounting structure for mounting a high-speed memory device and mounting method of mounting high-speed memory device |
Country Status (3)
Country | Link |
---|---|
US (1) | US6735090B1 (zh) |
JP (1) | JP4383601B2 (zh) |
TW (1) | TW536669B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6721195B2 (en) * | 2001-07-12 | 2004-04-13 | Micron Technology, Inc. | Reversed memory module socket and motherboard incorporating same |
KR20030073262A (ko) * | 2002-03-09 | 2003-09-19 | 삼성전자주식회사 | 에스오-림의 부품배치구조 |
EP3049942B1 (en) | 2013-09-27 | 2021-10-20 | Intel Corporation | Mapping memory controller connectors to memory connectors |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5663901A (en) * | 1991-04-11 | 1997-09-02 | Sandisk Corporation | Computer memory cards using flash EEPROM integrated circuit chips and memory-controller systems |
US5530623A (en) * | 1993-11-19 | 1996-06-25 | Ncr Corporation | High speed memory packaging scheme |
US6008682A (en) * | 1996-06-14 | 1999-12-28 | Sun Microsystems, Inc. | Circuit and method for selectively enabling ECL type outputs |
US6028781A (en) * | 1996-12-19 | 2000-02-22 | Texas Instruments Incorporated | Selectable integrated circuit assembly and method of operation |
JPH10270634A (ja) | 1997-03-24 | 1998-10-09 | Mitsubishi Electric Corp | メモリモジュール |
US6081430A (en) * | 1997-05-06 | 2000-06-27 | La Rue; George Sterling | High-speed backplane |
JPH11251539A (ja) * | 1998-03-06 | 1999-09-17 | Mitsubishi Electric Corp | 回路モジュール |
US6104629A (en) * | 1998-09-17 | 2000-08-15 | International Business Machines Corporation | High frequency memory module |
US6526465B1 (en) * | 1999-06-02 | 2003-02-25 | Microsoft Corporation | PCI and compactpci integration |
JP3621608B2 (ja) * | 1999-07-28 | 2005-02-16 | ケル株式会社 | マザーボード |
US6308232B1 (en) * | 1999-09-01 | 2001-10-23 | Rambus Inc. | Electronically moveable terminator and method for using same in a memory system |
US6545875B1 (en) * | 2000-05-10 | 2003-04-08 | Rambus, Inc. | Multiple channel modules and bus systems using same |
-
1999
- 1999-09-30 JP JP27822599A patent/JP4383601B2/ja not_active Expired - Fee Related
-
2000
- 2000-08-30 TW TW089117648A patent/TW536669B/zh not_active IP Right Cessation
- 2000-09-01 US US09/653,898 patent/US6735090B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001101857A (ja) | 2001-04-13 |
US6735090B1 (en) | 2004-05-11 |
JP4383601B2 (ja) | 2009-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11994982B2 (en) | Memory module with distributed data buffers | |
US6392897B1 (en) | Circuit module | |
EP1422717B1 (en) | Memory system and memory subsystem | |
TW444447B (en) | Signal transmitting device, circuit block and integrated circuit suited to fast signal transmission | |
US6211703B1 (en) | Signal transmission system | |
US5945886A (en) | High-speed bus structure for printed circuit boards | |
JP4671688B2 (ja) | 高速データを伝送する経路と低速データを伝送する経路とを備えるメモリモジュールからなるメモリシステム | |
TW476965B (en) | High capacity memory module with built-in high-speed bus terminations | |
TW466416B (en) | High speed and low cost SDRAM memory subsystem | |
JPH11317489A (ja) | メモリモジュ―ル板 | |
US7778042B2 (en) | Memory system having point-to-point (PTP) and point-to-two-point (PTTP) links between devices | |
TW494570B (en) | Circuit module | |
TW533755B (en) | High capacity memory module with higher density and improved manufacturability | |
TW536669B (en) | High-speed memory device, socket mounting structure for mounting a high-speed memory device and mounting method of mounting high-speed memory device | |
JPS6193694A (ja) | 集積回路装置 | |
US20060080484A1 (en) | System having a module adapted to be included in the system in place of a processor | |
US20100060318A1 (en) | Printed circuit board having a termination of a T-shaped signal line | |
EP0519740A2 (en) | Signal routing technique for high frequency electronic systems | |
TW312043B (en) | Semiconductor device and pin arrangement | |
JP3546613B2 (ja) | 回路基板 | |
JP3344685B2 (ja) | バスシステム及び回路基板 | |
JP4695361B2 (ja) | 積層型メモリモジュールおよびメモリシステム | |
JP3166722B2 (ja) | 積層型半導体装置のスタック構造 | |
TW200926171A (en) | Memory device | |
JPS6015359Y2 (ja) | 信号接続装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |