JPH11317489A - メモリモジュ―ル板 - Google Patents

メモリモジュ―ル板

Info

Publication number
JPH11317489A
JPH11317489A JP11059236A JP5923699A JPH11317489A JP H11317489 A JPH11317489 A JP H11317489A JP 11059236 A JP11059236 A JP 11059236A JP 5923699 A JP5923699 A JP 5923699A JP H11317489 A JPH11317489 A JP H11317489A
Authority
JP
Japan
Prior art keywords
module
circuit board
memory module
printed circuit
conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11059236A
Other languages
English (en)
Inventor
Steffen Loeffler
レフラー シュテファン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH11317489A publication Critical patent/JPH11317489A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/71—Coupling devices for rigid printing circuits or like structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0246—Termination of transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/044—Details of backplane or midplane for mounting orthogonal PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09263—Meander
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10022—Non-printed resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides

Abstract

(57)【要約】 【課題】 モジュールバスを適切な抵抗で終端し、高速
で作動するために、メモリモジュールをモジュールバス
に沿って取り付けることができるようにすること。 【解決手段】 メモリモジュール板は、複数のメモリモ
ジュールを有しており、モジュールバスは、第１の端で
コネクタに接続されていて、モジュールバスの複数の導
電体が外部大規模集積回路板に電気的に接続されてお
り、第２の端で終端抵抗装置に接続されていて、モジュ
ールバスの所定の導電体が適切に終端されている。モジ
ュールバスは、最後のメモリモジュールを越えてバスに
沿って、各導電体間の反射及び／又はクロストークをほ
ぼ制限するのに十分な所定の長さ延在している。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、シンクロナスダイ
ナミックランダムアクセスメモリ（ＳＤＲＡＭ）バッフ
ァモジュール及び他の回路のような集積回路チップ上で
使用される高速デュアルインラインメモリモジュール用
のシグナリングを改善した装置構成に関する。
【０００２】
【従来の技術】高速コンピュータ及び他の装置用のメモ
リパッケージング装置構成は、プリント回路板上に取り
付けられていて、プリント回路板上にプリントされたモ
ジュールバスに接続されている複数のメモリモジュール
ソケットを有している。例えば、米国特許明細書第５５
３０６２３号公報（Ｓａｎｗｏ他），１９９６年、６月
２５日付、には、プリント回路板上に取り付けられてい
て、プリント回路板上のバスを形成する複数の伝送線路
によって相互に接続された複数のメモリモジュールコネ
クタを有している高速メモリパッケージングスキーマが
開示されている。伝送線路のそれぞれは、順次連続し
て、複数の各コネクタ上のそれぞれの点を接続し、複数
の各コネクタ上のそれぞれの点は、伝送線路のそれぞれ
によつて同様の順序で接続される。各コネクタは、シン
グルインラインメモリモジュール（ＳＩＭＭ）のよう
な、メモリモジュールを受容するように設計されてお
り、複数の伝送線路と、コネクタに接続されたメモリモ
ジュール内のメモリロジックとの間の電気接続部を提供
する。各コネクタは、更に、コネクタに接続されたメモ
リモジュールのない、伝送線路のそれぞれでの開回路を
提供する。従って、１実施例では、複数の伝送線路に相
応する終端抵抗を有する終端モジュールが、コネクタに
設置するために設けられており、直ぐ続いて、メモリモ
ジュール内に単数又は複数のコネクタが設置される。更
に、個別終端抵抗が、プリント回路板内に、全てのコネ
クタを利用することができるように、最後のコネクタの
隣りの各伝送線路の所定の伝送線路の端に設けられてい
る。
【０００３】図１には、デュアルインラインメモリモジ
ュール（ＤＩＭＭ）１０（２点鎖線の矩形で示されてい
る）が示されており、このデュアルインラインメモリモ
ジュールは、そのようなメモリモジュールに対して、Ｓ
ＬＤＲＡＭコンソーシャムによって最近提案されてるよ
うな、バッファモジュールのシンクロナスリンクダイナ
ミックランダムアクセスメモリ（ＳＬＤＲＡＭ）タイプ
用の装置構成に相応している。ＤＩＭＭ１０は、プリン
ト回路板１２の一端に取り付けられたコネクタ１４を有
するプリント回路板１２、当該平行導体の第１の端で、
コネクタ１４の所定の端子（図示していない）に接続さ
れた複数の平行導体（図示していない）、モジュールバ
ス１６の所定の導体に接続されたバッファチップ１８、
モジュールバス１６に接続された複数のＤＲＡＭメモリ
モジュール２０（その内、８個のモジュール２０が図示
されている）、モジュールバス１６に沿った最後のＤＲ
ＡＭメモリモジュール２０の隣りのモジュールバス１６
の所定の導体の第２の端に接続された終端抵抗装置（Ｔ
ＥＲＭ．ＲＥＳＩＳ．）２２を有している。コネクタ１
４は、プリント回路板１２を大規模集積回路板（図示し
ていない）に接続するために使用され、バッファチップ
１８によって、大規模集積回路板上の回路とメモリモジ
ュール２０との間のモジュールバス１６に沿って伝送さ
れる信号に対する適切な緩衝部が提供される。これは、
前述の米国特許明細書第５５３０６２３号公報の図３に
開示された装置構成と同様である。図１の装置構成は、
モジュールバス１６に沿った反射及び／又はクロストー
クによつて生じる幾つかの深刻なシグナリング上の問題
を有していることが分かった。特に、モジュールバス１
６の導電体は、これらの伝送線路の適切なインピーダン
ス（Ｚ０）で終端せず、ＤＩＭＭの速度を増加させるた
めに、それよりも小さなインピーダンス値である。その
ような条件下では、モジュールバス１６に沿って８個の
メモリモジュール２０又は最後のメモリモジュール２０
から読み出す場合には、高出力側電圧及び低出力側電圧
用の特定値は、到底、満足できるものではない。
【０００４】従来技術での問題点を克服するために、モ
ジュールバス１６を適切な抵抗で終端し、高速で作動す
るために、メモリモジュール２０をモジュールバス１６
に沿って取り付けることができるような装置構成を提供
することが所望である。
【０００５】
【発明が解決しようとする課題】本発明の課題は、従来
技術での問題点を克服し、モジュールバスを適切な抵抗
で終端し、高速で作動するために、メモリモジュールを
モジュールバスに沿って取り付けることができるような
装置構成を提供することにある。
【０００６】
【課題を解決するための手段】この課題は、第１の観点
から見て、本発明によると、メモリモジュール板におい
て、第１及び第２の対向面を有するプリント回路板と、
プリント回路板の第１の面上に取り付けられた複数のメ
モリモジュールと、モジュールバスと、終端抵抗装置と
を有しており、モジュールバスは、前記プリント回路板
上に印刷された、当該モジュールバスの第１の端と第２
の端との間に延在している複数の別個の平行導電体を有
しており、複数の平行導電体は、各メモリモジュールの
所定のメモリモジュールに接続されており、導電体のそ
れぞれは、最後のメモリモジュールを越えてモジュール
バスの第２の端に所定の長さだけ延在する当該導電体の
部分を有しており、この所定の長さは、各導電体間の反
射及び／又はクロストークを実質的に制限するのに十分
であり、終端抵抗装置は、所定の終端抵抗をモジュール
バスに設けるために、モジュールバスの複数の導電体の
所定の導電体の第２の端に接続されているようにするこ
とによって解決される。
【０００７】他の観点から見ると、この課題は、メモリ
モジュール板において、第１及び第２の対向面を有する
プリント回路板と、プリント回路板の第１の面上に取り
付けられた複数のメモリモジュールと、モジュールバス
と、終端抵抗装置とを有しており、モジュールバスは、
プリント回路板上に印刷された、当該モジュールバスの
第１の端と第２の端との間に延在している複数の別個の
平行導電体を有しており、複数の平行導電体は、複数の
導電体の第１の端と第２の端との間の各メモリモジュー
ルの所定のメモリモジュールに接続されており、導電体
のそれぞれは、最後のメモリモジュールを越えてプリン
ト回路板の縁を周回し、プリント回路板の第２の面の使
用されていない部分に沿って、モジュールバスの第２の
端に所定の長さだけ延在する当該導電体の部分を有して
おり、この所定の長さは、当該プリント回路板の各導電
体間の反射及び／又はクロストークを実質的に制限する
のに十分であり、終端抵抗装置は、所定の終端抵抗をモ
ジュールバスに設けるために、モジュールバスの前記複
数の導電体の所定の導電体の第２の端に接続されている
ようにすることによって解決される。
【０００８】更に他の観点から見ると、メモリモジュー
ル板において、第１及び第２の対向面を有するプリント
回路板と、プリント回路板の第１の面上に取り付けられ
た複数のメモリモジュールと、モジュールバスと、終端
抵抗装置とを有しており、モジュールバスは、プリント
回路板上に印刷された複数の別個の平行導電体を有して
おり、複数の平行導電体は、各メモリモジュールの所定
のメモリモジュールに接続されており、導電体のそれぞ
れは、最後のメモリモジュールを越えて、プリント回路
板の第１の面の使用されていない部分に沿って当該導電
体の第２の端に所定の長さだけ延在する当該導電体の部
分を有しており、この所定の長さは、当該プリント回路
板の前記各導電体間の反射及び／又はクロストークを実
質的に制限するのに十分であり、終端抵抗装置は、所定
の終端抵抗をモジュールバスに設けるために、モジュー
ルバスの前記複数の導電体の所定の端に接続されている
ようにして解決される。
【０００９】更に他の観点から見ると、第１及び第２の
対向面を有するプリント回路板において、プリント回路
板の第１の面上に取り付けられた複数の回路モジュール
と、モジュールバスと、終端抵抗装置とを有しており、
モジュールバスは、プリント回路板上に印刷された、当
該モジュールバスの第１の端と第２の端との間に延在し
ている複数の別個の平行導電体を有しており、複数の平
行導電体は、それぞれ、各回路モジュールの所定の回路
モジュールに接続されており、各導電体は、最後の回路
モジュールを越えて、モジュールバスの第２の端に所定
の長さだけ延在する当該導電体の部分を有しており、長
さは、各導電体間の反射及び／又はクロストークを実質
的に制限するのに十分であり、終端抵抗装置は、所定の
終端抵抗をモジュールバスに設けるために、モジュール
バスの複数の導電体の所定の導電体の第２の端に接続さ
れているようにして解決される。
【００１０】要するに、メモリモジュール板のような回
路板は、板の第１の面上のモジュールバスに電気的に接
続されている複数のメモリモジュールを有している。モ
ジュールバスは、その第１の端でコネクタに接続されて
おり、それにより、モジュールバスの複数の導電体が外
部大規模集積回路板に電気的に接続されており、その第
２の端で終端抵抗装置に接続されており、それにより、
モジュールバスの複数の導電体の所定の導電体が適切に
終端されている。モジュールバスは、最後のメモリモジ
ュールを越えてバスにそって所定の長さ延在しており、
この所定の長さは、各導電体間の反射及び／又はクロス
トークをほぼ制限するのに十分な長さであり、それによ
り、モジュールバスに沿ったシグナリングが改善され
る。
【００１１】
【発明の実施の形態】本発明は、回路板、例えば、メモ
リモジュール板に関し、メモリモジュール板には、複数
のメモリモジュールが含まれており、これらメモリモジ
ュールは、モジュールバスに接続されており、その際、
バスが、バスに接続された最後のメモリモジュールを越
えて延在しており、この延在する長さは、バスの第２の
端で、終端抵抗装置に終端された場合に、モジュール内
での何らかの反射及び／又はクロストークを厳しく制限
することによって、モジュールバスに沿ったシグナリン
グが改善されるような長さである。
【００１２】本発明の有利で合目的的な構成は、従属請
求項に記載されている。
【００１３】第１の実施例では、モジュールバスは、板
の縁を周回して、板の裏側の使用されていない部分に亘
って所定の距離で延在されている。第２の実施例では、
モジュールバスは、板の裏面がモジュールバスを延在す
るのに使用不可能である場合に、板の前面の何ら使用さ
れていない部分に沿って所定の最大距離で延在されてい
る。
【００１４】
【実施例】以下、図示の実施例を用いて、本発明を詳細
に説明する。
【００１５】図２には、本発明の第１の実施例によるデ
ュアルインラインメモリモジュール（ＤＩＭＭ）３０
（２点鎖線の矩形で示されている）の側面図が図示され
ている。但し、図面は、スケール通りであるとは限らな
い。
【００１６】各図面で、同じ機能を実行する相応の要素
は、同じ参照番号で示されている。
【００１７】メモリモジュール板３０は、プリント回路
板３２とモジュールバス３６とバッファチップ３８と複
数のメモリ集積回路又はモジュール４０（その内、８個
のモジュール４０が図示されている）と終端抵抗装置
（ＴＥＲＭ．ＲＥＳＩＳ．）とを有しており、プリント
回路板３２は、当該プリント回路板３２の一端に取り付
けられたコネクタ３４を有しており、モジュールバス３
６は、当該プリント回路板３２にプリントされていて、
複数の平行導体（図示していない）を有しており、複数
の平行導体は、コネクタ３４の所定の端子（図示してい
ない）に、当該平行導体の第１の端で接続されており、
バッファチップ３８は、コネクタ３４の隣りに取り付け
られていて、モジュールバス３６の所定の導体に接続さ
れており、複数のメモリ集積回路又はモジュール４０
は、モジュールバス３６に順次接続しており、終端抵抗
装置（ＴＥＲＭ．ＲＥＳＩＳ．）は、モジュールバス３
６の所定の導体の第２の端に接続されている。メモリモ
ジュールは、例えば、ダイナミックランダムアクセスメ
モリ（ＤＲＡＭ）モジュール、シンクロナスＤＲＡＭ
（ＳＤＲＡＭ）モジュール、又は他のタイプのメモリモ
ジュールである。コネクタ３４は、メモリモジュール板
３０を大規模集積回路板（図示していない）に接続し、
バッファチップ３８により、大規模集積回路板上の回路
とメモリモジュール４０との間のモジュールバス３６に
沿って伝送される信号用の適切な緩衝作用が提供され
る。
【００１８】本発明によると、モジュールバス３６は、
最後のメモリモジュール４０を越えて十分に延在して、
回路板３２の第１の側面上のモジュールバス３６に接続
されている。更には、殊に、モジュールバスは、終端抵
抗装置４２が最後のメモリモジュール４０からモジュー
ルバス３６に沿って、モジュールバス３６の各導体間の
何らかの反射及び／又はクロストークをほぼ制限するの
に十分な長さの個所に配置されるように延在している。
このような、最後のメモリモジュール４０を越えた十分
な長さを達成するために、モジュールバス３６は、プリ
ント回路板３６の端を回って延在して、プリント回路板
３２の裏側４４の、使用されていない部分上に延在して
いる。モジュールバス３６は、プリント回路板３２の裏
側４４に沿った所定の長さに亘って延在していて、終端
抵抗装置４２により終端されている。有利には、終端抵
抗装置４２は、コネクタ３４の近くのプリント回路板３
２の裏側４４上に配設して、モジュールバス３６を最も
長く延在させることができる。
【００１９】終端抵抗装置４２は、必ずしもコネクタ３
４の隣りに配設する必要はなく、シミュレーション技術
によると、モジュールバス３６が最後のメモリモジュー
ル４０から長く延在すると、モジュールバス３６の各導
電体間の反射及び／又はクロストークを一層良好に制限
することができるようになる。殊に、最後のメモリモジ
ュール４０を越えた、バス３６に沿ったモジュールバス
３６の長さを決定することができるパラメータは、例え
ば、終端抵抗の正確な大きさ、モジュールバス３６上で
伝送される信号の周波数、メモリモジュール板３０の温
度である。これら３つのパラメータのうち、モジュール
バス３６上で伝送される信号の周波数は、最も重要なパ
ラメータである。
【００２０】図３には、本発明の第２の実施例によるメ
モリモジュール板５０（２点鎖線の矩形で図示されてい
る）の平面図が示されている。メモリモジュール板５０
は、プリント回路板３２上又は縁に取り付けられたコネ
クタ３４を有するプリント回路板３２、第１の端でコネ
クタ３４の所定の端子（図示していない）に接続する複
数の平行導電体（図示していない）を有しているプリン
ト回路板３２上にプリントされたモジュールバス３６、
コネクタ３４の隣りに取り付けられていて、モジュール
バス３６の所定の導体に接続されたバッファチップ３
８、モジュールバス３６に順次接続されているダイナミ
ックランダムアクセスメモリ（ＤＲＡＭ）（その内、８
個のモジュール４０が図示されている）、モジュールバ
ス３６の所定の導体の第２の端に接続されている終端抵
抗装置（ＴＥＲＭ．ＲＥＳＩＳ．）４２を有している。
要素３４，３６，３８，４０及び４２は、相互に接続さ
れており、前述の、図２の相応の番号が付された要素の
説明と同様に機能する。
【００２１】本発明の第２の実施例では、プリント回路
板の裏側４４（図２に示されている）を、モジュールバ
ス３６を延長するために利用することはできない（裏側
４４は、他の目的に使用されている）ので、モジュール
バス３６は、プリント回路板３２の前側上で利用するこ
とができる最大距離で延在されている。特に、モジュー
ルバス３６は、他の回路構成要素（図示していない）に
よって使用されていないプリント回路板３２の前側の部
分に沿ったバス上で、最後のメモリモジュール４０を越
えて延在している。
【００２２】上述の本発明の特定の実施例は、本発明の
一般的な原理を単に例示したに過ぎない。種々異なる変
形実施例が、前述の原理と矛盾しない技術範囲内で当業
者により実施される。例えば、図２及び３に示されたの
とは違った別の装置構成では、モジュールバス３６が、
モジュールバス３６上で生じる虞がある反射及び／又は
クロストークを厳密に制限することによって、このモジ
ュールバス３６に沿ったシグナリングを改善するよう
に、メモリモジュール板（例えば、板３０又は５０）の
利用されていない部分上で最大長さに延在されている。
更に、プリント回路板上のバスに沿ったシグナリングを
改善する本発明は、メモリモジュール以外のモジュール
にも適用することができる。
【図面の簡単な説明】
【図１】従来技術のメモリモジュールの側面図
【図２】本発明の第１の実施例によるデュアルインライ
ンメモリモジュール（ＤＩＭＭ）の側面図
【図３】本発明の第２の実施例によるＤＩＭＭの平面図
【符号の説明】
１０ デュアルインラインメモリモジュール（ＤＩＭ
Ｍ） １２ プリント回路板 １６ モジュールバス ２０ モジュール ３０ デュアルインラインメモリモジュール（ＤＩＭ
Ｍ） ３２ プリント回路板 ３６ モジュールバス ４０ メモリ集積回路又はモジュール ４４ プリント回路板３２の裏側 ５０ メモリモジュール板

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 メモリモジュール板において、第１及び
    第２の対向面を有するプリント回路板と、前記プリント
    回路板の第１の面上に取り付けられた複数のメモリモジ
    ュールと、モジュールバスと、終端抵抗装置とを有して
    おり、前記モジュールバスは、前記プリント回路板上に
    印刷された、当該モジュールバスの第１の端と第２の端
    との間に延在している複数の別個の平行導電体を有して
    おり、前記複数の平行導電体は、各メモリモジュールの
    所定のメモリモジュールに接続されており、前記導電体
    のそれぞれは、最後のメモリモジュールを越えて前記モ
    ジュールバスの第２の端に所定の長さだけ延在する当該
    導電体の部分を有しており、前記長さは、前記各導電体
    間の反射及び／又はクロストークを実質的に制限するの
    に十分であり、前記終端抵抗装置は、所定の終端抵抗を
    前記モジュールバスに設けるために、前記モジュールバ
    スの前記複数の導電体の所定の導電体の第２の端に接続
    されていることを特徴とするメモリモジュール板。
  2. 【請求項２】 更に、モジュールバスの複数の導電体の
    第１の端を外部装置に接続するために、メモリモジュー
    ル板の一方の縁に取り付けられたコネクタを有している
    請求項１記載のメモリモジュール板。
  3. 【請求項３】 メモリモジュール板は、デュアルインラ
    インメモリモジュールである請求項１記載のメモリモジ
    ュール板。
  4. 【請求項４】 最後のメモリモジュールを越えて延在し
    ているモジュールバスの部分は、プリント回路板の縁を
    周回して、前記プリント回路板の第２の面に沿って所定
    の長さだけ延在されており、に、前記長さは、終端抵抗
    装置によって終端された場合に各導体間の反射及び／又
    はクロストークを実質的に制限するのに十分である請求
    項１記載のメモリモジュール板。
  5. 【請求項５】 最後のメモリモジュールを越えて延在し
    ているモジュールバスの部分は、プリント回路板の第１
    の面の使用されていない部分に沿って所定の長さだけ延
    在されており、前記長さは、終端抵抗装置によって終端
    された場合に各導体間の反射及び／又はクロストークを
    実質的に制限するのに十分である請求項１記載のメモリ
    モジュール板。
  6. 【請求項６】 メモリモジュール板において、第１及び
    第２の対向面を有するプリント回路板と、前記プリント
    回路板の第１の面上に取り付けられた複数のメモリモジ
    ュールと、モジュールバスと、終端抵抗装置とを有して
    おり、前記モジュールバスは、前記プリント回路板上に
    印刷された、当該モジュールバスの第１の端と第２の端
    との間に延在している複数の別個の平行導電体を有して
    おり、前記複数の平行導電体は、複数の導電体の第１の
    端と第２の端との間の各メモリモジュールの所定のメモ
    リモジュールに接続されており、前記導電体のそれぞれ
    は、最後のメモリモジュールを越えて前記プリント回路
    板の縁を周回し、前記プリント回路板の第２の面の使用
    されていない部分に沿って、前記モジュールバスの第２
    の端に所定の長さだけ延在する当該導電体の部分を有し
    ており、前記長さは、当該プリント回路板の前記各導電
    体間の反射及び／又はクロストークを実質的に制限する
    のに十分であり、前記終端抵抗装置は、所定の終端抵抗
    を前記モジュールバスに設けるために、前記モジュール
    バスの前記複数の導電体の所定の導電体の第２の端に接
    続されていることを特徴とするメモリモジュール板。
  7. 【請求項７】 更に、モジュールバスの複数の導電体の
    第１の端を外部装置に接続するために、メモリモジュー
    ル板の一方の縁に取り付けられたコネクタを有している
    請求項６記載のメモリモジュール板。
  8. 【請求項８】 メモリモジュール板は、デュアルインラ
    インメモリモジュールである請求項１記載のメモリモジ
    ュール板請求項６記載のメモリモジュール板。
  9. 【請求項９】 メモリモジュール板において、第１及び
    第２の対向面を有するプリント回路板と、前記プリント
    回路板の第１の面上に取り付けられた複数のメモリモジ
    ュールと、モジュールバスと、終端抵抗装置とを有して
    おり、前記モジュールバスは、前記プリント回路板上に
    印刷された複数の別個の平行導電体を有しており、前記
    複数の平行導電体は、各メモリモジュールの所定のメモ
    リモジュールに接続されており、前記導電体のそれぞれ
    は、最後のメモリモジュールを越えて、プリント回路板
    の第１の面の使用されていない部分に沿って当該導電体
    の第２の端に所定の長さだけ延在する当該導電体の部分
    を有しており、前記長さは、当該プリント回路板の前記
    各導電体間の反射及び／又はクロストークを実質的に制
    限するのに十分であり、前記終端抵抗装置は、所定の終
    端抵抗を前記モジュールバスに設けるために、前記モジ
    ュールバスの前記複数の導電体の所定の端に接続されて
    いることを特徴とするメモリモジュール板。
  10. 【請求項１０】 更に、モジュールバスの複数の導電体
    の第１の端を外部装置に接続するために、メモリモジュ
    ール板の一方の縁に取り付けられたコネクタを有してい
    る請求項９記載のメモリモジュール板。
  11. 【請求項１１】 メモリモジュール板は、デュアルイン
    ラインメモリモジュールである請求項１記載のメモリモ
    ジュール板請求項９記載のメモリモジュール板。
  12. 【請求項１２】 第１及び第２の対向面を有するプリン
    ト回路板において、前記プリント回路板の第１の面上に
    取り付けられた複数の回路モジュールと、モジュールバ
    スと、終端抵抗装置とを有しており、前記モジュールバ
    スは、前記プリント回路板上に印刷された、当該モジュ
    ールバスの第１の端と第２の端との間に延在している複
    数の別個の平行導電体を有しており、前記複数の平行導
    電体は、それぞれ、前記各回路モジュールの所定の回路
    モジュールに接続されており、前記各導電体は、最後の
    回路モジュールを越えて、前記モジュールバスの第２の
    端に所定の長さだけ延在する当該導電体の部分を有して
    おり、前記長さは、前記各導電体間の反射及び／又はク
    ロストークを実質的に制限するのに十分であり、前記終
    端抵抗装置は、所定の終端抵抗を前記モジュールバスに
    設けるために、前記モジュールバスの前記複数の導電体
    の所定の導電体の第２の端に接続されていることを特徴
    とするプリント回路板。
  13. 【請求項１３】 更に、モジュールバスの複数の導電体
    の第１の端を外部装置に接続するために、回路板の一方
    の縁に取り付けられたコネクタを有している請求項１２
    記載のプリント回路板。
  14. 【請求項１４】 メモリモジュール板は、デュアルイン
    ラインメモリモジュールである請求項１２記載のプリン
    ト回路板。
  15. 【請求項１５】 最後の回路モジュールを越えて延在す
    るモジュールバスの部分は、プリント回路板の縁を周回
    して、前記プリント回路板の第２の面に沿って所定長さ
    だけ延在されており、該長さは、終端抵抗装置によって
    終端された場合に、前記各導電体間の反射及び／又はク
    ロストークを実質的に制限するのに十分である請求項１
    ２記載のプリント回路板。
  16. 【請求項１６】 最後の回路モジュールを越えて延在す
    るモジュールバスの部分は、プリント回路板の第１の面
    の使用されていない部分に沿って所定長さだけ延在され
    ており、前記長さは、終端抵抗装置によって終端された
    場合に、前記各導電体間の反射及び／又はクロストーク
    を実質的に制限するのに十分である請求項１２記載のプ
    リント回路板。
JP11059236A 1998-03-06 1999-03-05 メモリモジュ―ル板 Pending JPH11317489A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/036319 1998-03-06
US09/036,319 US6142830A (en) 1998-03-06 1998-03-06 Signaling improvement using extended transmission lines on high speed DIMMS

Publications (1)

Publication Number Publication Date
JPH11317489A true JPH11317489A (ja) 1999-11-16

Family

ID=21887927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11059236A Pending JPH11317489A (ja) 1998-03-06 1999-03-05 メモリモジュ―ル板

Country Status (7)

Country Link
US (1) US6142830A (ja)
EP (1) EP0940850B1 (ja)
JP (1) JPH11317489A (ja)
KR (1) KR100538916B1 (ja)
CN (1) CN1147792C (ja)
DE (1) DE69910281T2 (ja)
TW (1) TW415069B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142646A (ja) * 2001-09-10 2003-05-16 Samsung Electronics Co Ltd メモリモジュール用印刷回路基板及びメモリモジュール
US6970369B2 (en) 2001-09-06 2005-11-29 Elpida Memory, Inc. Memory device
US7009863B2 (en) * 2002-01-24 2006-03-07 Micron, Technology, Inc. Memory module with integrated bus termination

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6510503B2 (en) * 1998-07-27 2003-01-21 Mosaid Technologies Incorporated High bandwidth memory interface
US6643752B1 (en) * 1999-12-09 2003-11-04 Rambus Inc. Transceiver with latency alignment circuitry
US7356639B2 (en) * 2000-01-05 2008-04-08 Rambus Inc. Configurable width buffered module having a bypass circuit
US6502161B1 (en) 2000-01-05 2002-12-31 Rambus Inc. Memory system including a point-to-point linked memory subsystem
US20050010737A1 (en) * 2000-01-05 2005-01-13 Fred Ware Configurable width buffered module having splitter elements
US7010642B2 (en) * 2000-01-05 2006-03-07 Rambus Inc. System featuring a controller device and a memory module that includes an integrated circuit buffer device and a plurality of integrated circuit memory devices
US7404032B2 (en) 2000-01-05 2008-07-22 Rambus Inc. Configurable width buffered module having switch elements
US7363422B2 (en) * 2000-01-05 2008-04-22 Rambus Inc. Configurable width buffered module
US7266634B2 (en) * 2000-01-05 2007-09-04 Rambus Inc. Configurable width buffered module having flyby elements
JP4569912B2 (ja) * 2000-03-10 2010-10-27 エルピーダメモリ株式会社 メモリシステム
US6545875B1 (en) 2000-05-10 2003-04-08 Rambus, Inc. Multiple channel modules and bus systems using same
KR100471162B1 (ko) * 2002-02-27 2005-03-08 삼성전자주식회사 고속 메모리 시스템
DE10229120B4 (de) * 2002-06-28 2004-05-27 Infineon Technologies Ag Verfahren, Adapterkarte und Anordnung zum Einbau von Speichermodulen
JP4094370B2 (ja) * 2002-07-31 2008-06-04 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
US6930904B2 (en) * 2002-11-22 2005-08-16 Sun Microsystems, Inc. Circuit topology for high-speed memory access
DE10330811B4 (de) * 2003-07-08 2009-08-13 Qimonda Ag Halbleiterspeichermodul
US7299329B2 (en) 2004-01-29 2007-11-20 Micron Technology, Inc. Dual edge command in DRAM
FR2887741B1 (fr) * 2005-06-24 2007-07-27 Schneider Electric Ind Sas Bus de communication et tableau electrique comportant un tel bus
US7562271B2 (en) 2005-09-26 2009-07-14 Rambus Inc. Memory system topologies including a buffer device and an integrated circuit memory device
US11328764B2 (en) 2005-09-26 2022-05-10 Rambus Inc. Memory system topologies including a memory die stack
US7464225B2 (en) 2005-09-26 2008-12-09 Rambus Inc. Memory module including a plurality of integrated circuit memory devices and a plurality of buffer devices in a matrix topology
US20070189049A1 (en) * 2006-02-16 2007-08-16 Srdjan Djordjevic Semiconductor memory module
TWI685150B (zh) * 2014-12-05 2020-02-11 美商司固科技公司 高構形電連接器
US10169258B2 (en) 2015-06-09 2019-01-01 Rambus Inc. Memory system design using buffer(s) on a mother board
KR102659671B1 (ko) 2016-11-01 2024-04-22 삼성전자주식회사 크로스토크 노이즈의 감소를 위한 신호 전송 채널, 이를 포함하는 모듈 기판 및 메모리 모듈

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4656605A (en) * 1983-09-02 1987-04-07 Wang Laboratories, Inc. Single in-line memory module
US4697858A (en) * 1986-02-07 1987-10-06 National Semiconductor Corporation Active bus backplane
US4998180A (en) * 1989-05-23 1991-03-05 Clearpoint Research Corporation Bus device with closely spaced double sided daughter board
US5430859A (en) * 1991-07-26 1995-07-04 Sundisk Corporation Solid state memory system including plural memory chips and a serialized bus
US5260892A (en) * 1991-11-21 1993-11-09 Sun Microsystems, Inc. High speed electrical signal interconnect structure
US5164916A (en) * 1992-03-31 1992-11-17 Digital Equipment Corporation High-density double-sided multi-string memory module with resistor for insertion detection
US5270964A (en) * 1992-05-19 1993-12-14 Sun Microsystems, Inc. Single in-line memory module
US5495397A (en) * 1993-04-27 1996-02-27 International Business Machines Corporation Three dimensional package and architecture for high performance computer
US5530623A (en) * 1993-11-19 1996-06-25 Ncr Corporation High speed memory packaging scheme
JP2882266B2 (ja) * 1993-12-28 1999-04-12 株式会社日立製作所 信号伝送装置及び回路ブロック
KR100647189B1 (ko) * 1996-12-19 2007-08-16 텍사스 인스트루먼츠 인코포레이티드 선택가능메모리모듈및그동작방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6970369B2 (en) 2001-09-06 2005-11-29 Elpida Memory, Inc. Memory device
JP2003142646A (ja) * 2001-09-10 2003-05-16 Samsung Electronics Co Ltd メモリモジュール用印刷回路基板及びメモリモジュール
US7009863B2 (en) * 2002-01-24 2006-03-07 Micron, Technology, Inc. Memory module with integrated bus termination

Also Published As

Publication number Publication date
DE69910281D1 (de) 2003-09-18
DE69910281T2 (de) 2004-06-09
KR100538916B1 (ko) 2005-12-27
CN1147792C (zh) 2004-04-28
US6142830A (en) 2000-11-07
CN1229212A (zh) 1999-09-22
KR19990077627A (ko) 1999-10-25
EP0940850B1 (en) 2003-08-13
TW415069B (en) 2000-12-11
EP0940850A1 (en) 1999-09-08

Similar Documents

Publication Publication Date Title
JPH11317489A (ja) メモリモジュ―ル板
KR100340285B1 (ko) 복수의 인쇄회로기판이 상호 직렬 접속된 메모리 모듈
US5530623A (en) High speed memory packaging scheme
KR100332518B1 (ko) 회로 모듈
US7646212B2 (en) Memory system including a power divider on a multi module memory bus
TW577086B (en) Memory modules having integral terminating resistors and computer system boards for use with same
US6833618B2 (en) Memory system with a socket having socket pins for mounting memory modules
US6172895B1 (en) High capacity memory module with built-in-high-speed bus terminations
CA2334681A1 (en) Apparatus and method for improving computer memory speed and capacity
KR20010091918A (ko) 회로모듈
KR100315844B1 (ko) 고주파 메모리 모듈
US6449166B1 (en) High capacity memory module with higher density and improved manufacturability
JP2003108512A (ja) データバス配線方法、メモリシステム及びメモリモジュール基板
US20150301977A1 (en) Distributed Termination for Flyby Memory Buses
TW523658B (en) Memory modules having conductors at edges thereof and configured to conduct signals to and from the memory modules via the respective edges
GB2395817A (en) Electronic circuit
US6840808B2 (en) Connector for a plurality of switching assemblies with compatible interfaces
US6373715B1 (en) Orienting multiple processors on two sides of a printed circuit board
US6496380B1 (en) High capacity memory module with high electrical design margins
US6417688B1 (en) Method and apparatus for implementing a highly robust, fast, and economical five load bus topology based on bit mirroring and a well terminated transmission environment
JP2001042982A (ja) デジタル情報処理システム
JP3994300B2 (ja) ソケット及び実装基板
JP2008503802A (ja) 高速メモリモジュール
JPS60130150A (ja) Ｉｃソケツト
JP2000124565A (ja) 回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080716

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081014

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081017

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090206