JP2015534715A - デバイス構造体 - Google Patents

デバイス構造体 Download PDF

Info

Publication number
JP2015534715A
JP2015534715A JP2015527835A JP2015527835A JP2015534715A JP 2015534715 A JP2015534715 A JP 2015534715A JP 2015527835 A JP2015527835 A JP 2015527835A JP 2015527835 A JP2015527835 A JP 2015527835A JP 2015534715 A JP2015534715 A JP 2015534715A
Authority
JP
Japan
Prior art keywords
substrate
metal structure
cavity
device structure
structure according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015527835A
Other languages
English (en)
Other versions
JP6216789B2 (ja
Inventor
セバスティアン ブルンナー,
セバスティアン ブルンナー,
トーマス ファイヒティンガー,
トーマス ファイヒティンガー,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Publication of JP2015534715A publication Critical patent/JP2015534715A/ja
Application granted granted Critical
Publication of JP6216789B2 publication Critical patent/JP6216789B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/01Mounting; Supporting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/08Cooling, heating or ventilating arrangements
    • H01C1/084Cooling, heating or ventilating arrangements using self-cooling, e.g. fins, heat sinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/008Thermistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/04Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/102Varistor boundary, e.g. surface layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0204Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10106Light emitting diode [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Led Device Packages (AREA)
  • Details Of Resistors (AREA)
  • Thermistors And Varistors (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本発明は、少なくとも一つのキャビティ(5,5a,5b,5c,5d)を備えた金属構造体(3,17)を有する基板(2)を備えたデバイス構造体(1)に関する。このデバイス構造体(1)は、少なくとも部分的に前記キャビティ(5,5a,5b,5c,5d)内に配設された少なくとも一つの電子デバイス(6,6a,6b,6c)を有する。【選択図】 図6

Description

本発明は、基板と少なくとも一つの電子デバイスを備えるデバイス構造体に関する。本発明によるデバイス構造体は、例えば発光ダイオードチップを備える。
LEDチップと保護デバイスとが平坦な基板上に配設された発光ダイオードが知られている。
本発明の課題は、改善された特性を有するデバイス構造体を提供することである。
この課題は独立請求項に記載の発明によって解決される。本発明の有利な実施形態および派生実施例は、従属請求項、以下の説明および図から明らかになる。
本発明は、基板を有するデバイス構造体に関する。この基板は好ましくは基体、特に絶縁基体を備えている。好ましくはこの基板の外面には、キャビティが存在しない。
この基体は、例えばセラミック材料または有機材料を含んでよい。例えば基体は、酸化アルミニウム,窒化アルミニウム,シリコン、LTCC("low temperature cofired ceramics")タイプのセラミックのうち少なくとも一つを含むか、またはこれらの材料のうちの一つから成っている。基板は、英語で"printed circuit board"と称されるプリント回路基板として形成されていてよい。特に基板は、電子デバイスの接続のための接続面を少なくとも一つ備えてよい。この接続面は、基板の外面のメタライジング部として形成されていてよい。
例えば接続面は、はんだ付け可能である。代替または追加として、この接続面は接着可能であってよい。
基板は、金属構造体を備える。この金属構造体は、好ましくは基板の外面に配設されている。この金属構造体は、少なくとも一つのキャビティを備える。この金属構造体には折れや曲がりがない。
この金属構造体は、例えば電気めっきによって基板上に取り付けられていてよい。具体的には金属材料が電気めっきによって基板上に堆積されていてよい。例えば金属材料は銅を含んでいるか銅から成っている。この金属構造体は、好ましくは層状に形成されている。
上記のキャビティは、例えばこの金属構造体の凹部によって形成されている。この凹部は基板まで、例えば基板の基体または接続面まで達していてよい。具体的には、このキャビティは、金属構造体を完全に貫く中空部によって形成されていてよい。
好ましくは、少なくとも一つの電子デバイスが、少なくとも部分的にキャビティに配設されている。
前記少なくとも一つの電子デバイスは、好ましくはディスクリートな電子デバイスである。この電子デバイスは、例えばバリスタとして形成されている。このバリスタは、具体的にはマルチレイヤーバリスタ(MLV)とも呼ばれる多層バリスタとして実装されていてよい。例えばバリスタは、ESD保護素子として形成されている。代替として、この電子デバイスは、TVSダイオード、NTCサーミスタ素子、PTCサーミスタ素子として、または発光ダイオードとして実装されていてよい。この電子デバイスは、チップ、特に発光ダイオードチップとして実装されていてよい。
この電子デバイスは、好ましくはキャビティ内に完全に沈み込んでいる。
デバイスがキャビティ内に「完全に沈み込んで」配設されているということは、具体的には、キャビティがキャビティ内に配設される部品の高さ以上の深さを有し、これによって部品のどの領域もキャビティから突き出ないことを意味する。
上記のデバイスが完全に沈み込んでいる場合、デバイス構造体のとりわけコンパクトな構成が可能である。例えば金属構造体上に別の部品、具体的には別の電子デバイスまたは別の基板が取付けられていてよい。電子デバイスがキャビティ内で完全に沈み込んでいることにより、この別の部品を、この電子デバイスの上方で金属構造体上に配設することができる。
こうしてこの金属構造体は、特に「スタンドオフ」とも呼ばれるスペーサとしても用いられてよい。特に、基板上に取り付けられる別な素子を、この金属構造体によって基板の外面から予め決められた間隔だけ離して配設することができる。この間隔は、好ましくは一つの電子デバイスを基板とこの別の部品との間に配設できるような距離である。
好ましくはこの金属構造体は、互いに分離した少なくとも二つの部分領域(Teilbereich)を有している。
部分領域は例えば互いに間隔を置いて配設されている。特に、キャビティはこれら部分領域の間に形成されていてよい。例えばこれらの部分領域は間隙によって互いに分離されている。一実施形態において、各部分領域は、例えば丸くなった角を有する矩形状の外形を備えてよい。
好ましくはこれらの部分領域は平坦な表面を有する。
特に、これら部分領域の表面は基板の外面に対して平行に延在してよい。更に、これら部分領域の表面には凹部が無くともよい。これら部分領域の表面が平坦である場合、一つの別の部品、具体的には一つの別の電子デバイスまたは一つの基板を、これら部分領域上に特に良好に配設することができる。
一実施形態において、上記の金属構造体は、同じ高さをもつ少なくとも二つの部分領域を備えている。この場合、一つの別の部品を、これら二つの部分領域上に水平に配設することができ、こうしてこの別の部品は、特にこの別の部品に向いた基板の外面に対して傾斜していない。
例えば基板が、一つの別の基板、または一つの別の部品上に取り付けらてもよい。この金属構造体は、基板と別の基板または別の部品との接続に用いられてよい。
金属構造体は、同じ高さをもつ三つ以上の部分領域を備えてよい。例えばこの金属構造体は、同じ高さをもつ三つの部分領域を備える。更に、この金属構造体は、同じ高さをもつ上記の部分領域(複数)の隣に、別の高さを有する一つ以上の部分領域を備えてよい。こうしてこの金属構造体は、階段形状の表面を備えてよい。例えばこの金属構造体は、同じ高さをもつ二つの部分領域と、より低い高さをもつ第三の部分領域とを備える。例えばこの第三の部分領域上に、一つの別のデバイスが取り付けられていてよい。その場合、この第三の部分領域はこの別のデバイスを含めて、第一および第二の部分領域それぞれよりも低い高さを備えてよい。
一実施形態においては、この金属構造体は少なくとも一つの電気的接続部と接続されている。
例えばこの金属構造体は、基板の一つ以上の接続面と接続されている。特に、一つの接続面は導電路として形成されていてよい。代替として、または追加的に、この金属構造体は、一つ以上のビア(Vias)と接続されていてよい。ビア(Via)とは「垂直方向相互接続手段」("vertical interconnect access")のことであり、貫通接続部(Durchkontaktierung)を意味する。例えば基板はビアを一つ備え、上記の金属構造体は、このビアの上に配設されている。このビアは、例えば直接この金属構造体と接続されていてよく、あるいは一つの接続面を介してこの金属構造体と接続されていてよい。
例えば上記の金属構造体部を一つの電気的接続部と接続する場合、この金属構造体は、一つの別の部品、具体的には一つの別電子デバイスまたは一つの基板、例えばプリント回路基板との電気的接続のために用いられてよい。例えばこの金属構造体は、一つの別の部品を基板に機械的に接続するため、および電気的に接続するために用いられる。更にこの金属構造体は、スペーサおよび/または熱放散用としても機能し得る。
例えば上記の金属構造体は少なくとも二つの電気的接続部と接続されている。具体的には、この金属構造体は、第一電気的接続部と接続された第一部分領域と、第二電気的接続部と接続された第二部分領域とを備えてよい。こうしてこの金属構造体は、陰極として形成された少なくとも一つの部分領域と、陽極として形成された少なくとも一つの部分領域とを備えることが可能である。これらの部分領域は、一つの別の部品の電気的接続に用いられてよい。
一つの代替の実施形態においては、この金属構造体は、電気的接続部と接続されていない。
この場合、この金属構造体は、例えば一つの別の部品のためのスペーサおよび/または熱放散用に用いられてよい。
一実施形態においては、基板は少なくとも一つのビアを備える。このビアは熱的ビアとして実装されていてよい。熱的ビアは熱の放散を改善することができる。例えばこの熱的ビアを介して、電子デバイス、例えば発光ダイオードチップの熱を放散することができる。好ましくはこの熱的ビアは熱伝導率の良い材料を含んでいる。例えば上記の少なくとも一つのビアは、銅,銀,または銀−パラジウムを含んでいるか、またはこれらから成っている。ビアは一つの材料で完全に、または部分的に充填されていてよい。例えばビアは管状に実装されていてよい。例えばビアは基板を貫通して上面から下面まで通じていてよい。
このビアを通じて熱を金属構造体に排出することができる。発光ダイオードチップは、例えば基板の上面に配設され、ビアと熱的に接続されている。金属構造体は、例えば基板の下面に配設され、同じくビアと熱的に接続されている。これにより熱をビアを経由して金属構造体に排出することができる。代替として、または追加的に、ビアはこの金属構造体の電気的接続のために形成されていてよい。
本発明によるデバイス構造体は、複数のビアを有してよく、これら複数のビアは、熱的および/または電気的に金属構造体の部分領域と接続されていてよい。例えば一つ以上のビアが熱的にのみ第一部分領域と接続されていてよい。更なる複数のビアが電気的に第二部分領域と接続されていてよい。
一実施形態においては、この金属構造体は複数のキャビティを備える。これらのキャビティのうちの一つ以上に電子デバイスが配設されていてよい。たとえばキャビティの各々に一つの電子デバイスが配設されている。好ましくは、これらの電子デバイスはこの金属構造体において完全に沈み込んでいる。
一実施形態においては、一つのキャビティに複数の電子デバイスが配設されていてよい。好ましくはこれらの電子デバイスは、このキャビティ内に完全に沈み込んでいる。
一実施形態においては、このキャビティは少なくとも部分的に、一つの別の部品で覆われている。
この別の部品は、例えば基板および/または電子デバイスとして形成されていてよい。この別の部品は、上述のように金属構造体上に、具体的にはこの金属構造体の複数の部分領域上に配設されていてよい。この別の部品は、キャビティを完全に覆ってよい。このように電子デバイスが、デバイス構造体において基板とこの別の部品との間に置かれていてよい。
上記の金属構造体は、この別の部品を電気的に接続するために形成されていてよい。追加的に、または代替として、この金属構造体は、この別も部品を基板に固定するために形成されていてよい。具体的にはこの別の部品は、金属構造体にはんだ付けされていてよい。
以下では、実施形態例の概略的かつ寸法の正確でない図を用いて、上記に説明したものを詳細に説明する。
デバイス構造体の概略断面図である。 図1のデバイス構造体の斜視図である。 デバイス構造体の製造の方法ステップを示す概略断面図である。 デバイス構造体の製造の方法ステップを示す概略断面図である。 デバイス構造体の製造の方法ステップを示す概略断面図である。 デバイス構造体の製造の方法ステップを示す概略断面図である。 デバイス構造体の製造の方法ステップを示す概略断面図である。 デバイス構造体の製造の方法ステップを示す概略断面図である。 デバイス構造体の製造の方法ステップを示す概略断面図である。 別のデバイス構造体を概略断面図で示す。 別のデバイス構造体を概略断面図で示す。 別のデバイス構造体を概略断面図で示す。 別のデバイス構造体を概略断面図で示す。 デバイス構造体の種々の可能な構成を概略断面図で示す。 デバイス構造体の種々の可能な構成を概略断面図で示す。 デバイス構造体の種々の可能な構成を概略断面図で示す。
特に、以下の図においては、異なる実施形態で同等な機能的ないし構造的部分を、同じ参照符号で示す。
図1はデバイス構造体1の概略断面図を示す。このデバイス構造体1は基板2を備える。好ましくはこの基板2、特にこの基板の基体20は電気的絶縁材料を備える。例えば基板2はセラミック材料または有機材料を備える。
この基板2は、第一外面4に金属構造体3、特に層状の金属構造体3を備える。この金属構造体3は、例えば電解析出(galvanische Abscheidung)によって形成されている。
基板2に向いていない、この金属構造体の外面19は、この基板の第一外面4と平行に延在している。例えばこの第一外面4は、基板2の下面である。この金属構造体3は、特に、平坦な表面19を備え、基板を水平に設置すること、あるいは別の部品をこの表面19上に水平に配設することを可能にする。
例えばこの構造体3は銅を含む。更にこの金属構造体3は、はんだ付け性を改善するために、表面に薄い層、例えば金の層が設けられていてよい。この構造体は、例えば80μm〜90μm程度の高さを有してよい。ここでこの高さは好ましくは、電子デバイスが完全に金属構造体内に置かれ得るように選択されている。例えば高さは120μm程度であってもよい。この構造体3は、完全に金属で形成されていてよい。
構造体3は、複数の互いに分離された部分領域3a,3bを備える。これらの部分領域3a,3bはそれぞれ層状に形成されており、この構造体の高さに相当する高さh1を有している。例えばこれらの部分領域3a,3bは、接続パッドとして形成されている。
部分領域3a,3bの間には、電子デバイス6が配設されたキャビティ5がある。この電子デバイス6は、完全にキャビティ5に沈み込んでおり、こうしてこのデバイス6の基板2に向いていない表面は、この金属構造体3から突き出ていない。このデバイス6の高さh2は、具体的にはキャビティ5の深さtより小さい。
電子デバイス6は、ディスクリートなデバイスである。例えばこの電子デバイス6は、バリスタとして形成されている。このバリスタは、具体的にはマルチレイヤーバリスタ(MLV)とも呼ばれる多層バリスタとして実装されていてよい。例えばバリスタは、ESD保護素子として形成されている。代替としてこの電子デバイス6は、TVSダイオードとして、NTCサーミスタデバイスとして、PTCサーミスタデバイスとして、または発光ダイオードとして実装されていてもよい。この電子デバイス6は、チップ、とりわけ発光ダイオードチップとして実装されていてもよい。
この電子デバイス6は、好ましくは極薄に形成されている。具体的には、この電子デバイス6は、100μm未満の高さ、例えば80μmの高さを有してよい。これに対応して上記のキャビティは、150μm未満、例えば120μmの深さtを有してよい。このキャビティ5の深さtが上記の金属構造体3の高さに相当してよい。
図2は図1に示すデバイス構造体の斜視図である。基板2には、接続面(複数)8(図1には不図示)が設けられており、これらの接続面上に基板2の金属構造体3の部分領域3a,3bが取り付けられている。これらの接続面8は、好ましくは薄い金属層であり、特に、はんだ付け性を改善するためにに薄い金の層を有する銅を備えてよい。例えばこれらの接続面8は、20μm程度の厚さを有している。電子デバイス6も同様にこれらの接続面8上に取り付けられている。好ましくはこのデバイス6は、これらの接続面8にはんだ付けされている。
基板2には、ビア(複数)7、すなわち貫通接続部(複数)が配設されている。これらのビア7は、接続面8の電気的接続に用いられる。追加的に、これらのビア7は熱的ビアとしても実装されて、熱の放散用に用いられてよい。部分領域3a,3bは、それぞれ一つのビア7と電気的に接続されている。これにより部分領域3a,3bを別の部品の接続のために用いることができる。
ビア7は、例えば銅を含んでいる。代替としてビア8は、高い熱伝導率を有する他の材料、例えば銀や銀−パラジウムのような材料を含んでもよい。
金属構造体部3は、第三部分領域3c(図1には不図示)を備えている。例えばこの部分領域3cは、同様に電気的接続および/または熱放散用に用いるために、電気的ビアおよび/または熱的ビアと接続されていてよい。好ましくはこの部分領域3aは、電気的に接続されておらず、特にこれに接する熱的ビアと電気的に絶縁されている。例えばこの部分領域3aは熱伝導パッドとして形成されている。
例えば基板2の第一外面4の反対側にある第二外面9に、熱を発生するデバイスが配設されている。これは具体的には発光ダイオードチップ4であってよい。基板2を貫通するビアは、この熱を基板2を貫通して第三部分領域3cに排出することができる。例えばこの第二外面9は、デバイス構造体1の上面である。
第三部分領域3cは、第一、第二部分領域3a,3bと同じ高さを有している。これにより別の部品をこれら三つの部分領域3a,3b,3c上に水平に配設することができる。
図3A〜3Gは、デバイス構造体の製造の方法ステップを示す概略断面図である。
図3Gに示されている最終的なデバイス構造体は、デバイス構造体の別の例であり、種々の構成部分の個別の構造が図1および2に示されたデバイス構造体とは異なっているが、本方法は図1および2に示されたデバイス構造体および以下に示すデバイス構造体にも同様に適用できる。
図3Aに示すように基板2が準備される。基板2は好ましくは絶縁材料から成り、具体的にはこの基板2は、図1および2で説明したように形成されていてよい。
図3Bのように次の方法ステップにて、ビアを形成するために貫通孔10が、たとえばスタンピングされて(eingestanzt)基板2に設けられる。これは例えば機械的に行うことができ、具体的には針またはレーザを用いて行われる。
図3Cのように貫通孔10が金属材料で充填されて、ビア7が形成される。更に、基板1の第一、第二外面4,9上に接続面8が設けられて、ビア7と接続される。特に接続面8は、シルクスクリーン印刷法で塗布されてよい。接続面8は、例えば銅または銀を含む。この接続面は、例えば約20μmの高さを有している。
図3Dに示すように、接続面8と基板2の外面4,9の一部に電気的絶縁部11が取り付けられる。この絶縁部11は、層状に構成されている。絶縁部11は、第一ステップで、接続面8および基板2の外面4,9が完全に絶縁部11で覆われるように取り付けられてよい。次いで絶縁部11を、接続面8および/または基板2の外面4,9の部分領域が露出するようにパターニングされてよい。これらの接続面8の露出した領域は、例えば電子デバイスの接続に用いられる。
例えば第二外面9に配設された接続面8上に第一絶縁部11aが設けられる。第一絶縁部11aは、例えばガラス成分を含み、ガラスペーストとして印刷されてよい。代替としてこの第一絶縁部11aは、窒化ケイ素(Si3N4)または窒化アルミニウム(AlN)を含み、例えばプラズマ化学気相堆積法または反応性スパッタリングによって取り付けられてよい。次いで第一絶縁部11aのパターニングがエッチングマスクを用いて行われてよい。
第一外面4に配設された接続面上には、第二絶縁部11bが取り付けられる。第二絶縁部11bは、高い熱伝導率を有する材料を含む。例えば第二絶縁部11bは、窒化アルミニウムを含む。この第二絶縁部11bは、堆積されてよい。
図3Eによれば、今第一外面4上に金属パターニング部3が設けられ、特に電気メッキによって堆積される。このために例えば、セミアディティブコーティングの方法が用いられてよく、この際パターニングされたレジスト、例えばフォトレジストがシード層(Keimschicht、英語で"seed layer")上に取り付けられる。代替として銅層が取り付けられてよく、パターニングされたエッチングレジストを設け、次いでエッチング除去(subtraktiv geazt)が行われてよい。
金属構造体3は、第一および第二部分領域3a,3bを備える。第一部分領域3aは、第二絶縁部11b上に配設され、従ってビア8への電気的接続は生成されない。第二絶縁部11bの高い熱伝導率のおかげで、第一部分領域3aの上方に配設されたビア7から第一部分領域3aへ熱を排出することができる。
更に第一外面4上に露出した接続面8上に、金属構造体3の第二部分領域3bが取り付けられる。第二部分領域3bは、その上方に配設されたビア7と電気的に接続されている。第二部分領域3bは、この第二部分領域3b上に配設され得る別の部品の電気的接続に用いられる。
第二部分領域3bは、第二部分領域が電気的に接触している接続面8を部分的にのみ覆っているため、接続面8の一つの領域が露出している。接続面8のこの領域は、デバイスの接続に利用されてよい。
代替の実施形態においては、例えば複数の、またはすべての部分領域3a,3bが電気的に接続されていてよい。代替として、部分領域3a,3bのいずれも電気的に接続されていなくともよい。
これらの部分領域3a,3bは互に離間しており、従って部分領域3a,3b間にキャビティ5が形成されている。
図3Fに示すように、接続面8の露出した領域および金属構造体8の部分領域3a,3bに薄い金属層12が設けられる。この層12は、例えば薄い金の層であり、はんだ付け性の改善に用いられる。代替として層12は、ニッケル-パラジウム-金またはNi-金を含んでよい。この薄層12は、金属構造体の部分領域3a,3bの構成部分と見なしてよい。
図3Gに示すように、次に電子デバイス6、特にディスクリートな電子デバイス6がキャビティ5内に配設される。この電子デバイス6は、第二部分領域3bのすぐ隣に配設されている。この電子デバイス6は、第二部分領域3bと接続された接続面8の、第二部分領域3bによって覆われていない部分上に配設されている。この電子デバイス6は、接続面8およびこの接続面8の上に配設されたビア7と電気的に接続している。
例えば素子6は接続面8、特に接続面8の薄層12上にはんだ付けされている。代替としてデバイス6は接着されていてよく、特に導電性接着剤で接着されていてよい。このために例えば銀を含む導電性接着剤が用いられる。代替としてデバイス6は、接続面8に接合(bonden)されていてもよい。例えば素子6がサーモソニックボンディング(英語で"thermosonic bonding")、熱圧着(英語で"thermocompression bonding")またはフリップチップの金-金間超音波接合(英語で"ultrasonic flip chip gold-to-gold interconnect")を用いて接続面8と結合されていてよい。
電子デバイス6は、ここでは完全にキャビティ内5に沈み込んで戴置されており、薄層12を備えた金属構造体3から突き出ていない。
基板の第二外面9上には、一つ以上の別のデバイスが取付けられてよい。例えば一つの別のデバイス、例えば発光ダイオードチップのようなデバイスが、薄層12を備えた接続面8上に配設され、電気的に接続されてよい。第一部分領域3aは、この別のデバイスで生じた熱の除去用に用いられる。
更なる図4〜10は、デバイス構造体の実施形態例と可能な構成を示すが、これらは図1,2,および3Gに示された実施例の改変や変形であり、従って特に上記実施例との相違点に関して説明する。
図4に示すデバイス構造体では、基板2上に三つの部分領域3a,3b,3cを含む金属構造体3が配設されている。この金属構造体3は、電気的に接続されていても、または電気的に接続されていなくともよい。
第一、第二部分領域3a,3b間にキャビティ5aが形成されている。このキャビティ5aに金属構造体3の第三部分領域3cが配設されている。この第三部分領域3cは、第一、第二部分領域3a,3bよりも低い高さを有している。第一部分領域3aと第三部分領域3cとの間、および第二部分領域3bと第三部分領域3cとの間にキャビティ5b,5cが形成されている。キャビティ5b,5cはキャビティ5aの部分領域とも見なしてよい。
キャビティ5b,5c内には、それぞれ一つの電子デバイス6a,6bが配設されている。キャビティ5a,5b,5cは、保護材料13,具体的には絶縁材料で充填されている。この保護材料13は、保護コーティングとして形成されていてよい。代替として、または追加的に、これらのキャビティ5a,5b,5cは、光変換のための材料で充填されていてよい。例えば保護材料13は、光変換に用いられてよい。特にLEDによって生成される青色光が、白色光に変換されてよい。このために例えば蛍光材料が用いられる。
三つの部分領域3a,3b,3cのいずれも例えば電子デバイスの接続や熱除去用に用いられてよい。
図5に示されたデバイス構造体1では、金属構造体3は、4つの相互に分離した部分領域3a,3b,3c,3dを含む。第一、第二部分領域3a,3b間には、第一キャビティ5aがあり、そこに第一電子デバイス6aが配設されている。同様に第三、第四部分領域3c,3d間には、第二キャビティ5bがあり、そこに第二電子デバイス6bが配設されている。第一、第二電子デバイス6a,6bは、接続面8上に配設され、この接続面8を介して電気的に接続されている。金属構造体3の部分領域3a,3b,3c,3dも同じく接続面8上に配設され、接続面8と電気的に接続されている。
更に、基板2上に第三デバイス6c、特にチップ14が配設されている。チップ14は、例えば発光ダイオードチップである。このチップ14は、金属構造体3の第二、第三部分領域3b,3c間に形成される第三キャビティ5cに配設されている。このチップ14は、例えば接続面、ビアまたは配線によって電気的に接続されていてよい。
ここに示された実施例では、電子デバイス6a,6b,およびチップ14は、基板2の同一の外面9上に配設されている。この外面9は、好ましくは基板2の上面である。これより例えば第三デバイス6cが発光ダイオードチップとして形成されている場合、光を上に向かって放射することができる。電子デバイス6a,6bのキャビティ5a,5bへの沈み込みにより、発光ダイオードチップから放射された光が別の電子デバイス6a,6bによって遮られることが避けられる。
チップ14が配設されたキャビティ5cの境界である、部分領域3c,3bの側面は、好ましくは反射面である。これにより光の使用効率を改善することができる。
好ましくは金属構造体3は、大きな熱伝導率を有する。これは、作動中に発生する熱を良好に除去できるという利点がある。これによりこのデバイス構造体1は、良好に熱的に管理される。熱負荷を低減することにより、デバイス構造体1の寿命を大幅に延ばすことができる。
キャビティ5a,5b,5cは、保護材料13で充填されている。この保護材料13は、金属構造体3および電子デバイス6a,6b,6cを完全に覆っている。具体的には保護材料13は、デバイス構造体1の保護コーティングを形成する。
図6に示すデバイス構造体1は、その上に第一、第二、第三部分領域3a,3b,3cを含む金属構造体3が配設された基板2を備えている。第二部分領域3bは、第一、第三部分領域3a,3c間に配設されている。全ての部分領域3a,3b,3cは、同じ高さを有している。
金属構造体3の第一キャビティ5aには、第一デバイス6aが配設されている。この第一デバイス6aは、チップ、例えば発光ダイオードチップとして形成されていてよい。この第一デバイス6aは、ビア7を介して接続されている。ビア7は、熱的および/または電気的ビアとして形成されていてよい。第二キャビティ5bには、第二デバイス6bが配設され、接続面8を介して電気的に接続されている。
金属構造体3上には、別のデバイス15が配設されている。この別のデバイス15は、キャビティ5a,5bに配設されたデバイス6a,6bを覆っている。こうしてこれらのデバイス6a,6bは、基板2と上記の別のデバイス15との間でキャビティ5a,5b内に置かれている。
この別のデバイス15は、金属構造体3上に固定されており、例えばはんだ付けされている。こうしてこの金属構造体3は、特にこの別のデバイス15の固定に用いられる。追加的にこの金属構造体3は、この別のデバイス15の電気的接続にも用いられる。追加的に、または代替として、この別のデバイス15と基板2との間の熱伝達もこの金属構造体3によって可能にされてよい。
上記の別のデバイス15は、デバイス構造体1の第二のレベル面(Ebene)を形成している。その上にデバイス6a,6bが配設された基板2を、このデバイス構造体1の第一レベル面と見なしてよい。
図示されている構造により、デバイス6a,6bを省スペースでデバイス構造体内に設けることができるが、これは素子が上記のレベル面間に配設されたキャビティ5a,5b内に沈み込んでいるからである。
上記の別のデバイス15は、例えば基板として形成されている。具体的には、この別のデバイス15上に更に別のデバイスが取り付けられていてよい。
この別のデバイス15はチップとして形成されていてよく、具体的には発光ダイオードチップとして形成されていてよい。
図7には、三つのレベル面を備えたデバイス構造体1が示されている。第一デバイスレベル面を形成する基板2上には、第一の別のデバイス15が配設されており、その上に第二の別のデバイス16が配設されている。第一の別のデバイス15は、第二デバイスレベル面を形成し、第二の別のデバイス16は、第三デバイスレベル面を形成する。
第一の別のデバイス15は、二つの部分領域3a,3bを有する金属構造体3を介して基板2と電気的および機械的に接続されている。第二の別のデバイス16は、二つの部分領域17a,17bを有する別の金属構造体17を介して上記の第一の別のデバイス15と電気的および機械的に接続されている。これらの金属構造体3,17は、図6で説明したような構造的および機能的特徴を備えてよい。上記の別のデバイス15、26は、例えば電子デバイスとして形成されていてよい。これらの別のデバイスは、チップ、具体的には発光ダイオードチップとして形成されていてよく、または基板として形成されていてよい。特に上記の第二の別のデバイス16は、発光ダイオードチップとして形成されていてよい。
金属構造体3,17には、それぞれキャビティ5a,5bが形成されている。第一金属構造体3のキャビティ5a内には、第一電子デバイス6aが置かれており、第二金属構造体17のキャビティ5b内には、第二電子デバイス6bが置かれている。この例では、電子デバイス6a,6bは、両方とも第一の別のデバイス15に固定されている。代替として、第一デバイス6aが基板2に固定されていてよい。第二デバイス6bは、代替として第二の別のデバイス16に配設されていてよい。
図8〜10は、金属構造体3の種々の可能な構成と、デバイス構造体におけるディスクリートなデバイス6a,6bの可能な配置を示す。デバイス構造体1の前述の種々の実施形態例は、適宜変形することができる。
図8は、ディスクリートなデバイス6が金属構造体3のキャビティ5に配設されているデバイス構造体1の実施形態を示す。 このデバイス6は、キャビティ5内に完全に沈み込んでいる。
図9は、二つのディスクリートなデバイス6a,6bがキャビティ5に配設されているデバイス構造体1の実施形態を示す。これらのデバイス6a,6bは、キャビティ5内に完全に沈み込んでいる。
図10は、金属構造体3が傾斜した側面18を有するデバイス構造体1の実施形態を示す。この実施形態は、例えば熱的特性の改善をもたらす。デバイス6a,6bのうち少なくとも一つが発光ダイオードチップとして形成されている場合には、この実施形態により改善された放射特性を実現することができる。

1 デバイス構造体
2 基板
3 構造体
3a 第一部分領域
3b 第二部分領域
3c 第三部分領域
3d 第四部分領域
4 基板の第一外面
5 キャビティ
5a 第一キャビティ
5b 第二キャビティ
5c 第三キャビティ
6 電子デバイス
6a 第一電子デバイス
6b 第二電子デバイス
6c 第三電子デバイス
7 ビア
8 接続面
9 基板の第二外面
10 貫通孔
11 絶縁部
11a 第一絶縁部
11b 第二絶縁部
12 薄層
13 保護材料
14 チップ
15 別のデバイス
16 第二の別のデバイス
17 別の構造体
17a,17b 別の構造体の部分領域
18 側面
19 表面
20 基体
t キャビティの深さ
1 部分領域の高さ
2 電子デバイスの高さ

Claims (16)

  1. 少なくとも一つのキャビティ(5,5a,5b,5c,5d)を備える金属構造体(3,17)を有する基板(2)と、少なくとも部分的に前記キャビティ(5,5a,5b,5c,5d)に配設されている少なくとも一つの電子デバイス(6,6a,6b,6c)と、を備えることを特徴とするデバイス構造体。
  2. 前記電子デバイス(6,6a,6b,6c)が完全に前記キャビティ(5,5a,5b,5c,5d)内に沈み込んでいることを特徴とする、請求項1に記載のデバイス構造体。
  3. 前記金属構造体(3,17)が少なくとも二つの互いに分離された部分領域(3a,3b,3c,3d)を備えることを特徴とする、請求項1または2に記載のデバイス構造体。
  4. 前記部分領域(3a,3b,3c,3d)が平坦な表面(19)を備えることを特徴とする、請求項3に記載のデバイス構造体。
  5. 前記少なくとも一つの電子デバイス(6,6a,6b,6c)が、サーミスタ素子、バリスタ素子、TVSダイオード、または発光ダイオードとして形成されていることを特徴とする、請求項1乃至4のいずれか一項に記載のデバイス構造体。
  6. 前記少なくとも一つの電子デバイス(6,6a,6b,6c)が、チップ(14)として形成されていることを特徴とする、請求項1乃至5のいずれか一項に記載のデバイス構造体。
  7. 前記金属構造体(3,17)が少なくともひとつ電気的接続部と接続されていることを特徴とする、請求項1乃至6のいずれか一項に記載のデバイス構造体。
  8. 前記金属構造体(3,17)が電気的接続部と接続されていないことを特徴とする、請求項1乃至6のいずれか一項に記載のデバイス構造体。
  9. 前記金属構造体(3,17)が、前記基板を貫通する少なくとも一つのビア(7)と接続されていることを特徴とする、請求項1乃至8のいずれか一項に記載のデバイス構造体。
  10. 前記金属構造体(3,17)が複数のキャビティ(5,5a,5b,5c,5d)を備え、各キャビティ(5,5a,5b,5c,5d)に少なくとも一つの電子デバイス(6,6a,6b,6c)が配設されていることを特徴とする、請求項1乃至9のいずれか一項に記載のデバイス構造体。
  11. 一つのキャビティ(5,5a,5b,5c,5d)に複数の電子デバイス(6,6a,6b,6c)が配設されていることを特徴とする、請求項1乃至10のいずれか一項に記載のデバイス構造体。
  12. キャビティ(5,5a,5b,5c,5d)が少なくとも部分的に、別のデバイス(15,16)に覆われることを特徴とする、請求項1乃至11のいずれか一項に記載のデバイス構造体。
  13. 前記別のデバイス(15,16)は、別の電子デバイスおよび/または別の基板として形成されていることを特徴とする、請求項12に記載のデバイス構造体。
  14. 前記金属構造体(3,17)が、前記別のデバイス(15,16)を電気的に接続するように形成されていることを特徴とする、請求項12または13に記載のデバイス構造体。
  15. 前記金属構造体(3,17)が、前記別のデバイス(15,16)を前記基板(2)に固定するように形成されていることを特徴とする、請求項12乃至14のいずれか一項に記載のデバイス構造体。
  16. 前記基板(2)が、セラミック材料または有機材料を含む絶縁性の基体を備えることを特徴とする、請求項1乃至15のいずれか一項に記載のデバイス構造体。
JP2015527835A 2012-08-21 2013-08-02 デバイス構造体 Active JP6216789B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102012107668.5 2012-08-21
DE102012107668.5A DE102012107668A1 (de) 2012-08-21 2012-08-21 Bauelementanordnung
PCT/EP2013/066326 WO2014029602A1 (de) 2012-08-21 2013-08-02 Elektrische bauelementanordnung

Publications (2)

Publication Number Publication Date
JP2015534715A true JP2015534715A (ja) 2015-12-03
JP6216789B2 JP6216789B2 (ja) 2017-10-18

Family

ID=48916062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015527835A Active JP6216789B2 (ja) 2012-08-21 2013-08-02 デバイス構造体

Country Status (7)

Country Link
US (1) US10278285B2 (ja)
EP (1) EP2888745B1 (ja)
JP (1) JP6216789B2 (ja)
KR (1) KR20150046235A (ja)
CN (1) CN104541335B (ja)
DE (1) DE102012107668A1 (ja)
WO (1) WO2014029602A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021527322A (ja) * 2018-06-06 2021-10-11 エイブイエックス コーポレイション 高周波および高電力薄膜部品

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012102021A1 (de) * 2012-03-09 2013-09-12 Epcos Ag Mikromechanisches Messelement und Verfahren zur Herstellung eines mikromechanischen Messelements
DE102013114006A1 (de) * 2013-12-13 2015-06-18 Endress + Hauser Conducta Gesellschaft für Mess- und Regeltechnik mbH + Co. KG Leiterplatte
DE102015111307A1 (de) * 2015-07-13 2017-01-19 Epcos Ag Bauelement mit verbesserter Wärmeableitung
US10061363B2 (en) * 2015-09-04 2018-08-28 Apple Inc. Combination parallel path heatsink and EMI shield
DE102016100585A1 (de) 2016-01-14 2017-07-20 Epcos Ag Bauelementsubstrat mit Schutzfunktion und Verfahren zur Herstellung
US10561011B1 (en) 2018-08-24 2020-02-11 Loon Llc Combined heat sink and photon harvestor

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57138392U (ja) * 1981-02-23 1982-08-30
JPS60200596A (ja) * 1984-03-23 1985-10-11 富士通株式会社 印刷配線板の接続方法
JPH04111460A (ja) * 1990-08-31 1992-04-13 Sanyo Electric Co Ltd 混成集積回路装置
JPH06260736A (ja) * 1993-03-08 1994-09-16 Nippon Cement Co Ltd Icモジュ−ルの組立体及びicモジュ−ルの取付け方法
JP2000156436A (ja) * 1998-06-22 2000-06-06 Motorola Inc 半導体素子および半導体チップのパッケ―ジ方法
WO2001048821A1 (en) * 1999-12-27 2001-07-05 Mitsubishi Denki Kabushiki Kaisha Integrated circuit
JP2003124595A (ja) * 2001-10-11 2003-04-25 Alps Electric Co Ltd 電子回路ユニット
WO2006035528A1 (ja) * 2004-09-29 2006-04-06 Murata Manufacturing Co., Ltd. スタックモジュール及びその製造方法
JP2008130934A (ja) * 2006-11-22 2008-06-05 Shinko Electric Ind Co Ltd 電子部品および電子部品の製造方法
JP2011009399A (ja) * 2009-06-25 2011-01-13 Kyocera Corp 配線基板
US20110057273A1 (en) * 2009-09-04 2011-03-10 Analog Devices, Inc. System with Recessed Sensing or Processing Elements

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142627A (ja) * 1993-11-18 1995-06-02 Fujitsu Ltd 半導体装置及びその製造方法
JPH09162320A (ja) * 1995-12-08 1997-06-20 Shinko Electric Ind Co Ltd 半導体パッケージおよび半導体装置
US6214525B1 (en) * 1996-09-06 2001-04-10 International Business Machines Corp. Printed circuit board with circuitized cavity and methods of producing same
JPH10163400A (ja) * 1996-11-28 1998-06-19 Nitto Denko Corp 半導体装置及びそれに用いる2層リードフレーム
US6064116A (en) * 1997-06-06 2000-05-16 Micron Technology, Inc. Device for electrically or thermally coupling to the backsides of integrated circuit dice in chip-on-board applications
DE19746893B4 (de) 1997-10-23 2005-09-01 Siemens Ag Optoelektronisches Bauelement mit Wärmesenke im Sockelteil und Verfahren zur Herstellung
US6111324A (en) * 1998-02-05 2000-08-29 Asat, Limited Integrated carrier ring/stiffener and method for manufacturing a flexible integrated circuit package
JP3838331B2 (ja) * 1999-05-14 2006-10-25 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP3502014B2 (ja) * 2000-05-26 2004-03-02 シャープ株式会社 半導体装置および液晶モジュール
US6614103B1 (en) * 2000-09-01 2003-09-02 General Electric Company Plastic packaging of LED arrays
JP3492348B2 (ja) * 2001-12-26 2004-02-03 新光電気工業株式会社 半導体装置用パッケージの製造方法
DE10353139B4 (de) * 2003-11-14 2008-12-04 Fachhochschule Stralsund Stapelbares modulares Gehäusesystem und ein Verfahren zu dessen Herstellung
DE102004031685A1 (de) * 2004-06-30 2006-01-19 Osram Opto Semiconductors Gmbh Gehäuse für ein optoelektronisches Bauelement und optoelektronisches Bauelement
US8186048B2 (en) * 2007-06-27 2012-05-29 Rf Micro Devices, Inc. Conformal shielding process using process gases
DE202006020926U1 (de) * 2005-10-27 2011-02-10 Kromberg & Schubert Gmbh & Co. Kg Leuchte
JP5082321B2 (ja) * 2006-07-28 2012-11-28 大日本印刷株式会社 多層プリント配線板及びその製造方法
US8058098B2 (en) 2007-03-12 2011-11-15 Infineon Technologies Ag Method and apparatus for fabricating a plurality of semiconductor devices
CN201104378Y (zh) 2007-04-04 2008-08-20 华为技术有限公司 屏蔽和散热装置
CN101296566B (zh) * 2007-04-29 2011-06-22 鸿富锦精密工业(深圳)有限公司 电气元件载板及其制造方法
US8324723B2 (en) * 2008-03-25 2012-12-04 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base heat spreader and dual-angle cavity in bump
KR101486420B1 (ko) * 2008-07-25 2015-01-26 삼성전자주식회사 칩 패키지, 이를 이용한 적층형 패키지 및 그 제조 방법
US8018032B2 (en) 2008-12-31 2011-09-13 Unimicron Technology Corp. Silicon substrate and chip package structure with silicon base having stepped recess for accommodating chip
DE102010012042A1 (de) * 2010-03-19 2011-09-22 Epcos Ag Bauelement mit einem Chip in einem Hohlraum und einer spannungsreduzierten Befestigung
DE102012101560B4 (de) 2011-10-27 2016-02-04 Epcos Ag Leuchtdiodenvorrichtung
US8803185B2 (en) * 2012-02-21 2014-08-12 Peiching Ling Light emitting diode package and method of fabricating the same
US9564387B2 (en) * 2014-08-28 2017-02-07 UTAC Headquarters Pte. Ltd. Semiconductor package having routing traces therein

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57138392U (ja) * 1981-02-23 1982-08-30
JPS60200596A (ja) * 1984-03-23 1985-10-11 富士通株式会社 印刷配線板の接続方法
JPH04111460A (ja) * 1990-08-31 1992-04-13 Sanyo Electric Co Ltd 混成集積回路装置
JPH06260736A (ja) * 1993-03-08 1994-09-16 Nippon Cement Co Ltd Icモジュ−ルの組立体及びicモジュ−ルの取付け方法
JP2000156436A (ja) * 1998-06-22 2000-06-06 Motorola Inc 半導体素子および半導体チップのパッケ―ジ方法
WO2001048821A1 (en) * 1999-12-27 2001-07-05 Mitsubishi Denki Kabushiki Kaisha Integrated circuit
JP2003124595A (ja) * 2001-10-11 2003-04-25 Alps Electric Co Ltd 電子回路ユニット
WO2006035528A1 (ja) * 2004-09-29 2006-04-06 Murata Manufacturing Co., Ltd. スタックモジュール及びその製造方法
JP2008130934A (ja) * 2006-11-22 2008-06-05 Shinko Electric Ind Co Ltd 電子部品および電子部品の製造方法
JP2011009399A (ja) * 2009-06-25 2011-01-13 Kyocera Corp 配線基板
US20110057273A1 (en) * 2009-09-04 2011-03-10 Analog Devices, Inc. System with Recessed Sensing or Processing Elements

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021527322A (ja) * 2018-06-06 2021-10-11 エイブイエックス コーポレイション 高周波および高電力薄膜部品
JP7386184B2 (ja) 2018-06-06 2023-11-24 キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション 高周波および高電力薄膜部品

Also Published As

Publication number Publication date
CN104541335A (zh) 2015-04-22
US20150245481A1 (en) 2015-08-27
EP2888745B1 (de) 2020-01-15
US10278285B2 (en) 2019-04-30
KR20150046235A (ko) 2015-04-29
CN104541335B (zh) 2018-09-11
EP2888745A1 (de) 2015-07-01
DE102012107668A1 (de) 2014-03-20
JP6216789B2 (ja) 2017-10-18
WO2014029602A1 (de) 2014-02-27

Similar Documents

Publication Publication Date Title
JP6216789B2 (ja) デバイス構造体
US9812621B2 (en) Semiconductor device and fabrication method for same
US7863639B2 (en) Light-emitting diode lamp with low thermal resistance
KR101360732B1 (ko) 발광 다이오드 패키지
EP2299503A2 (en) Light-emitting device package and method of manufacturing the same
KR102037866B1 (ko) 전자장치
JP2009048915A (ja) Ledランプおよびledランプモジュール
JP2014086630A (ja) 発光素子搭載用部品および発光装置
JP6736260B2 (ja) 半導体発光装置
US20100213810A1 (en) Light emitting device package
US8841172B2 (en) Method for forming package substrate
JP6642552B2 (ja) 発光装置
JP2004228413A (ja) 発光素子収納用パッケージおよび発光装置
JP2012109352A (ja) 半導体発光装置及び半導体発光装置の製造方法
JP2005191203A (ja) 発光素子収納用パッケージおよび発光装置
US8461614B2 (en) Packaging substrate device, method for making the packaging substrate device, and packaged light emitting device
JP2006073699A (ja) 発光素子収納用パッケージ
JP6626735B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP4831958B2 (ja) 表面実装型led
JP2013219071A (ja) 発光素子搭載用部品および発光装置
KR101363980B1 (ko) 광 모듈 및 그 제조 방법
JP2010283063A (ja) 発光装置および発光モジュール
JP2012195464A (ja) セラミック多層基板及びその製造方法
WO2023032757A1 (ja) 配線基板および電子装置
JP2015050313A (ja) 配線基板および電子装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161116

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170214

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170925

R150 Certificate of patent or registration of utility model

Ref document number: 6216789

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250