JP6736260B2 - 半導体発光装置 - Google Patents

半導体発光装置 Download PDF

Info

Publication number
JP6736260B2
JP6736260B2 JP2015098443A JP2015098443A JP6736260B2 JP 6736260 B2 JP6736260 B2 JP 6736260B2 JP 2015098443 A JP2015098443 A JP 2015098443A JP 2015098443 A JP2015098443 A JP 2015098443A JP 6736260 B2 JP6736260 B2 JP 6736260B2
Authority
JP
Japan
Prior art keywords
led chip
control element
recess
emitting device
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015098443A
Other languages
English (en)
Other versions
JP2016213417A (ja
Inventor
勇 西村
勇 西村
保博 不破
保博 不破
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2015098443A priority Critical patent/JP6736260B2/ja
Priority to US15/139,006 priority patent/US9660150B2/en
Publication of JP2016213417A publication Critical patent/JP2016213417A/ja
Application granted granted Critical
Publication of JP6736260B2 publication Critical patent/JP6736260B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Description

本発明は、半導体発光装置に関する。
光源としてＬＥＤチップを備えた半導体発光装置が広く用いられている。特許文献１には、従来の半導体発光装置の一例が開示されている。同文献に開示された半導体発光装置は、ＬＥＤチップと、このＬＥＤチップの発光を制御するための制御素子とを備えている。ＬＥＤチップおよび制御素子は、同一の基板に互いに離間して実装されている。
半導体発光装置は、電子機器などの発光デバイスとして用いられることが一般的である。電子機器の小型化や高密度実装化に応えるために、半導体発光装置には小型化の要請が強い。しかしながら、ＬＥＤチップと制御素子とを離間して配置する構成においては、半導体発光装置の小型化が困難である。
特開２０１４−５９９８１号公報
本発明は、上記した事情のもとで考え出されたものであって、小型化を図ることが可能な半導体発光装置を提供することをその課題とする。
本発明によって提供される半導体発光装置は、厚さ方向において互いに反対側を向く主面および裏面を有し、半導体材料よりなる基板と、前記基板に配置されたＬＥＤチップと、前記ＬＥＤチップの発光制御を行う制御素子と、前記ＬＥＤチップおよび前記制御素子に導通する導電層と、前記導電層の少なくとも一部と前記基板との間に介在する絶縁層と、を備え、前記基板には、前記主面から凹み、且つ前記ＬＥＤチップが配置されたＬＥＤチップ配置用凹部が形成されており、前記制御素子は、前記厚さ方向において前記ＬＥＤチップと前記裏面との間に配置されていることを特徴としている。
本発明の好ましい実施の形態においては、前記厚さ方向視において、前記ＬＥＤチップと前記制御素子とは、重なっている。
本発明の好ましい実施の形態においては、前記ＬＥＤチップ配置用凹部は、前記厚さ方向において前記主面と同じ側を向くＬＥＤチップ配置用凹部底面を有しており、前記ＬＥＤチップは、前記ＬＥＤチップ配置用凹部底面に配置されている。
本発明の好ましい実施の形態においては、前記ＬＥＤチップ配置用凹部底面は、前記厚さ方向に直交する面である。
本発明の好ましい実施の形態においては、前記ＬＥＤチップ配置用凹部は、前記ＬＥＤチップ配置用凹部底面から起立するＬＥＤチップ配置用凹部側面を有する。
本発明の好ましい実施の形態においては、前記ＬＥＤチップ配置用凹部側面は、前記厚さ方向に対して傾斜している。
本発明の好ましい実施の形態においては、前記ＬＥＤチップ配置用凹部側面は、前記主面に繋がっている。
本発明の好ましい実施の形態においては、前記基板は、前記ＬＥＤチップ配置用凹部底面から凹み、且つ前記制御素子が配置された主面側制御素子配置用凹部を有する。
本発明の好ましい実施の形態においては、前記主面側制御素子配置用凹部は、前記厚さ方向において前記主面と同じ側を向く主面側制御素子配置用凹部底面を有しており、前記制御素子は、前記主面側制御素子配置用凹部底面に配置されている。
本発明の好ましい実施の形態においては、前記主面側制御素子配置用凹部底面は、前記厚さ方向に直交する面である。
本発明の好ましい実施の形態においては、前記主面側制御素子配置用凹部は、前記主面側制御素子配置用凹部底面から起立し、且つ前記ＬＥＤチップ配置用凹部底面に繋がる主面側制御素子配置用凹部側面を有する。
本発明の好ましい実施の形態においては、前記主面側制御素子配置用凹部側面は、前記厚さ方向に対して傾斜している。
本発明の好ましい実施の形態においては、前記基板は、前記主面側制御素子配置用凹部から前記裏面に貫通する基板貫通孔を有する。
本発明の好ましい実施の形態においては、前記導電層は、前記主面側制御素子配置用凹部に形成された主面側制御素子配置用凹部導電部と、前記裏面に形成された裏面導電部と、前記基板貫通孔に形成され且つ前記主面側制御素子配置用凹部導電部と前記裏面導電部とを繋ぐ基板貫通孔導電部と、を有する。
本発明の好ましい実施の形態においては、前記裏面に配置され、且つ前記裏面導電部に導通する裏面電極パッドを有する。
本発明の好ましい実施の形態においては、前記基板は、前記裏面から凹み、且つ前記制御素子が配置された裏面側制御素子配置用凹部を有する。
本発明の好ましい実施の形態においては、前記裏面側制御素子配置用凹部は、前記厚さ方向において前記裏面と同じ側を向く裏面側制御素子配置用凹部底面を有しており、前記制御素子は、前記裏面側制御素子配置用凹部底面に配置されている。
本発明の好ましい実施の形態においては、前記裏面側制御素子配置用凹部底面は、前記厚さ方向に直交する面である。
本発明の好ましい実施の形態においては、前記裏面側制御素子配置用凹部は、前記裏面側制御素子配置用凹部底面から起立し、且つ前記裏面に繋がる裏面側制御素子配置用凹部側面を有する。
本発明の好ましい実施の形態においては、前記裏面側制御素子配置用凹部側面は、前記厚さ方向に対して傾斜している。
本発明の好ましい実施の形態においては、前記絶縁層は、前記ＬＥＤチップ配置用凹部底面に形成されたＬＥＤチップ配置用凹部絶縁部を有する。
本発明の好ましい実施の形態においては、前記ＬＥＤチップ配置用凹部絶縁部の少なくとも一部が、前記裏面側制御素子配置用凹部底面を構成している。
本発明の好ましい実施の形態においては、前記絶縁層の前記ＬＥＤチップ配置用凹部底面部は、前記ＬＥＤチップ配置用凹部から前記裏面側制御素子配置用凹部に貫通する絶縁層貫通孔を有する。
本発明の好ましい実施の形態においては、前記導電層は、前記ＬＥＤチップ配置用凹部に形成されたＬＥＤチップ配置用凹部導電部と、前記裏面に形成された裏面導電部と、前記裏面側制御素子配置用凹部に形成され且つ前記裏面導電部に繋がる裏面側制御素子配置用凹部導電部と、前記貫通孔に形成され且つ前記ＬＥＤチップ配置用凹部導電部と前記裏面側制御素子配置用凹部導電部とを繋ぐ絶縁層貫通孔導電部と、を有する。
本発明の好ましい実施の形態においては、前記裏面に配置され、且つ前記裏面導電部に導通する裏面電極パッドを有する。
本発明の好ましい実施の形態においては、前記ＬＥＤチップ配置用凹部側面に形成された反射層を備える。
本発明の好ましい実施の形態においては、前記反射層は、金属からなる。
本発明の好ましい実施の形態においては、前記反射層は、少なくとも最表層を構成するＡｇ層を有する。
本発明の好ましい実施の形態においては、前記反射層は、前記基板と前記Ａｇ層との間に介在し、且つ前記導電層と同一の層構成とされたベース層を有する。
本発明の好ましい実施の形態においては、前記反射層は、前記ＬＥＤチップ配置用凹部側面に直接形成されている。
本発明の好ましい実施の形態においては、前記ＬＥＤチップ配置用凹部に充填され、且つ前記ＬＥＤチップを覆う封止樹脂を備える。
本発明の好ましい実施の形態においては、前記封止樹脂は、透明な樹脂材料と、この樹脂材料に混入され且つ前記ＬＥＤチップからの光によって励起されることにより異なる波長の光を発する蛍光材料と、を含む。
本発明の好ましい実施の形態においては、前記封止樹脂を覆うレンズ部材を備える。
本発明の好ましい実施の形態においては、前記ＬＥＤチップは、フリップチップタイプである。
本発明によれば、前記制御素子が、前記基板の厚さ方向において前記ＬＥＤチップと前記裏面との間に配置される。このため、前記ＬＥＤチップと前記制御素子とを平面視において互いに離間するように配置する必要がない。したがって、前記半導体発光装置の小型化を図ることができる。
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
本発明の第１実施形態に基づく半導体発光装置を示す要部平面図である。 図１のＩＩ−ＩＩ線に沿う断面図である。 図１の半導体発光装置を示す要部拡大断面図である。 図１の半導体発光装置を示す要部拡大断面図である。 図１の半導体発光装置の製造方法の一例を示す断面図である。 図１の半導体発光装置の製造方法の一例を示す断面図である。 図１の半導体発光装置の製造方法の一例を示す断面図である。 図１の半導体発光装置の製造方法の一例を示す断面図である。 図１の半導体発光装置の製造方法の一例を示す要部拡大断面図である。 図１の半導体発光装置の製造方法の一例を示す断面図である。 図１の半導体発光装置の製造方法の一例を示す断面図である。 図１の半導体発光装置の製造方法の一例を示す断面図である。 図１の半導体発光装置の製造方法の一例を示す断面図である。 図１の半導体発光装置の製造方法の一例を示す要部拡大断面図である。 図１の半導体発光装置の製造方法の一例を示す断面図である。 図１の半導体発光装置の製造方法の一例を示す断面図である。 図１の半導体発光装置の製造方法の一例を示す断面図である。 本発明の第２実施形態に基づく半導体発光装置を示す要部平面図である。 図１８のＸＩＸ−ＸＩＸ線に沿う断面図である。 図１８の半導体発光装置を示す要部拡大断面図である。 図１８の半導体発光装置を示す要部拡大断面図である。 図１８の半導体発光装置の製造方法の一例を示す断面図である。 図１の半導体発光装置の製造方法の一例を示す断面図である。 図１の半導体発光装置の製造方法の一例を示す要部拡大断面図である。 図１の半導体発光装置の製造方法の一例を示す要部拡大断面図である。 図１の半導体発光装置の製造方法の一例を示す要部拡大断面図である。 図１の半導体発光装置の製造方法の一例を示す要部拡大断面図である。 本発明の第２実施形態に基づく半導体発光装置の変形例を示す要部平面図である。 本発明の第３実施形態に基づく半導体発光装置を示す断面図である。 図２９の半導体発光装置を示す要部拡大断面図である。
以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。
図１〜図４は、本発明の第１実施形態に基づく電子装置を示している。本実施形態の半導体発光装置Ａ１は、基板１、絶縁層２、導電層３、反射層４、ＬＥＤチップ５１、制御素子５２、封止樹脂６、レンズ部材７、裏面電極パッド８１および裏面絶縁膜８２を備えている。図１は、半導体発光装置Ａ１を示す要部平面図であり、理解の便宜上、絶縁層２、導電層３、反射層４、封止樹脂６およびレンズ部材７を省略している。図２は、図１のＩＩ−ＩＩ線に沿う断面図である。図３および図４は、半導体発光装置Ａ１を示す要部拡大断面図である。
基板１は、半導体材料の単結晶よりなる。本実施形態においては、基板１は、Ｓｉ単結晶からなる。基板１の材質は、Ｓｉに限定されず、たとえば、ＳｉＣであってもよい。基板１の厚さは、たとえば、３００〜１０００μｍである。基板１には、ＬＥＤチップ５１および制御素子５２が配置されている。
基板１は、主面１１１と、裏面１１２と、を有する。
主面１１１は、厚さ方向の一方を向く。主面１１１は平坦である。主面１１１は厚さ方向に直交する。主面１１１は、（１００）面、あるいは、（１１０）面である。本実施形態では、主面１１１は、（１００）面である。
裏面１１２は、厚さ方向の他方を向く。すなわち、裏面１１２および主面１１１は互いに反対側を向く。裏面１１２は平坦である。裏面１１２は厚さ方向に直交する。
基板１には、ＬＥＤチップ配置用凹部１２、主面側制御素子配置用凹部１３および２つの基板貫通孔１５が形成されている。
ＬＥＤチップ配置用凹部１２は、主面１１１から凹んでいる。ＬＥＤチップ配置用凹部１２には、ＬＥＤチップ５１が配置されている。ＬＥＤチップ配置用凹部１２の深さ（主面１１１と後述の主面側制御素子配置用凹部底面１３１との、厚さ方向における離間寸法）は、たとえば、２００〜５００μｍである。ＬＥＤチップ配置用凹部１２は、厚さ方向視において矩形状である。ＬＥＤチップ配置用凹部１２の形状は、主面１１１として（１００）面を採用したことに依存している。
ＬＥＤチップ配置用凹部１２は、ＬＥＤチップ配置用凹部底面１２１およびＬＥＤチップ配置用凹部側面１２２を有している。
ＬＥＤチップ配置用凹部底面１２１は、基板１の厚さ方向において主面１１１と同じ側を向く。ＬＥＤチップ配置用凹部底面１２１は、厚さ方向視矩形環状であり、平坦面である。ＬＥＤチップ配置用凹部底面１２１は、ＬＥＤチップ配置用凹部底面１２１には、ＬＥＤチップ５１が配置されている。厚さ方向に直交する面である。
ＬＥＤチップ配置用凹部側面１２２は、ＬＥＤチップ配置用凹部底面１２１から起立する。ＬＥＤチップ配置用凹部側面１２２は、主面１１１につながっている。ＬＥＤチップ配置用凹部側面１２２は、厚さ方向に対し傾斜している。厚さ方向に直交する平面に対するＬＥＤチップ配置用凹部側面１２２の角度は、５５度である。これは、主面１１１として（１００）面を採用したことに由来している。ＬＥＤチップ配置用凹部側面１２２は、４つの平坦面を有している。
主面側制御素子配置用凹部１３は、ＬＥＤチップ配置用凹部１２のＬＥＤチップ配置用凹部底面１２１から凹んでいる。主面側制御素子配置用凹部１３には、制御素子５２が配置されている。主面側制御素子配置用凹部１３の深さ（ＬＥＤチップ配置用凹部底面１２１と後述の主面側制御素子配置用凹部底面１３１との、厚さ方向における離間寸法）は、たとえば、５０〜３００μｍである。主面側制御素子配置用凹部１３は、厚さ方向視において矩形状である。主面側制御素子配置用凹部１３の形状は、主面１１１として（１００）面を採用したことに依存している。
主面側制御素子配置用凹部１３は、主面側制御素子配置用凹部底面１３１および主面側制御素子配置用凹部側面１３２を有している。
主面側制御素子配置用凹部底面１３１は、基板１の厚さ方向において主面１１１と同じ側を向く。主面側制御素子配置用凹部底面１３１は、厚さ方向視において矩形状である。主面側制御素子配置用凹部底面１３１には、制御素子５２が配置されている。主面側制御素子配置用凹部底面１３１は、厚さ方向に直交する面である。
主面側制御素子配置用凹部側面１３２は、主面側制御素子配置用凹部底面１３１から起立する。主面側制御素子配置用凹部側面１３２は、主面側制御素子配置用凹部底面１３１につながっている。また、主面側制御素子配置用凹部側面１３２は、ＬＥＤチップ配置用凹部底面１２１につながっている。主面側制御素子配置用凹部側面１３２は、厚さ方向に対し傾斜している。厚さ方向に直交する平面に対する主面側制御素子配置用凹部側面１３２の角度は、５５度である。これは、主面１１１として（１００）面を採用したことに由来している。主面側制御素子配置用凹部側面１３２は、４つの平坦面を有している。
基板貫通孔１５は、基板１における一部分を主面側制御素子配置用凹部底面１３１から裏面１１２へと貫通する。本実施形態では、基板貫通孔１５の個数は、複数（２つ）である。基板貫通孔１５の深さは、たとえば、１０〜５０μｍである。基板１の厚さ方向視における基板貫通孔１５の最大開口寸法は、たとえば、１０〜５０μｍである。基板１の厚さ方向視における基板貫通孔１５の最大開口寸法に対する、基板貫通孔１５の深さの比は、０．２〜５である。本実施形態では、基板貫通孔１５は、厚さ方向視において、矩形状である。より好ましくは、基板貫通孔１５は、厚さ方向視において正方形である。基板貫通孔１５は、厚さ方向において主面１１１側から裏面１１２側に向かうほど断面寸法が大である。
基板貫通孔１５の内面は、基板１の厚さ方向に対して傾斜している。基板貫通孔１５の内面は、４つの平坦面を有している。厚さ方向に直交する平面に対する基板貫通孔１５の内面の角度は、５５度である。これは、主面１１１として（１００）面を採用したことに由来している。
絶縁層２は、導電層３と基板１との間に介在している。絶縁層２の厚さは、たとえば０．１〜１．０μｍ程度である。絶縁層２は、たとえば、ＳｉＯ2あるいはＳｉＮよりなる。
絶縁層２は、ＬＥＤチップ配置用凹部絶縁部２１、主面側制御素子配置用凹部絶縁部２２、主面絶縁部２４、裏面絶縁部２５および貫通孔絶縁部２６を有する。
ＬＥＤチップ配置用凹部絶縁部２１は、基板１のＬＥＤチップ配置用凹部１２に形成されている。本実施形態では、ＬＥＤチップ配置用凹部絶縁部２１は、ＬＥＤチップ配置用凹部底面１２１およびＬＥＤチップ配置用凹部側面１２２のすべてに形成されている。ＬＥＤチップ配置用凹部絶縁部２１は、たとえば熱酸化によって形成されている。ＬＥＤチップ配置用凹部絶縁部２１は、たとえば、ＳｉＯ2よりなる。
主面側制御素子配置用凹部絶縁部２２は、基板１の主面側制御素子配置用凹部１３に形成されている。本実施形態では、主面側制御素子配置用凹部絶縁部２２は、主面側制御素子配置用凹部底面１３１および主面側制御素子配置用凹部側面１３２のすべてに形成されている。主面側制御素子配置用凹部絶縁部２２は、たとえば熱酸化によって形成されている。ＬＥＤチップ配置用凹部絶縁部２１は、たとえば、ＳｉＯ2よりなる。
図４に示すように、主面側制御素子配置用凹部絶縁部２２には、絶縁層貫通孔２２１が形成されている。絶縁層貫通孔２２１は、主面側制御素子配置用凹部絶縁部２２を厚さ方向に貫通している。また、絶縁層貫通孔２２１は、厚さ方向視において基板貫通孔１５内に位置している。絶縁層貫通孔２２１は、厚さ方向において断面形状が一定である。
貫通孔絶縁部２６は、基板貫通孔１５の内面および絶縁層貫通孔２２１の内面に形成されている。貫通孔絶縁部２６は、たとえばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によって形成されている。貫通孔絶縁部２６は、たとえば、ＳｉＯ2またはＳｉＮよりなる。ただし、貫通孔絶縁部２６は、基板貫通孔１５を塞いでいない。
主面絶縁部２４は、基板１の主面１１１に形成されている。主面絶縁部２４は、熱酸化によって形成されている。主面絶縁部２４は、たとえば、ＳｉＯ2よりなる。本実施形態においては、主面絶縁部２４は、主面１１１のすべてを覆っている。
裏面絶縁部２５は、基板１の裏面１１２に形成されている。裏面絶縁部２５は、熱酸化あるいはＣＶＤによって形成されている。裏面絶縁部２５は、たとえば、ＳｉＯ2よりなる。本実施形態においては、裏面絶縁部２５は、裏面１１２のすべてを覆っている。
導電層３は、ＬＥＤチップ５１および制御素子５２に導通する。導電層３は、ＬＥＤチップ５１および制御素子５２に入出力する電流経路を構成するためのものである。
図３および図４に示すように、導電層３は、下地層３００、シード層３０１およびメッキ層３０２を含む。
下地層３００は、基板１に導電層３を密着させるための層である。下地層３００は、たとえばスパッタリングによって形成される。下地層３００は、たとえばＴｉからなる。下地層３００の厚さは、たとえば０．０５μｍ〜０．３μｍである。シード層３０１は、所望のメッキ層３０２を形成するための層である。
シード層３０１は、下地層３００とメッキ層３０２との間に介在している。シード層３０１は、たとえばＣｕよりなる。シード層３０１は、たとえばスパッタリングによって形成される。シード層３０１の厚さは、たとえば、０．１μｍ〜０．８μｍ以下である。
メッキ層３０２は、シード層３０１を利用した電解めっきによって形成される。メッキ層３０２は、たとえばＣｕよりなる。メッキ層３０２の厚さは、たとえば３〜１０μｍ程度である。メッキ層３０２の厚さは、下地層３００およびシード層３０１の厚さよりも厚い。
導電層３は、ＬＥＤチップ配置用凹部導電部３１、主面側制御素子配置用凹部導電部３２、基板貫通孔導電部３３および裏面導電部３６を含む。ＬＥＤチップ配置用凹部導電部３１、主面側制御素子配置用凹部導電部３２、基板貫通孔導電部３３および裏面導電部３６は、互いに導通している。
ＬＥＤチップ配置用凹部導電部３１は、ＬＥＤチップ配置用凹部１２に形成されており、特にＬＥＤチップ配置用凹部底面１２１に形成されたものを含む。また、ＬＥＤチップ配置用凹部導電部３１は、ＬＥＤチップ配置用凹部側面１２２に形成されたものを含んでいてもよい。ＬＥＤチップ配置用凹部底面１２１に形成されたＬＥＤチップ配置用凹部導電部３１は、はんだ５５を介してＬＥＤチップ５１のｎ側電極５１２およびｐ側電極５１３をＬＥＤチップ配置用凹部底面１２１に搭載するために用いられる。
主面側制御素子配置用凹部導電部３２は、主面側制御素子配置用凹部１３に形成されている。本実施形態においては、主面側制御素子配置用凹部導電部３２は、主面側制御素子配置用凹部底面１３１および主面側制御素子配置用凹部側面１３２に形成されたものを含む。主面側制御素子配置用凹部底面１３１に形成された主面側制御素子配置用凹部導電部３２は、はんだ５５を介して制御素子５２の実装端子５２１を主面側制御素子配置用凹部底面１３１に搭載するために用いられる。また、基板貫通孔１５の主面１１１側開口においては、主面側制御素子配置用凹部導電部３２の一部が裏面１１２側に露出している。
基板貫通孔導電部３３は、基板貫通孔１５の内面に形成された部分を含む。本実施形態においては、図４に示すように、基板貫通孔導電部３３は、基板貫通孔１５の内面において絶縁層２の貫通孔絶縁部２６に積層されている。また、基板貫通孔導電部３３は、基板貫通孔１５の主面１１１側開口において、主面側制御素子配置用凹部導電部３２と接している。
裏面導電部３６は、基板１の裏面１１２に形成されている。本実施形態においては、裏面導電部３６は、裏面１１２の全面を覆う裏面絶縁部２５上に積層されている。裏面導電部３６は、基板貫通孔導電部３３につながっている。
反射層４は、ＬＥＤチップ配置用凹部側面１２２に形成されており、ＬＥＤチップ５１からの光を主面１１１側へと反射するための層である。本実施形態においては、反射層４は、絶縁層２のＬＥＤチップ配置用凹部絶縁部２１上に積層されている。また、反射層４は、導電層３に対して絶縁されている。
図３に示すように、反射層４は、ベース層４０およびＡｇ層４１からなる。
ベース層４０は、ＬＥＤチップ配置用凹部絶縁部２１上に形成されており、下地層４００、シード層４０１およびメッキ層４０２からなる。特に、本実施形態においては、下地層４００は、導電層３の下地層３００と同一の構成とされており、シード層４０１は、導電層３のシード層３０１と同一の構成とされており、メッキ層４０２は、導電層３のメッキ層３０２と同一の構成とされている。すなわち、ベース層４０は、導電層３と同一の層構成とされている。
Ａｇ層４１は、下層４１１および上層４１２からなる。下層４１１および上層４１２は、ともにＡｇからなる。上層４１２は、Ａｇ層４１の最表層である。下層４１１の厚さは、たとえば３μｍ〜１０μｍである。上層４１２の厚さは、たとえば下層４１１よりも厚い。
本実施形態においては、下層４１１が導電層３のＬＥＤチップ配置用凹部導電部３１および主面側制御素子配置用凹部導電部３２上に積層されている。このため、ＬＥＤチップ５１のｎ側電極５１２およびｐ側電極５１３とＬＥＤチップ配置用凹部導電部３１との間に下層４１１が介在している。また、制御素子５２の実装端子５２１と導電層３の主面側制御素子配置用凹部導電部３２との間に下層４１１が介在している。さらに、図３に示すように、ＬＥＤチップ５１のｎ側電極５１２と下層４１１との間に上層４１２が介在している。この上層４１２は、ＬＥＤチップ５１の半導体層５１１とｎ側電極５１２との段差に対応する厚さに設定されている。
ＬＥＤチップ５１は、ＬＥＤチップ配置用凹部底面１２１に搭載されている。ＬＥＤチップ５１の一例としては、ＬＥＤチップ５１は、支持基板５１０、半導体層５１１、ｎ側電極５１２およびｐ側電極５１３を有しており、ワイヤなどを用いることなく実装されるいわゆるフリップチップタイプのＬＥＤチップとして構成されている。
支持基板５１０は、ＬＥＤチップ５１の土台となる部材であり、たとえばサファイア基板である。半導体層５１１は、支持基板５１０上に積層された複数の半導体層からなる。半導体層５１１は、たとえば活性層を含む。半導体層５１１がたとえばＧａＮ系半導体からなる場合、ＬＥＤチップ５１は、青色光を発する。ｎ側電極５１２は、半導体層５１１のｎ型半導体層に導通する電極である。ｐ側電極５１３は、半導体層５１１のｐ型半導体層に導通する電極である。ｎ側電極５１２およびｐ側電極５１３は、たとえばＡｕやＡｌなどからなる。また、半導体層５１１の活性層からの光を支持基板５１０へと反射する反射層を有していてもよい。
制御素子５２は、主面側制御素子配置用凹部底面１３１に搭載されており、ＬＥＤチップ５１の発光制御を行う素子である。このような制御素子５２としては、ＬＥＤチップ５１に供給する電流の大きさやＯＮ／ＯＦＦを能動的に制御するＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）素子などの集積回路素子のほか、ＬＥＤチップ５１に供給される電流を受動的に制御するチップ抵抗、インダクタやキャパシタなどの受動素子が挙げられる。
制御素子５２は、基板１の厚さ方向において、ＬＥＤチップ５１と裏面１１２との間に位置している。また、ＬＥＤチップ５１と制御素子５２とは、基板１の厚さ方向視において重なっている。より具体的には、ＬＥＤチップ５１の一部と制御素子５２の一部とが厚さ方向視において一致していればよい。たとえば、制御素子５２のすべてが厚さ方向視においてＬＥＤチップ５１に内包されていてもよい。あるいは、制御素子５２の一部が、厚さ方向視においてＬＥＤチップ５１から露出していてもよい。
裏面絶縁膜８２の少なくとも一部は、裏面１１２に形成されている。裏面絶縁膜８２は、たとえばＳｉＮよりなる。裏面絶縁膜８２は、たとえば、ＣＶＤによって形成されている。裏面絶縁膜８２には、複数の開口が設けられている。
裏面電極パッド８１は、裏面絶縁膜８２の開口を通じて絶縁層２の裏面絶縁部２５と導通しており、半導体発光装置Ａ１を回路基板等に実装するためのものである。裏面電極パッド８１は、金属からなり、たとえばＴｉ、Ｎｉ、Ａｕなどの金属の単層あるいは複数層によって構成される。
封止樹脂６は、ＬＥＤチップ配置用凹部１２および主面側制御素子配置用凹部１３に充填され、ＬＥＤチップ５１および制御素子５２を覆っている。封止樹脂６は、エポキシ樹脂やシリコーン樹脂などの透明な樹脂材料と、この樹脂材料に混入された蛍光材料とを含む。前記蛍光材料は、ＬＥＤチップ５１からの光によって励起されることにより異なる波長の光を発する。たとえばＬＥＤチップ５１が青色光を発する場合、前記蛍光材料は、励起されることによって黄色光を発する。または、ＬＥＤチップ５１が赤色光を発する場合、封止樹脂６は、透明な樹脂材料のみからなる構成であってもよい。
レンズ部材７は、封止樹脂６を覆っており、ＬＥＤチップ５１からの光の指向性を高めるためのものである。レンズ部材７は、たとえば透明なエポキシ樹脂やシリコーン樹脂からなる。レンズ部材７は、たとえば液状の樹脂材料を封止樹脂６に滴下した後に、これを硬化させることによって形成される。
次に、半導体発光装置Ａ１の製造方法の一例について、図５〜図１７を参照しつつ、以下に説明する。
まず、図５に示すように基板１を用意する。基板１は、半導体材料の単結晶からなり、本実施形態においては、Ｓｉ単結晶からなる。基板１の厚さは、たとえば３００〜１０００μｍ程度である。以降の製造工程においては、１つの半導体発光装置Ａ１を製造する方法であっても構わないが、工業上の効率を考慮すると、複数の半導体発光装置Ａ１を一括して製造する手法が現実的である。なお、図５に示す基板１は、半導体発光装置Ａ１における基板１とは厳密には異なるが、理解の便宜上、いずれの基板についても、基板１として表すものとする。
基板１は、互いに反対側を向く主面１１１および裏面１１２を有している。本実施形態においては、主面１１１として結晶方位が（１００）である面、すなわち（１００）面を採用する。
次いで、主面１１１をたとえば酸化させることによりＳｉＯ2からなるマスク層を形成する。このマスク層の厚さは、たとえば０．７〜１．０μｍ程度である。
次いで、前記マスク層に対してたとえばエッチングによるパターニングを行う。これにより、前記マスク層にたとえば矩形状の開口を形成する。この開口の形状および大きさは、最終的に得ようとする主面側制御素子配置用凹部１３の形状および大きさに応じて設定する。
次いで、基板１に対して、たとえばＫＯＨを用いた異方性エッチングによって行う。ＫＯＨは、Ｓｉ単結晶に対して良好な異方性エッチングを実現しうるアルカリエッチング溶液の一例である。これにより、基板１には、凹部が形成される。この凹部は、底面および側面を有する。前記底面は、厚さ方向に対して直角である。前記側面が厚さ方向に直交する平面に対してなす角度は、５５°程度となる。
次いで、前記マスク層の開口を拡大する。続いて、上述したＫＯＨを用いた異方性エッチングによって行う。そして、前記マスク層を除去する。この２段階のエッチングを行うことにより、図６に示すＬＥＤチップ配置用凹部１２および主面側制御素子配置用凹部１３が形成される。ＬＥＤチップ配置用凹部１２は、ＬＥＤチップ配置用凹部底面１２１およびＬＥＤチップ配置用凹部側面１２２を有しており、主面１１１から凹んでいる。主面側制御素子配置用凹部１３は、主面側制御素子配置用凹部底面１３１および主面側制御素子配置用凹部側面１３２を有しており、ＬＥＤチップ配置用凹部１２のＬＥＤチップ配置用凹部底面１２１から凹んでいる。ＬＥＤチップ配置用凹部１２および主面側制御素子配置用凹部１３は、厚さ方向視矩形状である。
次いで、図７に示すように、熱酸化させることにより、ＬＥＤチップ配置用凹部底面１２１、ＬＥＤチップ配置用凹部側面１２２、主面側制御素子配置用凹部底面１３１および主面側制御素子配置用凹部側面１３２に、絶縁層２を形成する。この絶縁層２は、上述したＬＥＤチップ配置用凹部絶縁部２１および主面側制御素子配置用凹部絶縁部２２となる。
次いで、下地層３００、シード層３０１およびメッキ層３０２を形成する。下地層３００は、たとえばＴｉを用いたスパッタリングにより形成される。シード層３０１は、たとえばＣｕを用いたスパッタリングにより形成される。メッキ層３０２の形成は、たとえばパターニングされたマスク層によって覆われたシード層３０１を利用した電解メッキによって行う。そして、前記マスク層、下地層３００およびシード層３０１のうち不要な部分をエッチング等によって除去する。この結果、図８にしめすように、シード層３０１およびメッキ層３０２からなる導電層３が得られる。この際、導電層３は、たとえばＬＥＤチップ配置用凹部導電部３１および主面側制御素子配置用凹部導電部３２を含む形状とされている。さらに、本実施形態においては、ＬＥＤチップ配置用凹部側面１２２に、下地層３００、シード層３０１およびメッキ層３０２と同一構成の下地層４００、シード層４０１およびメッキ層４０２からなるベース層４０を形成する。
ついで、図９および図１０に示すように、下層４１１および上層４１２を形成する。下層４１１は、たとえば図示された導電層３およびベース層４０の全面にＡｇメッキを施すことによって形成する。また、上層４１２は、下層４１１のうちベース層４０に積層された部分と、前述したｎ側電極５１２を接合する部分とに、それぞれ形成する。これにより、ベース層４０およびＡｇ層４１からなる反射層４が得られる。また、ｎ側電極５１２を接合する部分が、Ａｇ層４１によって嵩上げされた格好となる。
次いで、図１１に示すように、制御素子５２を主面側制御素子配置用凹部１３に配置する。より具体的には、制御素子５２の実装端子５２１を、主面側制御素子配置用凹部底面１３１の主面側制御素子配置用凹部導電部３２にはんだ５５を用いて接合する。また、ＬＥＤチップ５１をＬＥＤチップ配置用凹部１２に配置する。より具体的には、ＬＥＤチップ５１のｎ側電極５１２およびｐ側電極５１３をＬＥＤチップ配置用凹部底面１２１のＬＥＤチップ配置用凹部導電部３１にはんだ５５を用いて接合する。
次いで、図１２に示すように、封止樹脂６を形成する。たとえば浸透性に優れる透明な樹脂材料に蛍光材料を混入した液状材料をＬＥＤチップ配置用凹部１２および主面側制御素子配置用凹部１３に充填することにより、ＬＥＤチップ５１および制御素子５２を覆う。そして、この液状材料を硬化させることにより、封止樹脂６が得られる。
次いで、レンズ部材７を形成する。レンズ部材７の形成は、たとえば透明な樹脂材料を封止樹脂６上に滴下し、これを硬化させることによって行う。
次いで、図１３に示すように、基板貫通孔１５を形成する。基板貫通孔１５の形成は、基板１の裏面１１２にマスク層を形成した後に、たとえばＫＯＨを用いた異方性エッチングによって行う。これにより、裏面１１２から凹む基板貫通孔１５が形成される。なお、このエッチングは、絶縁層２の主面側制御素子配置用凹部絶縁部２２に到達すると停止する。続いて、図１４および図１５に示すように、絶縁層貫通孔２２１を形成する。絶縁層貫通孔２２１は、主面側制御素子配置用凹部絶縁部２２のうち基板貫通孔１５によって露出した部分をエッチングなどによって除去することによって行う。これにより、主面側制御素子配置用凹部導電部３２の一部が基板貫通孔１５から露出する。
次いで、図１６に示すように、裏面絶縁部２５および貫通孔絶縁部２６を形成する。貫通孔絶縁部２６の形成は、たとえばスパッタリングやＣＶＤによってＳｉＯ2を成膜することによって行う。裏面絶縁部２５の形成は、貫通孔絶縁部２６と同様の手法によって貫通孔絶縁部２６と共に形成してもよいし、たとえば熱酸化によって形成してもよい。
次いで、図１７に示すように、基板貫通孔導電部３３および裏面導電部３６を形成する。基板貫通孔導電部３３および裏面導電部３６の形成は、上述したＬＥＤチップ配置用凹部導電部３１および主面側制御素子配置用凹部導電部３２の形成と同様である。この形成の結果、基板貫通孔導電部３３は、絶縁層貫通孔２２１と通して主面側制御素子配置用凹部導電部３２と接する。
この後は、裏面絶縁膜８２および裏面電極パッド８１を形成する。そして、必要に応じて基板１を切断する。以上の工程を経ることにより、半導体発光装置Ａ１が得られる。
次に、半導体発光装置Ａ１の作用について説明する。
本実施形態によれば、制御素子５２が、基板１の厚さ方向においてＬＥＤチップ５１と裏面１１２との間に配置される。このため、ＬＥＤチップ５１と制御素子５２とを平面視において互いに離間するように配置する必要がない。したがって、半導体発光装置Ａ１の小型化を図ることができる。
基板１の厚さ方向視において、ＬＥＤチップ５１と制御素子５２とが重なる配置とされている。これにより、半導体発光装置Ａ１をさらに小型化することができる。
ＬＥＤチップ配置用凹部１２のＬＥＤチップ配置用凹部底面１２１から凹む主面側制御素子配置用凹部１３が形成されており、主面側制御素子配置用凹部１３に制御素子５２が配置されている。これにより、ＬＥＤチップ５１と制御素子５２とを厚さ方向に並べて配置することができる。
主面側制御素子配置用凹部側面１３２は、厚さ方向Ｚに対し傾斜している。このような構成によると、主面側制御素子配置用凹部側面１３２を比較的に平坦に形成することができる。そのため、下地層３００（すなわち導電層３）を形成しやすくなるといった利点を享受できる。
基板１には、基板貫通孔１５が形成されている。導電層３は、基板貫通孔１５に形成された基板貫通孔導電部３３を介してＬＥＤチップ配置用凹部導電部３１および主面側制御素子配置用凹部導電部３２と裏面導電部３６とが導通している。これにより、裏面１１２側に配置された裏面電極パッド８１を利用して、半導体発光装置Ａ１外の回路基板などとＬＥＤチップ５１および制御素子５２とを導通させることができる。
反射層４を備えることにより、図２においてＬＥＤチップ５１から図中左右方向に進行する光を、図中上方へと反射することが可能である。これにより、半導体発光装置Ａ１の高輝度化を図ることができる。
ＬＥＤチップ配置用凹部１２のＬＥＤチップ配置用凹部側面１２２が傾斜していることにより、反射層４を適切に形成することができる。
図１８〜図３０は、本発明の他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。
図１８〜図２１は、本発明の第２実施形態に基づく半導体発光装置を示している。本実施形態の半導体発光装置Ａ２は、主に制御素子５２の搭載形態が、上述した半導体発光装置Ａ１と異なっている。
図１８は、半導体発光装置Ａ２を示す要部平面図であり、図１と同様の記載態様である。図１９は、図１８のＸＩＸ−ＸＩＸ線に沿う断面図である。図２０および図２１は、半導体発光装置Ａ２を示す要部拡大断面図である。
本実施形態においては、基板１には、ＬＥＤチップ配置用凹部１２および裏面側制御素子配置用凹部１４が形成されている。
裏面側制御素子配置用凹部１４は、裏面１１２から凹んでいる。裏面側制御素子配置用凹部１４には、制御素子５２が配置されている。裏面側制御素子配置用凹部１４の深さ（裏面１１２と後述の裏面側制御素子配置用凹部底面１４１との、厚さ方向における離間寸法）は、たとえば、５０〜３００μｍである。裏面側制御素子配置用凹部１４は、厚さ方向視において矩形状である。裏面側制御素子配置用凹部１４の形状は、裏面１１２として（１００）面を採用したことに依存している。
裏面側制御素子配置用凹部１４は、裏面側制御素子配置用凹部底面１４１および裏面側制御素子配置用凹部側面１４２を有している。
裏面側制御素子配置用凹部底面１４１は、基板１の厚さ方向において裏面１１２と同じ側を向く。裏面側制御素子配置用凹部底面１４１は、厚さ方向視において矩形状である。裏面側制御素子配置用凹部底面１４１には、制御素子５２が配置されている。裏面側制御素子配置用凹部底面１４１は、厚さ方向に直交する面である。
裏面側制御素子配置用凹部側面１４２は、裏面側制御素子配置用凹部底面１４１から起立する。裏面側制御素子配置用凹部側面１４２は、裏面１１２につながっている。裏面側制御素子配置用凹部側面１４２は、厚さ方向に対し傾斜している。厚さ方向に直交する平面に対する裏面側制御素子配置用凹部側面１４２の角度は、５５度である。これは、裏面１１２として（１００）面を採用したことに由来している。裏面側制御素子配置用凹部側面１４２は、４つの平坦面を有している。
図２１によく表れているように、本実施形態においては、裏面側制御素子配置用凹部側面１４２は、基板１自体によって構成されている。一方、裏面側制御素子配置用凹部底面１４１は、絶縁層２のＬＥＤチップ配置用凹部絶縁部２１の裏面１１２側の面によって構成されている。また、ＬＥＤチップ配置用凹部絶縁部２１は、複数の絶縁層貫通孔２１１を有している。絶縁層貫通孔２１１は、ＬＥＤチップ配置用凹部１２から裏面側制御素子配置用凹部１４に貫通している。図１８に示すように、本実施形態においては、２つの絶縁層貫通孔２１１が形成されている。２つの絶縁層貫通孔２１１は、図中左右方向において、ＬＥＤチップ５１のｎ側電極５１２とｐ側電極５１３とに挟まれた領域に形成されている。また、２つの絶縁層貫通孔２１１は、図中左右方向に離間して配置されている。
絶縁層２は、裏面側制御素子配置用凹部絶縁部２３を有している。裏面側制御素子配置用凹部絶縁部２３は、裏面側制御素子配置用凹部１４の少なくとも一部を覆っている。本実施形態においては、裏面側制御素子配置用凹部絶縁部２３は、裏面側制御素子配置用凹部１４の裏面側制御素子配置用凹部側面１４２および裏面側制御素子配置用凹部底面１４１のすべてを覆っている。また、裏面側制御素子配置用凹部絶縁部２３は、絶縁層貫通孔２１１の内面を覆っている。ただし、裏面側制御素子配置用凹部絶縁部２３は、絶縁層貫通孔２１１を塞いでいない。これにより、導電層３のＬＥＤチップ配置用凹部導電部３１の一部が、絶縁層貫通孔２１１の主面１１１側開口から裏面１１２側に露出している。
導電層３は、裏面側制御素子配置用凹部導電部３４および絶縁層貫通孔導電部３５を含んでいる。
裏面側制御素子配置用凹部導電部３４は、裏面側制御素子配置用凹部１４に形成されている。本実施形態においては、基板貫通孔導電部３３は、裏面側制御素子配置用凹部底面１４１および裏面側制御素子配置用凹部側面１４２に形成されたものを含む。裏面側制御素子配置用凹部底面１４１に形成された基板貫通孔導電部３３は、はんだ５５を介して制御素子５２の実装端子５２１を裏面側制御素子配置用凹部底面１４１に搭載するために用いられる。
絶縁層貫通孔導電部３５は、絶縁層貫通孔２１１の内面に形成された部分を含む。本実施形態においては、図２１に示すように、絶縁層貫通孔導電部３５は、絶縁層貫通孔２１１の内面において絶縁層２の裏面側制御素子配置用凹部絶縁部２３に積層されている。また、絶縁層貫通孔導電部３５は、絶縁層貫通孔２１１の主面１１１側開口において、ＬＥＤチップ配置用凹部導電部３１と接している。
図２１に示すように、本実施形態においては、裏面側制御素子配置用凹部導電部３４および絶縁層貫通孔導電部３５には、反射層４のベース層４０やＡｇ層４１に相当する層は、積層されていない。ただし、ＬＥＤチップ配置用凹部導電部３１と同様に、たとえばベース層４０に相当する層が裏面側制御素子配置用凹部導電部３４および絶縁層貫通孔導電部３５に積層されていてもよい。
また、本実施形態においては、絶縁層２は、主面絶縁部２４を有していない。すなわち、主面絶縁部２４は、基板１が不当に導通することを防止するために設けられることが好ましいが、主面絶縁部２４を備えない構成であってもよい。
次に、半導体発光装置Ａ２の製造方法について、図２２〜図２７を参照しつつ以下に説明する。
まず、半導体発光装置Ａ１の製造方法と同様の工程を経ることにより、図２２に示す中間品を製造する。この中間品においては、基板１にＬＥＤチップ配置用凹部１２が形成されており、ＬＥＤチップ５１が配置されている。また、封止樹脂６およびレンズ部材７が形成されている。ただし、レンズ部材７の形成は、以下に述べる工程の後に行ってもよい。一方、基板１には、裏面側制御素子配置用凹部１４は、いまだ形成されていない。
次いで、図２３に示すように、裏面側制御素子配置用凹部１４を形成する。裏面側制御素子配置用凹部１４の形成は、たとえば裏面１１２にマスク層を形成した後に、たとえばＫＯＨを用いた異方性エッチングによって行う。このエッチングは、絶縁層２のＬＥＤチップ配置用凹部絶縁部２１に到達すると停止する。これにより、裏面側制御素子配置用凹部１４においては、図２４に示すように、裏面側制御素子配置用凹部底面１４１は、絶縁層２のＬＥＤチップ配置用凹部絶縁部２１によって構成され、裏面側制御素子配置用凹部側面１４２は、基板１自体によって構成される。
次いで、図２５に示すように、ＬＥＤチップ配置用凹部絶縁部２１に絶縁層貫通孔２１１を形成する。絶縁層貫通孔２１１の形成は、たとえばドライエッチン部によって行う。
次いで、図２６に示すように、裏面側制御素子配置用凹部絶縁部２３を形成する。裏面側制御素子配置用凹部絶縁部２３の形成は、たとえばＣＶＤによって形成されている。裏面側制御素子配置用凹部絶縁部２３は、たとえば、ＳｉＯ2またはＳｉＮよりなる。ただし、裏面側制御素子配置用凹部絶縁部２３は、絶縁層貫通孔２１１を塞いでいない。
次いで、図２７に示すように、裏面側制御素子配置用凹部導電部３４を形成する。この後は、裏面側制御素子配置用凹部導電部３４を利用して、裏面側制御素子配置用凹部１４の裏面側制御素子配置用凹部底面１４１に制御素子５２を搭載する。そして、制御素子５２を覆うように裏面絶縁膜８２を形成する。続いて裏面電極パッド８１を形成する。以上の工程を経ることにより、半導体発光装置Ａ２が得られる。
本実施形態によっても、半導体発光装置Ａ２の小型化を図ることができる。また、裏面側制御素子配置用凹部１４の裏面側制御素子配置用凹部底面１４１の大きさは、ＬＥＤチップ５１のｎ側電極５１２とｐ側電極５１３とに挟まれた領域の大きさに限定されない。すなわち、図１９において、裏面側制御素子配置用凹部１４の裏面側制御素子配置用凹部底面１４１は、ＬＥＤチップ５１のｎ側電極５１２やｐ側電極５１３と厚さ方向視において重なる大きさとなることが許容される。したがって、比較的大きなサイズの制御素子５２を配置することができる。
図２８は、半導体発光装置Ａ２の変形例を示している。本変形例においては、２つの絶縁層貫通孔２１１が、ｎ側電極５１２とｐ側電極５１３とに挟まれた領域において、図中上下方向に離間して配置されている。平面視において、ｎ側電極５１２と一方の絶縁層貫通孔２１１とをＬＥＤチップ配置用凹部導電部３１の一部がつないでおり、ｐ側電極５１３と他方の絶縁層貫通孔２１１とをＬＥＤチップ配置用凹部導電部３１の他の部分が繋いでいる。
このような変形例によっても、半導体発光装置Ａ２の小型化を図ることができる。
図２９および図３０は、本発明の第３実施形態に基づく半導体発光装置を示している。本実施形態の半導体発光装置Ａ３は、主に反射層４の配置態様が上述した実施形態と異なっている。なお、半導体発光装置Ａ３の基本構成は、半導体発光装置Ａ１と類似しているが、半導体発光装置Ａ２と同様の基本構成を採用してもよい。
図３０によく表れているように、本実施形態においては、反射層４は、絶縁層２を介さずに基板１に直接形成されている。本実施形態においても、反射層４は、ベース層４０およびＡｇ層４１からなる。ベース層４０の下地層４００が、基板１のＬＥＤチップ配置用凹部１２のＬＥＤチップ配置用凹部側面１２２に直接形成されている。また、本実施形態においては、反射層４は、導電層３に対してそのすべてが絶縁されている。
このような実施形態によっても、半導体発光装置Ａ３の小型化を図ることができる。また、反射層４が基板１に直接形成されていることにより、反射層４から基板１へと熱をより伝えやすくすることができる。これは、ＬＥＤチップ５１からの熱を放熱するのに有利である。また、上述した手法によって形成されたＬＥＤチップ配置用凹部１２のＬＥＤチップ配置用凹部側面１２２は、比較的平滑な面となる。このようなＬＥＤチップ配置用凹部側面１２２に反射層４を直接形成することにより、反射層４の表面が不当に凹凸を有してしまうことを回避することができる。
本発明に係る半導体発光装置は、上述した実施形態に限定されるものではない。本発明に係る半導体発光装置の各部の具体的な構成は、種々に設計変更自在である。
Ａ１〜Ａ３ 半導体発光装置
１ 基板
１１１ 主面
１１２ 裏面
１２ ＬＥＤチップ配置用凹部
１２１ ＬＥＤチップ配置用凹部底面
１２２ ＬＥＤチップ配置用凹部側面
１３ 主面側制御素子配置用凹部
１３１ 主面側制御素子配置用凹部底面
１３２ 主面側制御素子配置用凹部側面
１５ 基板貫通孔
１４ 裏面側制御素子配置用凹部
１４１ 裏面側制御素子配置用凹部底面
１４２ 裏面側制御素子配置用凹部側面
２ 絶縁層
２１ ＬＥＤチップ配置用凹部絶縁部
２１１ 絶縁層貫通孔
２２ 主面側制御素子配置用凹部絶縁部
２２１ 絶縁層貫通孔
２３ 裏面側制御素子配置用凹部絶縁部
２４ 主面絶縁部
２５ 裏面絶縁部
２６ 貫通孔絶縁部
３ 導電層
３００ 下地層
３０１ シード層
３０２ メッキ層
３１ ＬＥＤチップ配置用凹部導電部
３２ 主面側制御素子配置用凹部導電部
３３ 基板貫通孔導電部
３４ 裏面側制御素子配置用凹部導電部
３５ 絶縁層貫通孔導電部
３６ 裏面導電部
４ 反射層
４１ Ａｇ層
４１１ 下層
４１２ 上層
４０ ベース層
４００ 下地層
４０１ シード層
４０２ メッキ層
８１ 裏面電極パッド
８２ 裏面絶縁膜
５１ ＬＥＤチップ
５１０ 支持基板
５１１ 半導体層
５１２ ｎ側電極
５１３ ｐ側電極
５２ 制御素子
５２１ 実装端子
５５ はんだ
６ 封止樹脂
７ レンズ部材

Claims (25)

  1. 厚さ方向において互いに反対側を向く主面および裏面を有し、半導体材料よりなる基板と、
    前記基板に配置されたＬＥＤチップと、
    前記ＬＥＤチップの発光制御を行う制御素子と、
    前記ＬＥＤチップおよび前記制御素子に導通する導電層と、
    前記導電層の少なくとも一部と前記基板との間に介在する絶縁層と、を備え、
    前記基板には、前記主面から凹み、且つ前記ＬＥＤチップが配置されたＬＥＤチップ配置用凹部が形成されており、
    前記制御素子は、前記厚さ方向において前記ＬＥＤチップと前記裏面との間に配置されており、
    前記ＬＥＤチップ配置用凹部は、前記厚さ方向において前記主面と同じ側を向くＬＥＤチップ配置用凹部底面を有しており、
    前記ＬＥＤチップは、前記ＬＥＤチップ配置用凹部底面に配置されており、
    前記ＬＥＤチップ配置用凹部は、前記ＬＥＤチップ配置用凹部底面から起立するＬＥＤチップ配置用凹部側面を有し、
    前記基板は、前記ＬＥＤチップ配置用凹部底面から凹み、且つ前記制御素子が配置された主面側制御素子配置用凹部を有することを特徴とする、半導体発光装置。
  2. 前記厚さ方向視において、前記ＬＥＤチップと前記制御素子とは、重なっている、請求項１に記載の半導体発光装置。
  3. 前記ＬＥＤチップ配置用凹部底面は、前記厚さ方向に直交する面である、請求項１または２に記載の半導体発光装置。
  4. 前記ＬＥＤチップ配置用凹部側面は、前記厚さ方向に対して傾斜している、請求項１ないし３のいずれかに記載の半導体発光装置。
  5. 前記ＬＥＤチップ配置用凹部側面は、前記主面に繋がっている、請求項１ないし４のいずれかに記載の半導体発光装置。
  6. 前記主面側制御素子配置用凹部は、前記厚さ方向において前記主面と同じ側を向く主面側制御素子配置用凹部底面を有しており、
    前記制御素子は、前記主面側制御素子配置用凹部底面に配置されている、請求項１ないし５のいずれかに記載の半導体発光装置。
  7. 前記主面側制御素子配置用凹部底面は、前記厚さ方向に直交する面である、請求項６に記載の半導体発光装置。
  8. 前記主面側制御素子配置用凹部は、前記主面側制御素子配置用凹部底面から起立し、且つ前記ＬＥＤチップ配置用凹部底面に繋がる主面側制御素子配置用凹部側面を有する、請求項６または７に記載の半導体発光装置。
  9. 前記主面側制御素子配置用凹部側面は、前記厚さ方向に対して傾斜している、請求項８に記載の半導体発光装置。
  10. 前記基板は、前記主面側制御素子配置用凹部から前記裏面に貫通する基板貫通孔を有する、請求項１ないし９のいずれかに記載の半導体発光装置。
  11. 前記導電層は、前記主面側制御素子配置用凹部に形成された主面側制御素子配置用凹部導電部と、前記裏面に形成された裏面導電部と、前記基板貫通孔に形成され且つ前記主面側制御素子配置用凹部導電部と前記裏面導電部とを繋ぐ基板貫通孔導電部と、を有する、請求項１０に記載の半導体発光装置。
  12. 前記裏面に配置され、且つ前記裏面導電部に導通する裏面電極パッドを有する、請求項１１に記載の半導体発光装置。
  13. 厚さ方向において互いに反対側を向く主面および裏面を有し、半導体材料よりなる基板と、
    前記基板に配置されたＬＥＤチップと、
    前記ＬＥＤチップの発光制御を行う制御素子と、
    前記ＬＥＤチップおよび前記制御素子に導通する導電層と、
    前記導電層の少なくとも一部と前記基板との間に介在する絶縁層と、を備え、
    前記基板には、前記主面から凹み、且つ前記ＬＥＤチップが配置されたＬＥＤチップ配置用凹部が形成されており、
    前記制御素子は、前記厚さ方向において前記ＬＥＤチップと前記基板との間に配置されており、
    前記基板は、前記ＬＥＤチップ配置用凹部に規定された空間と前記裏面側の空間とを通じさせ且つ前記厚さ方向視において前記制御素子と重なる基板貫通孔を有することを特徴とする、半導体発光装置。
  14. 前記ＬＥＤチップ配置用凹部は、前記厚さ方向において前記主面と同じ側を向くＬＥＤチップ配置用凹部底面を有しており、
    前記ＬＥＤチップは、前記ＬＥＤチップ配置用凹部底面に配置されており、
    前記ＬＥＤチップ配置用凹部は、前記ＬＥＤチップ配置用凹部底面から起立するＬＥＤチップ配置用凹部側面を有する、請求項１３に記載の半導体発光装置。
  15. 前記ＬＥＤチップ配置用凹部側面に形成された反射層を備える、請求項１ないし１２および１４のいずれかに記載の半導体発光装置。
  16. 前記反射層は、金属からなる、請求項１５に記載の半導体発光装置。
  17. 前記反射層は、少なくとも最表層を構成するＡｇ層を有する、請求項１６に記載の半導体発光装置。
  18. 前記反射層は、前記基板と前記Ａｇ層との間に介在し、且つ前記導電層と同一の層構成とされたベース層を有する、請求項１７に記載の半導体発光装置。
  19. 前記反射層は、前記ＬＥＤチップ配置用凹部側面に直接形成されている、請求項１５ないし１８のいずれかに記載の半導体発光装置。
  20. 前記ＬＥＤチップ配置用凹部に充填され、且つ前記ＬＥＤチップを覆う封止樹脂を備える、請求項１ないし１９のいずれかに記載の半導体発光装置。
  21. 前記封止樹脂は、透明な樹脂材料と、この樹脂材料に混入され且つ前記ＬＥＤチップからの光によって励起されることにより異なる波長の光を発する蛍光材料と、を含む、請求項２０に記載の半導体発光装置。
  22. 前記封止樹脂を覆うレンズ部材を備える、請求項２０または２１に記載の半導体発光装置。
  23. 前記ＬＥＤチップおよび前記制御素子は、フリップチップタイプである、請求項１ないし２２のいずれかに記載の半導体発光装置。
  24. 前記ＬＥＤチップは、前記厚さ方向視において前記制御素子よりも大きい、請求項２３に記載の半導体発光装置。
  25. 前記制御素子は、前記ＬＥＤチップの２つの電極が離間する方向において、当該２つの電極の間に位置する、請求項２４に記載の半導体発光装置。
JP2015098443A 2015-05-13 2015-05-13 半導体発光装置 Active JP6736260B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015098443A JP6736260B2 (ja) 2015-05-13 2015-05-13 半導体発光装置
US15/139,006 US9660150B2 (en) 2015-05-13 2016-04-26 Semiconductor light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015098443A JP6736260B2 (ja) 2015-05-13 2015-05-13 半導体発光装置

Publications (2)

Publication Number Publication Date
JP2016213417A JP2016213417A (ja) 2016-12-15
JP6736260B2 true JP6736260B2 (ja) 2020-08-05

Family

ID=57276828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015098443A Active JP6736260B2 (ja) 2015-05-13 2015-05-13 半導体発光装置

Country Status (2)

Country Link
US (1) US9660150B2 (ja)
JP (1) JP6736260B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10632760B2 (en) * 2018-02-26 2020-04-28 Rohm Co., Ltd. Thermal printhead
CN110858584A (zh) * 2018-08-23 2020-03-03 弘凯光电(深圳)有限公司 发光模块及发光串列装置
CN111341750B (zh) * 2018-12-19 2024-03-01 奥特斯奥地利科技与系统技术有限公司 包括有导电基部结构的部件承载件及制造方法
KR102232234B1 (ko) * 2020-05-12 2021-03-25 포항공과대학교 산학협력단 면광원 장치 및 이를 구비한 3차원 프린터
WO2021256574A1 (ko) * 2020-06-15 2021-12-23 엘지전자 주식회사 반도체 발광소자 패키지 및 이를 포함하는 디스플레이 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6441155U (ja) * 1987-09-07 1989-03-13
JP2816629B2 (ja) * 1992-06-12 1998-10-27 シャープ株式会社 抵抗内蔵型発光装置
JP3489625B2 (ja) * 2001-01-18 2004-01-26 サンケン電気株式会社 半導体発光装置
JP5394617B2 (ja) * 2006-06-16 2014-01-22 新光電気工業株式会社 半導体装置及び半導体装置の製造方法及び基板
KR100896282B1 (ko) * 2007-11-01 2009-05-08 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법
US7807484B2 (en) * 2008-10-15 2010-10-05 Visera Technologies Company Limited Light-emitting diode device and method for fabricating the same
JP2011023557A (ja) * 2009-07-16 2011-02-03 Toshiba Corp 発光装置
KR101092097B1 (ko) * 2009-08-31 2011-12-12 엘지이노텍 주식회사 발광 다이오드 패키지 및 그 제조방법
TWI390703B (zh) * 2010-01-28 2013-03-21 Advanced Optoelectronic Tech 正向發光之發光二極體封裝結構及製程
KR101711961B1 (ko) * 2010-09-10 2017-03-03 삼성전자주식회사 발광 디바이스
DE102011056888A1 (de) * 2011-12-22 2013-06-27 Osram Opto Semiconductors Gmbh Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
CN103999210B (zh) * 2011-12-22 2016-11-02 京瓷株式会社 布线基板以及电子装置
WO2013187319A1 (ja) * 2012-06-12 2013-12-19 株式会社村田製作所 実装基板及び発光装置
JP6019975B2 (ja) 2012-09-14 2016-11-02 市光工業株式会社 車両用灯具の半導体型光源ユニット、車両用灯具
JP6423141B2 (ja) * 2013-08-26 2018-11-14 京セラ株式会社 発光素子搭載用部品および発光装置

Also Published As

Publication number Publication date
US9660150B2 (en) 2017-05-23
US20160336489A1 (en) 2016-11-17
JP2016213417A (ja) 2016-12-15

Similar Documents

Publication Publication Date Title
JP6736260B2 (ja) 半導体発光装置
EP2672531B1 (en) Light emitting device package and method of manufacturing the same
US7547923B2 (en) Light emitting diode package having multi-stepped reflecting surface structure and fabrication method thereof
TWI443878B (zh) 半導體發光元件以及其製造方法
JP6216789B2 (ja) デバイス構造体
KR102037866B1 (ko) 전자장치
JP2011181576A (ja) 半導体発光素子及びそれを用いた半導体発光装置
TWI450345B (zh) 晶片封裝體及其形成方法
JP2013045943A (ja) 半導体発光装置及びその製造方法
US8841172B2 (en) Method for forming package substrate
JP5515685B2 (ja) 発光素子及びそれを用いた発光装置の製造方法
JP2006332381A (ja) 発光装置
JP5912471B2 (ja) 半導体デバイス
CN102104037B (zh) 一种具有集成电路的发光器件及其制造方法
JP2014033233A (ja) 発光装置
JP2006173197A (ja) 光半導体素子及び光半導体装置並びに光半導体素子の製造方法
TWI482321B (zh) 具有傾斜結構之發光二極體封裝之方法
CN201904337U (zh) 一种具有集成电路的发光器件
TWI467808B (zh) 發光二極體元件、其製作方法以及發光裝置
JP6103401B2 (ja) 配線基板およびｌｅｄモジュール
US20210376212A1 (en) Semiconductor light emitting device and method of manufacturing the same
JP4495189B2 (ja) 半導体装置
JP2006173196A (ja) 発光素子及びこれを用いた発光ダイオード
JP2022128578A (ja) Ｌｅｄパッケージ構造及びその製造方法
JP2014179380A (ja) Ｌｅｄ素子の実装構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200715

R150 Certificate of patent or registration of utility model

Ref document number: 6736260

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250