JPH03236299A - 電子回路装置 - Google Patents
電子回路装置Info
- Publication number
- JPH03236299A JPH03236299A JP2032804A JP3280490A JPH03236299A JP H03236299 A JPH03236299 A JP H03236299A JP 2032804 A JP2032804 A JP 2032804A JP 3280490 A JP3280490 A JP 3280490A JP H03236299 A JPH03236299 A JP H03236299A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- memory
- mounting
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims 1
- 239000003990 capacitor Substances 0.000 abstract description 8
- 230000006870 function Effects 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 239000004020 conductor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 101100289061 Drosophila melanogaster lili gene Proteins 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はプリント配線基板に電子部品を実装した電子
回路装置の構造に関するものである。
回路装置の構造に関するものである。
第６図は従来のビンソケットタイプのメモリモジュール
を示す正面図、第７図は第６図のメモリモジュールの右
ｍ面図、第８図は第６図に示すＡ部の拡大図、Ｗｃ９図
は第７図に示すＢｇの拡大図である。図にお−てＩｌ＋
は電気的に情報記憶を行うスモールアウトライン・Ｊリ
ーデツド（８０Ｊｏ ）タイプのメモリエ０，１！ｌ
はメモリエＯ＋１１の耐ノイズ用に設けられたチップコ
ンデンサ、（３１は内部にメモリエ０１０及びチップコ
ンデンサ（りを相互に、あるいは外部導体と電気的に続
接するために内部配線＋４１１に施した配線層＋５）と
、配線層ｉｌ）どうしを電気的に絶縁する絶縁層（６１
とを傭ｔ−たプリント配線基板、１７１はメモリエＯＨ
ｌ及びチップコンデンサ（！１の実装品分に、プリント
配線基板４１内の内部配線（４）と電気的接続を行うた
めに設けられた電子部品の夷袋用バツｇ、ｔｓ＋は内部
配線１４１と外部との電気的接続のために設けられた外
部接続用パッド、ｔ９１ｔｉ配線層６）の異なる内部配
線（４：どうし、あるいは外部接続用パッド（８）と内
部配線＋４１を金属メツキｆｔ施した小径で電気的に接
続するスルーホール、ｕｏｌは外部のソケットと外部接
続用パッド（８）ｒ電気的に接続する丸めの外部接続用
端子である。
を示す正面図、第７図は第６図のメモリモジュールの右
ｍ面図、第８図は第６図に示すＡ部の拡大図、Ｗｃ９図
は第７図に示すＢｇの拡大図である。図にお−てＩｌ＋
は電気的に情報記憶を行うスモールアウトライン・Ｊリ
ーデツド（８０Ｊｏ ）タイプのメモリエ０，１！ｌ
はメモリエＯ＋１１の耐ノイズ用に設けられたチップコ
ンデンサ、（３１は内部にメモリエ０１０及びチップコ
ンデンサ（りを相互に、あるいは外部導体と電気的に続
接するために内部配線＋４１１に施した配線層＋５）と
、配線層ｉｌ）どうしを電気的に絶縁する絶縁層（６１
とを傭ｔ−たプリント配線基板、１７１はメモリエＯＨ
ｌ及びチップコンデンサ（！１の実装品分に、プリント
配線基板４１内の内部配線（４）と電気的接続を行うた
めに設けられた電子部品の夷袋用バツｇ、ｔｓ＋は内部
配線１４１と外部との電気的接続のために設けられた外
部接続用パッド、ｔ９１ｔｉ配線層６）の異なる内部配
線（４：どうし、あるいは外部接続用パッド（８）と内
部配線＋４１を金属メツキｆｔ施した小径で電気的に接
続するスルーホール、ｕｏｌは外部のソケットと外部接
続用パッド（８）ｒ電気的に接続する丸めの外部接続用
端子である。
次に動作について説明する。ソケットなどの外部導体を
通じて各々の外部接続用端子１１０１から入力されたメ
モリエａ ＋ｕ ＩＩＪ ６８用信号、及びメモリＩＣ
！ ＩＩＪへの書き込み時の記憶データ信号は。
通じて各々の外部接続用端子１１０１から入力されたメ
モリエａ ＋ｕ ＩＩＪ ６８用信号、及びメモリＩＣ
！ ＩＩＪへの書き込み時の記憶データ信号は。
それぞれ外部接続用パッド（８）、内部配４１１４１、
スルーホール（９）などを介して実装用バッド１７＋
ＩＣ送られ複数のメモリエｄｌｌｌＫ人力される。メモ
リｌ０１１１からの読み出し時は、制御用信号に上述の
よう人力されるが、メモリエＣ＋ｔ＋からの記憶データ
は逆に実装用パッド（７）から内部配４１ｉ１１４）。
スルーホール（９）などを介して実装用バッド１７＋
ＩＣ送られ複数のメモリエｄｌｌｌＫ人力される。メモ
リｌ０１１１からの読み出し時は、制御用信号に上述の
よう人力されるが、メモリエＣ＋ｔ＋からの記憶データ
は逆に実装用パッド（７）から内部配４１ｉ１１４）。
スルーホール（９）などを介して、外部接続用パッド（
８１、外部接続用端子ｔ１０１を通って外部に出力され
る。
８１、外部接続用端子ｔ１０１を通って外部に出力され
る。
従来のメモリモジュールのような電子回路装置は以上の
ように構成されているので、例えばメモリエＣの容量増
に伴うような電子部品の多信号入出力化すなわち多ピン
化により、プリント配線基板の多層化、多スルーホール
化、また内部配線自体を細く高密度にしなければならす
プリント配線基板の複雑な設計作業、高水準の装造技術
が必要で、また内部配線及びスルーホールにおける断線
により隠子回路装置の信頼性低下などの問題があった。
ように構成されているので、例えばメモリエＣの容量増
に伴うような電子部品の多信号入出力化すなわち多ピン
化により、プリント配線基板の多層化、多スルーホール
化、また内部配線自体を細く高密度にしなければならす
プリント配線基板の複雑な設計作業、高水準の装造技術
が必要で、また内部配線及びスルーホールにおける断線
により隠子回路装置の信頼性低下などの問題があった。
さらに、プリント配線基板設計において内部配線に自由
度がないことからプリント配線基板上の複数の電子部品
に共通の信号？外部から入力する場合、１本の内部配線
に複数の電子部品を接続したり、ノイズ対策として用い
られていた電源電圧、グランドのみの各配線層を削除し
て配線しなければならず、電子回路装置のノイズ耐力が
低下するなどの問題があった。
度がないことからプリント配線基板上の複数の電子部品
に共通の信号？外部から入力する場合、１本の内部配線
に複数の電子部品を接続したり、ノイズ対策として用い
られていた電源電圧、グランドのみの各配線層を削除し
て配線しなければならず、電子回路装置のノイズ耐力が
低下するなどの問題があった。
この発明は以上のような問題点を解消するためになされ
たもので、プリント配線基板の設計における内部配線の
自由度を上げ、設計製造作業を軽減するとともＶＣ％プ
リント配置基板の多層化、多スルーホール化、細い配線
化傾向を避は高信頼性でノイズに強す電子回路装置を得
ることを目的とする。
たもので、プリント配線基板の設計における内部配線の
自由度を上げ、設計製造作業を軽減するとともＶＣ％プ
リント配置基板の多層化、多スルーホール化、細い配線
化傾向を避は高信頼性でノイズに強す電子回路装置を得
ることを目的とする。
この発明に係わる電子回路装置は、複数のプリント配線
基板を層状に重ね、相対するプリント配線基板の電子部
品実装部分と重複しないように電子部品を実装し、上記
複数のプリント配−基板どうしを外１！Ｂ接続用端子に
て電気的に接続したものである。
基板を層状に重ね、相対するプリント配線基板の電子部
品実装部分と重複しないように電子部品を実装し、上記
複数のプリント配−基板どうしを外１！Ｂ接続用端子に
て電気的に接続したものである。
この発明におけるプリント配線基板上に電子部品を実装
した電子回路装置は、従来のプリント配線基板に対して
さらに多い複数のプリント配線基板を用いて配４１！面
積を拡大することにより、プリント配線基板の内部配線
の自由度を増し、高信頼性でノイズに強いと伴に、上記
複数のプリント配線基板上に電子部品を実ｉ＆部分が重
ならないように実装し、外部接続用端子にて層状に接続
することにより従来の電子回路装置とほぼ同程度の厚さ
で、外部との接続に関して互換性を有することを可能に
する。
した電子回路装置は、従来のプリント配線基板に対して
さらに多い複数のプリント配線基板を用いて配４１！面
積を拡大することにより、プリント配線基板の内部配線
の自由度を増し、高信頼性でノイズに強いと伴に、上記
複数のプリント配線基板上に電子部品を実ｉ＆部分が重
ならないように実装し、外部接続用端子にて層状に接続
することにより従来の電子回路装置とほぼ同程度の厚さ
で、外部との接続に関して互換性を有することを可能に
する。
以下、この発明に係る電子（ロ）路装置の一夾施ＰＪｔ
図につめて説明する。第１図はメモリモジュールを示す
正面図、＠２図は第１図のメモリモジュールの右側（３
）図、第８図はメモリモジュールの上面図、第４図に第
１図に示す０部の私大図、第す図は第８図に示すＤＨの
拡大図である。図において、（１）、（３）、（番）〜
（８１，（８）、 （９）は第６図ないしＩ！９図の従
来例に示したものと同等であるので説明を省略する。
図につめて説明する。第１図はメモリモジュールを示す
正面図、＠２図は第１図のメモリモジュールの右側（３
）図、第８図はメモリモジュールの上面図、第４図に第
１図に示す０部の私大図、第す図は第８図に示すＤＨの
拡大図である。図において、（１）、（３）、（番）〜
（８１，（８）、 （９）は第６図ないしＩ！９図の従
来例に示したものと同等であるので説明を省略する。
１１υは内部にメモリエＯｉｌ＋及びチップコンデンサ
１！１ｔ−相互に、あるいに外部導体と電気的に接続す
るため内部配線１４１ ｔ Ｍした配線層＋６１と、配
線層）５）と９しを電気的に絶縁する絶縁層１Ｂ）とを
備えたプリント配線基板１ 、１Ｊ２１はプリント配線
基板ｌαυと同機能を持ち、実装部分が１複しないよう
にメモリエ０１ｌｌｉ’ｌ（ｉしたプリント配線基板ｆ
ｉ＋ 、 ＋７１はメモリエＯ１ｌν及びチップコンデ
ンサ（２）の実装部分にグリ／ト配線基板σＤ、プリン
ト配線基板ｓ ［＋２１内部配碌；４１と電気的接続を
行うために設けられた電子部品の実装用パッド、賭は外
部のソケットとプリント配ｓｉ板１ （１１） 、グリ
ント配ｌｌｉ！基板ｇ圓各々の外部接続用パッド（８）
を電気的にまたプリント配線基板Ｉ Ｃ１１） 、プリ
ント配線基板Ｂαカを物理的に接続するための外部接続
用端子である。なお、外部接続用パッド（８）は外部接
続用端子α３１をハンダ付けにより固定する役割も兼ね
備えている。
１！１ｔ−相互に、あるいに外部導体と電気的に接続す
るため内部配線１４１ ｔ Ｍした配線層＋６１と、配
線層）５）と９しを電気的に絶縁する絶縁層１Ｂ）とを
備えたプリント配線基板１ 、１Ｊ２１はプリント配線
基板ｌαυと同機能を持ち、実装部分が１複しないよう
にメモリエ０１ｌｌｉ’ｌ（ｉしたプリント配線基板ｆ
ｉ＋ 、 ＋７１はメモリエＯ１ｌν及びチップコンデ
ンサ（２）の実装部分にグリ／ト配線基板σＤ、プリン
ト配線基板ｓ ［＋２１内部配碌；４１と電気的接続を
行うために設けられた電子部品の実装用パッド、賭は外
部のソケットとプリント配ｓｉ板１ （１１） 、グリ
ント配ｌｌｉ！基板ｇ圓各々の外部接続用パッド（８）
を電気的にまたプリント配線基板Ｉ Ｃ１１） 、プリ
ント配線基板Ｂαカを物理的に接続するための外部接続
用端子である。なお、外部接続用パッド（８）は外部接
続用端子α３１をハンダ付けにより固定する役割も兼ね
備えている。
次に動作について説明する。ソケットなどの外部導体を
通じて外部接続用端子ａ３から入力されたメモリエＯＩ
ＩＩ ’ＩＩＩ御用信号、及びメモリエ０１１への書き
込み時の記憶データ備考は、それぞれプリント配線基板
ＩＱυとプリント配線基板ｇ １Ｊ２１各々の外部接続
用パッド（８）、内部配４１ ［４＋ 、スルーホール
（９１などを介して実装用パッド（７）に送られプリン
ト配線基板ｉ ｔｒｕ 、及びプリント配線基板２０匂
上に実装されているメモリエ０１１１に入力される。こ
のとき、プリント配線基板１１．ｌ□１ｌＶＣ実装され
ているメモＩＪ 工Ｏｏｎにのみ必要な入力信号に対し
てはプリント配線基板ｓａ匂に、外ｔＮｋ＊続用端子峙
の取りつけのための外部接続用パッド（８）ヲ設けるだ
けで、そのパッド（８；からの内部配４ｔｊ４１は不要
である。プリント配線基板ｇ（ｌりに実装されているメ
モリ１０１１１にのみ必要な入力信号も上述と同様に処
理することがで色る。メモ！Ｊ Ｉ ａ ｍからの読み
出し時は、制御信号は上述のように入力されるが、メモ
リエＣ…からの記憶データは逆に実装用パッド（］；か
ら内部配線４（、スルーホール（９１などを介して、外
部接続用パッド（８）、外部接続用端子０濁を通って外
部に出力される。この場合にも明らかなように、プリン
ト配線基板１（６）には、これに実装されているメモリ
ＩＣ１！１から出力される信号伝送の内部配４ｉＡ＋４
１のみを施せばよい。プリント配線基板２ （＋２＋、
ζついても同様である。
通じて外部接続用端子ａ３から入力されたメモリエＯＩ
ＩＩ ’ＩＩＩ御用信号、及びメモリエ０１１への書き
込み時の記憶データ備考は、それぞれプリント配線基板
ＩＱυとプリント配線基板ｇ １Ｊ２１各々の外部接続
用パッド（８）、内部配４１ ［４＋ 、スルーホール
（９１などを介して実装用パッド（７）に送られプリン
ト配線基板ｉ ｔｒｕ 、及びプリント配線基板２０匂
上に実装されているメモリエ０１１１に入力される。こ
のとき、プリント配線基板１１．ｌ□１ｌＶＣ実装され
ているメモＩＪ 工Ｏｏｎにのみ必要な入力信号に対し
てはプリント配線基板ｓａ匂に、外ｔＮｋ＊続用端子峙
の取りつけのための外部接続用パッド（８）ヲ設けるだ
けで、そのパッド（８；からの内部配４ｔｊ４１は不要
である。プリント配線基板ｇ（ｌりに実装されているメ
モリ１０１１１にのみ必要な入力信号も上述と同様に処
理することがで色る。メモ！Ｊ Ｉ ａ ｍからの読み
出し時は、制御信号は上述のように入力されるが、メモ
リエＣ…からの記憶データは逆に実装用パッド（］；か
ら内部配線４（、スルーホール（９１などを介して、外
部接続用パッド（８）、外部接続用端子０濁を通って外
部に出力される。この場合にも明らかなように、プリン
ト配線基板１（６）には、これに実装されているメモリ
ＩＣ１！１から出力される信号伝送の内部配４ｉＡ＋４
１のみを施せばよい。プリント配線基板２ （＋２＋、
ζついても同様である。
なおＪ：記実施列ではメモリモジュールについて説明し
たが、プリント配線基板に実装される電子部品は種類を
問わず、数量についても制限げない。また、上記実施Ｗ
１は片面実装用のプリント配線基板２枚を使用したが、
両面実装用のプリント基板を用いても良く、プリント配
線基板の枚数についても制限はない。
たが、プリント配線基板に実装される電子部品は種類を
問わず、数量についても制限げない。また、上記実施Ｗ
１は片面実装用のプリント配線基板２枚を使用したが、
両面実装用のプリント基板を用いても良く、プリント配
線基板の枚数についても制限はない。
以上のようにこの発明によれば、複数のプリント配線基
板を層状に菫ね、相対するプリント配線基板の電子部品
実装部分と重複しないように電子部品１に実装したので
、厚さｔあまり変えずに配線自由度のめるプリント配線
基板設計ができ、高信頼性でノイズに強い電子回路装置
が得られる。また上記複数のプリント配線基板どうしを
外部接続用端子にて電気的に接続したので上記の効果の
対象となる従来のプリント配線基板上に電子部品を実装
した電子回路装置と外部の接続（関して住換性が得られ
る効果がある。
板を層状に菫ね、相対するプリント配線基板の電子部品
実装部分と重複しないように電子部品１に実装したので
、厚さｔあまり変えずに配線自由度のめるプリント配線
基板設計ができ、高信頼性でノイズに強い電子回路装置
が得られる。また上記複数のプリント配線基板どうしを
外部接続用端子にて電気的に接続したので上記の効果の
対象となる従来のプリント配線基板上に電子部品を実装
した電子回路装置と外部の接続（関して住換性が得られ
る効果がある。
第１図はこの発明に係る電子回路装置の一実施列による
メモリモジュールを示す正面図、第８図ｒｉ＠１図のメ
モリモジュールの右１ｉｉｌ−図。 第３図は第１図のメモリモジュールの上面図。 第４図は第１図に示すＣ耶の拡大図、第６図は第８図に
示すＤ部拡大図、第６図は従来のビンソケットタイプの
メモリモジュールを示す正面図、第７図にＩＩＩ６図の
メモリモジュールの右側面図％第８図は第６図に示すＡ
耶の拡大図、第９図に第７図に示すＢ部の拡大図でおる
。 図におりて、４１にメモリエＯ、＋２１はチップコンデ
ンサ、、＋ｌｔｉ内部配線、・６）は配線層、ｉｌｌは
絶縁層、１７１ Ｆｉ実装用パッド、（８１は外部接続
用パッド、（９）はスルーホール、ｄυはプリント配線
基板１、（１カはプリント配線基板２．０濁は外部接続
用端子である。 なお１図中、同一符号は同一 又は相当部分を示す。
メモリモジュールを示す正面図、第８図ｒｉ＠１図のメ
モリモジュールの右１ｉｉｌ−図。 第３図は第１図のメモリモジュールの上面図。 第４図は第１図に示すＣ耶の拡大図、第６図は第８図に
示すＤ部拡大図、第６図は従来のビンソケットタイプの
メモリモジュールを示す正面図、第７図にＩＩＩ６図の
メモリモジュールの右側面図％第８図は第６図に示すＡ
耶の拡大図、第９図に第７図に示すＢ部の拡大図でおる
。 図におりて、４１にメモリエＯ、＋２１はチップコンデ
ンサ、、＋ｌｔｉ内部配線、・６）は配線層、ｉｌｌは
絶縁層、１７１ Ｆｉ実装用パッド、（８１は外部接続
用パッド、（９）はスルーホール、ｄυはプリント配線
基板１、（１カはプリント配線基板２．０濁は外部接続
用端子である。 なお１図中、同一符号は同一 又は相当部分を示す。
Claims (1)
- 半導体集積回路などの電子部品をプリント配線基板に実
装した電子回路装置において、複数のプリント配線基板
を層状に重ね、相対するプリント配線基板の電子部品実
装部分と重複しないように電子部品を実装し、上記複数
のプリント配線基板どうしを外部との電気的接続用端子
にて電気的に接続したことを特徴とする電子回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2032804A JPH03236299A (ja) | 1990-02-13 | 1990-02-13 | 電子回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2032804A JPH03236299A (ja) | 1990-02-13 | 1990-02-13 | 電子回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03236299A true JPH03236299A (ja) | 1991-10-22 |
Family
ID=12369030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2032804A Pending JPH03236299A (ja) | 1990-02-13 | 1990-02-13 | 電子回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03236299A (ja) |
-
1990
- 1990-02-13 JP JP2032804A patent/JPH03236299A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7035116B2 (en) | Memory system and memory subsystem | |
| JP2005141741A (ja) | メモリシステムおよび方法 | |
| US5319243A (en) | Electronic assembly with first and second substrates | |
| JPS6077452A (ja) | 複数の集積回路作動電圧を供給する装置 | |
| JPH09205283A (ja) | 半導体モジュール及びメモリモジュール | |
| US11764151B2 (en) | Connection of several circuits of an electronic chip | |
| JP3994379B2 (ja) | 配線用補助パッケージおよび印刷回路配線板の配線レイアウト構造 | |
| JP2633036B2 (ja) | 制御装置 | |
| JPH03236299A (ja) | 電子回路装置 | |
| KR100810613B1 (ko) | 개별소자들의 개선된 배치 구조를 갖는 메모리 모듈 | |
| JP2941050B2 (ja) | ディスクドライブ装置及びこれを備えた情報処理装置 | |
| JPH11119862A (ja) | プリント配線板ユニット、および電子機器 | |
| JPS60240140A (ja) | チップへの信号供給方法 | |
| JP2736052B2 (ja) | 半導体装置 | |
| TW536669B (en) | High-speed memory device, socket mounting structure for mounting a high-speed memory device and mounting method of mounting high-speed memory device | |
| JP2650742B2 (ja) | メモリ・モジュール | |
| US20220122954A1 (en) | Semiconductor device | |
| JP2537926B2 (ja) | 半導体メモリを使用する電子機器のプリント基板 | |
| JP2736053B2 (ja) | メモリ・モジュール | |
| JP2515755B2 (ja) | 半導体装置 | |
| JP2736051B2 (ja) | メモリ・モジュール | |
| JP2512521Y2 (ja) | 電子機器ユニット | |
| JPH0517900Y2 (ja) | ||
| JP2853405B2 (ja) | カード型通信装置 | |
| JPH02288292A (ja) | 半導体装置 |