JP2941050B2 - ディスクドライブ装置及びこれを備えた情報処理装置 - Google Patents
ディスクドライブ装置及びこれを備えた情報処理装置Info
- Publication number
- JP2941050B2 JP2941050B2 JP2331554A JP33155490A JP2941050B2 JP 2941050 B2 JP2941050 B2 JP 2941050B2 JP 2331554 A JP2331554 A JP 2331554A JP 33155490 A JP33155490 A JP 33155490A JP 2941050 B2 JP2941050 B2 JP 2941050B2
- Authority
- JP
- Japan
- Prior art keywords
- disk
- disk drive
- information processing
- signal
- drive device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ディスクドライブ装置及びこれを備えた情
報処理装置に関する。
報処理装置に関する。
［従来の技術］ 従来、ディスクドライブ装置を情報処理装置内部に実
装するに際しては、ディスクドライブ装置と印刷回路板
搭載ユニット、あるいは、ディスクドライブ装置と電源
との間を接続する必要がある。この場合、ケーブル本数
を削減するため、印刷回路板上にディスクドライブ装置
との電気的接合をなすコネクタと、該コネクタを通じて
ディスクドライブ装置に入出力される電気信号を印刷回
路板の外部に対し入出力するコネクタとを設けたものが
あった。
装するに際しては、ディスクドライブ装置と印刷回路板
搭載ユニット、あるいは、ディスクドライブ装置と電源
との間を接続する必要がある。この場合、ケーブル本数
を削減するため、印刷回路板上にディスクドライブ装置
との電気的接合をなすコネクタと、該コネクタを通じて
ディスクドライブ装置に入出力される電気信号を印刷回
路板の外部に対し入出力するコネクタとを設けたものが
あった。
該従来技術を第18図を用いて説明する。
該複数台のディスクドライブ装置32がネジ止め等によ
り固定される。
り固定される。
その印刷回路板31上に設置されたディスクドライブ装
置32近傍には、印刷回路板31とディスクドライブ装置32
との電気的接合をなすコネクタ33が実装されており、こ
のコネクタ33にディスクドライブ装置32からのコネクタ
付きケーブル36が接合されている。
置32近傍には、印刷回路板31とディスクドライブ装置32
との電気的接合をなすコネクタ33が実装されており、こ
のコネクタ33にディスクドライブ装置32からのコネクタ
付きケーブル36が接合されている。
また、前記印刷回路板31の一端部には外部との接続を
行うためのコネクタ34が実装されている。
行うためのコネクタ34が実装されている。
さらに、印刷回路板31の外形寸法は、印刷回路板搭載
ユニット40に、実装可能な大きさとされている。
ユニット40に、実装可能な大きさとされている。
印刷回路板搭載ユニット40には、内部後側に接続用印
刷回路板41が配置されている。
刷回路板41が配置されている。
この接続用印刷回路板41には、電源用及び信号用の回
路等が設けられている。また、印刷回路板31のコネクタ
34と接続されるコネクタ42が設けられている。
路等が設けられている。また、印刷回路板31のコネクタ
34と接続されるコネクタ42が設けられている。
また、通常、印刷回路板搭載ユニット40には、印刷回
路板31の案内及び位置決めを行う案内溝43が設けられて
おり、印刷回路板31を、確実に固定できるようになって
いる。
路板31の案内及び位置決めを行う案内溝43が設けられて
おり、印刷回路板31を、確実に固定できるようになって
いる。
これにより、印刷回路板31は、印刷回路板搭載ユニッ
ト40への実装と、接続用印刷回路板41との電気的接合と
を、同時になしうるものであった。
ト40への実装と、接続用印刷回路板41との電気的接合と
を、同時になしうるものであった。
従って、外部とディスクドライブ装置32との接続は、
印刷回路板31上のコネクタと印刷された回路とを介して
行われ、外部とディスクドライブとを、直接、つなぐケ
ーブルを必要としないというものであった。
印刷回路板31上のコネクタと印刷された回路とを介して
行われ、外部とディスクドライブとを、直接、つなぐケ
ーブルを必要としないというものであった。
なお、このような技術については、特開平１−112586
号に記載が有る。
号に記載が有る。
［発明が解決しようとする課題］ しかし、上記従来技術は、複数台のディスクドライブ
装置32を同一の印刷回路板31上に実装し、該印刷回路板
31上に設けたコネクタ34を用いて外部との接合を行うこ
とで、印刷回路板31上のディスクドライブ装置32群と外
部との接合を行うケーブル本数を削減するというもので
ある。
装置32を同一の印刷回路板31上に実装し、該印刷回路板
31上に設けたコネクタ34を用いて外部との接合を行うこ
とで、印刷回路板31上のディスクドライブ装置32群と外
部との接合を行うケーブル本数を削減するというもので
ある。
そのため、該印刷回路板31は、ディスクドライブ装置
32を実装するためにのみ使用されている。
32を実装するためにのみ使用されている。
また、ディスクドライブ装置32の群と印刷回路板31と
は、ディスクドライブ装置32のコネクタ付きケーブル36
と印刷回路板31上のコネクタ33とで接合されているとい
う問題がある。
は、ディスクドライブ装置32のコネクタ付きケーブル36
と印刷回路板31上のコネクタ33とで接合されているとい
う問題がある。
すなわち、ディスクドライブ装置の小型化を図って
も、従来技術のコネクタとケーブルとによる接続では、
実装基板あるいはディスクドライブ装置に占める、コネ
クタ部の面積割合が大きくなり、ディスクドライブ装置
の小型化が有効とならなかった。
も、従来技術のコネクタとケーブルとによる接続では、
実装基板あるいはディスクドライブ装置に占める、コネ
クタ部の面積割合が大きくなり、ディスクドライブ装置
の小型化が有効とならなかった。
また、該ディスクドライブ装置と、CPU素子、メモリ
素子等により構成される情報処理部とを同一の基板に実
装することについて考慮されていなかった。
素子等により構成される情報処理部とを同一の基板に実
装することについて考慮されていなかった。
本発明の目的は、小型化を図ることができ、メモリカ
ードのように使用することができるディスクドライブ装
置、及びこれを備えている情報処理装置を提供すること
である。
ードのように使用することができるディスクドライブ装
置、及びこれを備えている情報処理装置を提供すること
である。
［課題を解決するための手段］ 本発明は、ディスクドライブと、上記ディスクドライ
ブをデータアクセス制御信号に基づいて制御するディス
クドライブ制御手段と、上記情報処理装置のメモリカー
ド接続コネクタに接続可能な接続手段と、上記接続手段
を介して入力されるコントロール信号とデータバス信号
とアドレスバス信号とから、データ信号と上記ディスク
アクセス制御信号とを生成するインタフェース手段と、
上記情報処理装置から上記接続手段を介して入力される
モード切替信号に応じてメモリカードモードとディスク
モードとに切替え、該メモリカードモードのときに、上
記インタフェース手段が生成した上記データ信号と上記
ディスクアクセス制御手段とを上記ディスク制御手段へ
与え、該ディスクモードのときに、上記接続手段を介し
て入力されるデータ信号とディスクアクセス制御信号と
を上記ディスク制御手段へ与える選択手段と、を有する
ことを特徴とするディスクドライブ装置を提供する。
ブをデータアクセス制御信号に基づいて制御するディス
クドライブ制御手段と、上記情報処理装置のメモリカー
ド接続コネクタに接続可能な接続手段と、上記接続手段
を介して入力されるコントロール信号とデータバス信号
とアドレスバス信号とから、データ信号と上記ディスク
アクセス制御信号とを生成するインタフェース手段と、
上記情報処理装置から上記接続手段を介して入力される
モード切替信号に応じてメモリカードモードとディスク
モードとに切替え、該メモリカードモードのときに、上
記インタフェース手段が生成した上記データ信号と上記
ディスクアクセス制御手段とを上記ディスク制御手段へ
与え、該ディスクモードのときに、上記接続手段を介し
て入力されるデータ信号とディスクアクセス制御信号と
を上記ディスク制御手段へ与える選択手段と、を有する
ことを特徴とするディスクドライブ装置を提供する。
また、他の発明は、ディスクドライブ装置と、該ディ
スクドライブ装置が接続される情報処理装置本体とを備
えた情報処理装置において、 上記ディスクドライブ装置は、ディスクドライブと、
上記ディスクドライブをデータアクセス制御信号に基づ
いて制御するディスクドライブ制御手段と、上記情報処
理装置のメモリカード接続コネクタに接続可能な接続手
段と、上記接続手段を介して入力されるコントロール信
号とデータバス信号とアドレスバス信号とから、データ
信号と上記ディスクアクセス制御信号とを生成するイン
タフェース手段と、上記情報処理装置から上記接続手段
を介して入力されるモード切替信号に応じてメモリカー
ドモードとディスクモードとに切替え、該メモリカード
モードのときに、上記インタフェース手段が生成した上
記データ信号と上記ディスクアクセス制御手段とを上記
ディスク制御手段へ与え、該ディスクモードのときに、
上記接続手段を介して入力されるデータ信号とディスク
アクセス制御信号とを上記ディスク制御手段へ与える選
択手段と、を有することを特徴とする情報処理装置を提
供する。
スクドライブ装置が接続される情報処理装置本体とを備
えた情報処理装置において、 上記ディスクドライブ装置は、ディスクドライブと、
上記ディスクドライブをデータアクセス制御信号に基づ
いて制御するディスクドライブ制御手段と、上記情報処
理装置のメモリカード接続コネクタに接続可能な接続手
段と、上記接続手段を介して入力されるコントロール信
号とデータバス信号とアドレスバス信号とから、データ
信号と上記ディスクアクセス制御信号とを生成するイン
タフェース手段と、上記情報処理装置から上記接続手段
を介して入力されるモード切替信号に応じてメモリカー
ドモードとディスクモードとに切替え、該メモリカード
モードのときに、上記インタフェース手段が生成した上
記データ信号と上記ディスクアクセス制御手段とを上記
ディスク制御手段へ与え、該ディスクモードのときに、
上記接続手段を介して入力されるデータ信号とディスク
アクセス制御信号とを上記ディスク制御手段へ与える選
択手段と、を有することを特徴とする情報処理装置を提
供する。
［作用］ ディスクドライブの接続される情報処理装置は、メモ
リカードと同様に、コントロール信号とアドアレス信
号、データバス信号により、ディスクドライブ装置から
データの読み出し、書き込みを行う。
リカードと同様に、コントロール信号とアドアレス信
号、データバス信号により、ディスクドライブ装置から
データの読み出し、書き込みを行う。
［実施例］ 以下、本札明の参考例及び実施例を図を用いて説明す
る。
る。
但し、本発明は、以下の実施例に限定されるものでは
ない。
ない。
参考例１ 第１図は、本参考例の超小型ディスクドライブ装置
（以下、SHDDという）１を基板に搭載した様子を示す斜
視図である。
（以下、SHDDという）１を基板に搭載した様子を示す斜
視図である。
基板２には、CPU素子３、メモリ素子４、デバイスコ
ントロール６等からなる情報処理部５が構成されてお
り、これらは基板配線８により電気的に接続されてい
る。さらに、本参考例においては、該基板２上には、SH
DD1が実装されている。すなわち、情報処理部５とSHDD1
とを同一基板上に設けている。
ントロール６等からなる情報処理部５が構成されてお
り、これらは基板配線８により電気的に接続されてい
る。さらに、本参考例においては、該基板２上には、SH
DD1が実装されている。すなわち、情報処理部５とSHDD1
とを同一基板上に設けている。
基板２上のSHDD1の周辺部には、基板配線８の延長で
ある接合端子部９が設けられている。一方、SHDD1には
該接合端子９と対応する位置に、リード部11が設けられ
ている。そして、SHDD1と、CPU素子３、メモリ素子４等
とは、該接合端子９とリード部11とにより電気的接続さ
れる構成となっている。
ある接合端子部９が設けられている。一方、SHDD1には
該接合端子９と対応する位置に、リード部11が設けられ
ている。そして、SHDD1と、CPU素子３、メモリ素子４等
とは、該接合端子９とリード部11とにより電気的接続さ
れる構成となっている。
SHDD1およびリード部11の詳細を第２図に示す。
SHDD1は、内部に磁気ディスク12と、磁気ディスク回
転制御部13と、磁気ヘッド14と、磁気ヘッド駆動制御部
15と、ディスクドライブ制御回路部10とを備えている。
転制御部13と、磁気ヘッド14と、磁気ヘッド駆動制御部
15と、ディスクドライブ制御回路部10とを備えている。
SHDD1の左右両側側面には、リード部11が設けられて
いる。
いる。
本参考例においては、リード部11としてDIP（Dual−i
n−line Package）式リード部111を採用している。
n−line Package）式リード部111を採用している。
そして、上述したように、これらの情報処理部５等と
の信号の入出力は、該DIP式リード部111を通じて行われ
る構成である。
の信号の入出力は、該DIP式リード部111を通じて行われ
る構成である。
本参考例のDIP式リード部111のリードの間隔は穴あき
基板のスルーホール間隔と等しくすべく、100MIL（2.54
mm）としている。リード間隔は、10MIL（0.254mm）の整
数倍で設定されることが望ましいが、これに限定される
ものではなく、任意のサイズに設定可能である。
基板のスルーホール間隔と等しくすべく、100MIL（2.54
mm）としている。リード間隔は、10MIL（0.254mm）の整
数倍で設定されることが望ましいが、これに限定される
ものではなく、任意のサイズに設定可能である。
なお、基板２上には、接合端子９として、DIP式リー
ド部111に対応する位置にスルーホールが設けられてい
る。
ド部111に対応する位置にスルーホールが設けられてい
る。
SHDD1の実装は、DIP式リード部111を、接合端子部９
であるスルーホールに挿入することでなされる。
であるスルーホールに挿入することでなされる。
すなわち、SHDD1は、DIP型電子部品と同様に、DIP式
リード部111をスルーホールに挿入することにより、自
らの基板２上への固定と、情報処理部５との電気的接続
とを、可能としている。
リード部111をスルーホールに挿入することにより、自
らの基板２上への固定と、情報処理部５との電気的接続
とを、可能としている。
上述のSHDD1において、第３図に示すように、DIP式リ
ード部111の電源ピン16とグランドピン17とは、対角の
位置に配置するようにしてもよい。
ード部111の電源ピン16とグランドピン17とは、対角の
位置に配置するようにしてもよい。
従来、TTL（transistor transistor logic）において
も電源ピン、グランドのピン配置は一意に設定されてお
り、そのピン配置に関して本参考例を採用することによ
り、SHDD1を基板２に実装する時の誤接続発生率を小さ
くすることができる。なお、DIP式以外の方式のコネク
タについても適用可能である。
も電源ピン、グランドのピン配置は一意に設定されてお
り、そのピン配置に関して本参考例を採用することによ
り、SHDD1を基板２に実装する時の誤接続発生率を小さ
くすることができる。なお、DIP式以外の方式のコネク
タについても適用可能である。
例えば、第４図に示すとおり、リード部11として、PL
CC（PLASTIC LEADED CHIP CARRIER）式リード部112を採
用するようにしてもよい。このPLCC式リード部112は、S
HDD1の外周側面下部に設けられている。この場合、SHDD
1は、PLCC式のリード部112と基板２上の接合端子部91と
を介して、情報処理部５と、電気的に接続される。更
に、SHDD1はPLCCと同様の手法により基板２に実装され
る。
CC（PLASTIC LEADED CHIP CARRIER）式リード部112を採
用するようにしてもよい。このPLCC式リード部112は、S
HDD1の外周側面下部に設けられている。この場合、SHDD
1は、PLCC式のリード部112と基板２上の接合端子部91と
を介して、情報処理部５と、電気的に接続される。更
に、SHDD1はPLCCと同様の手法により基板２に実装され
る。
また、第５図に示すように、リード部11として、QFP
式のリード部113を採用するようにしてもよい。このQFP
式のリード部113は、SHDD1の外周側面下部に設けられて
いる。この場合、SHDD1は、PLCC式と同様の手法により
基板２への実装及び接続が行われる。
式のリード部113を採用するようにしてもよい。このQFP
式のリード部113は、SHDD1の外周側面下部に設けられて
いる。この場合、SHDD1は、PLCC式と同様の手法により
基板２への実装及び接続が行われる。
また、第６図に示すように、リード部11として、PGA
（Pin Grid Array）式リード部114を採用するようにし
てもよい。PGA式リード部114は、SHDD1の下面に配置さ
れている。この場合、SHDD1は、DIP式と同様に、PGA式
リード部114を、基板２上の接続端子９として設けられ
たスルーホールに挿入することにより、基板２への実装
及び接続が行われる。
（Pin Grid Array）式リード部114を採用するようにし
てもよい。PGA式リード部114は、SHDD1の下面に配置さ
れている。この場合、SHDD1は、DIP式と同様に、PGA式
リード部114を、基板２上の接続端子９として設けられ
たスルーホールに挿入することにより、基板２への実装
及び接続が行われる。
以上のように、基板２に実装されるSHDD1において、
実装基板との接合部形状は、電子部品に用いられるあら
ゆる形状のものを採用することができる。
実装基板との接合部形状は、電子部品に用いられるあら
ゆる形状のものを採用することができる。
参考例２ 本参考例２は、参考例１とほぼ同様の構成となるが、
リード部11および接続端子９をSCSI（Small Computer s
ystem interface）仕様のコネクタに対応させた点にお
いて特徴を有する。
リード部11および接続端子９をSCSI（Small Computer s
ystem interface）仕様のコネクタに対応させた点にお
いて特徴を有する。
SHDD1のリード部11はSHDD1の任意の位置に任意の形状
で設置可能である。
で設置可能である。
そこで、本参考例においては、第７図に示すように、
SHDD1にSCSI仕様に対応したSCSI仕様リード部115を設け
ている。一方、基板２の上には、接続端子９としてSCSI
仕様のSCSIコネクタ92を設けている。第８図に、SCSI仕
様リード部115のピン配置を示す。
SHDD1にSCSI仕様に対応したSCSI仕様リード部115を設け
ている。一方、基板２の上には、接続端子９としてSCSI
仕様のSCSIコネクタ92を設けている。第８図に、SCSI仕
様リード部115のピン配置を示す。
SHDD1の実装は、SCSI仕様リード部115を、SCSIコネク
タ92に、直接、接続することにより完了する。
タ92に、直接、接続することにより完了する。
なお、本参考例では標準インターフェイスとしてSCSI
を例に取り上げたが、これに限定されるものではなく、
ESDI等のインターフェイス仕様にリード部11を一致させ
ることも容易に可能である。
を例に取り上げたが、これに限定されるものではなく、
ESDI等のインターフェイス仕様にリード部11を一致させ
ることも容易に可能である。
また、グランド信号を削除して、第９図に示すとお
り、SHDD1TP情報処理部５との接続信号線数、すなわち
リード部11のピン数を18本とすることもできる。
り、SHDD1TP情報処理部５との接続信号線数、すなわち
リード部11のピン数を18本とすることもできる。
この場合、18本の接続信号は、９本のコントロール信
号（ATN,BSY,ACK,RST,MSG,SEL,C/D,REQ,I/O）と、９本
のデータバス（8bitデータ＋1bitパリティ）とから構成
されている。
号（ATN,BSY,ACK,RST,MSG,SEL,C/D,REQ,I/O）と、９本
のデータバス（8bitデータ＋1bitパリティ）とから構成
されている。
なお、電源供給線（電源、グランド）も、リード部11
より取り込む場合、接続線数は20本で実現可能である。
より取り込む場合、接続線数は20本で実現可能である。
参考例３ 本参考例におけるSHDD1の構成を第10図を用いて説明
する。
する。
SHDD1は、内蔵ディスクインターフェイス制御部72、
ディスクドライブ装置制御回路部10を備えている。この
場合、ディスクドライブ制御回路部10は、リード／ライ
ト回路部や磁気ヘッド位置決め制御回路部等を含んだも
のである。また、SHDD1接続状態を検出する接続検出部1
8を備えている。
ディスクドライブ装置制御回路部10を備えている。この
場合、ディスクドライブ制御回路部10は、リード／ライ
ト回路部や磁気ヘッド位置決め制御回路部等を含んだも
のである。また、SHDD1接続状態を検出する接続検出部1
8を備えている。
本参考例の内蔵ディスクインターフェイス制御部72
は、情報処理部５との接続信号にアドレスバス、データ
バス、メモリ制御信号とを有している。これによりSHDD
1をメモリカード的に用いることができる構成である。
は、情報処理部５との接続信号にアドレスバス、データ
バス、メモリ制御信号とを有している。これによりSHDD
1をメモリカード的に用いることができる構成である。
また、接続検出部18は、該信号を用いてSHDD1の基板
２の接続を確認するための接続検出信号を有している。
該接続検出信号は、接続部120を通じて出力されるもの
で、SHDD認識信号と接続確認信号とからなる。
２の接続を確認するための接続検出信号を有している。
該接続検出信号は、接続部120を通じて出力されるもの
で、SHDD認識信号と接続確認信号とからなる。
なお、SHDD認識信号とは、メモリカードにおけるRAM,
ROMの識別信号にあたり、SHDD接続の場合RAM識別信号と
同一である。
ROMの識別信号にあたり、SHDD接続の場合RAM識別信号と
同一である。
さらに、本実施例においては、SHDD1と外部回路との
接合部120に、つまり、参考例１のリード部11に相当す
る部分に、メモリカードの装着に用いられるマイクロト
ライビーム方式コネクタ121を採用している。該マイク
ロトライビーム方式コネクタ121を、第11図に示した。
なお、図示しないが、該SHDD1の実装される基板上に
も、該マイクロトライビーム方式コネクタ121に対応す
る接合コネクタが設けられている。
接合部120に、つまり、参考例１のリード部11に相当す
る部分に、メモリカードの装着に用いられるマイクロト
ライビーム方式コネクタ121を採用している。該マイク
ロトライビーム方式コネクタ121を、第11図に示した。
なお、図示しないが、該SHDD1の実装される基板上に
も、該マイクロトライビーム方式コネクタ121に対応す
る接合コネクタが設けられている。
SHDD1のマイクロトライビーム方式コネクタ121を、基
板上に設けられているコネクタ（図示せず）に差し込む
ことにより、SHDD1の実装は完了する。
板上に設けられているコネクタ（図示せず）に差し込む
ことにより、SHDD1の実装は完了する。
すると、この時、接続検出部18はSHDD認識信号と接続
確認信号を情報処理部５に対して送出し、接続が確認さ
れる。
確認信号を情報処理部５に対して送出し、接続が確認さ
れる。
また、データ書き込み時、内蔵ディスクインターフェ
イス制御部72は、接合部120を通じて入力されるアドレ
スバスとメモリ制御信号とデータバスと用いて、ディス
クアクセス制御信号とデータを生成し、ディスクドライ
ブ制御回路部10に送出する。
イス制御部72は、接合部120を通じて入力されるアドレ
スバスとメモリ制御信号とデータバスと用いて、ディス
クアクセス制御信号とデータを生成し、ディスクドライ
ブ制御回路部10に送出する。
ディスクドライブ制御回路部10では、該ディスクアク
セス制御信号と該データとを用いて磁気ディスク12への
書き込みを行う。
セス制御信号と該データとを用いて磁気ディスク12への
書き込みを行う。
なお、データ読み出し時には、上記と逆の動作により
実現される。
実現される。
本参考例によれば、メモリカードにおいて使用されて
いるデータバス、アドレスバス、制御信号により、SHDD
1の動作制御が可能になる。すなわち、該SHDD1を搭載す
る情報処理装置のシステムバスと、SHDD1との、直接接
続が可能となる。そのため、ディスクドライブ接続の仕
様の異なるコンピュータ等とも接続可能である。
いるデータバス、アドレスバス、制御信号により、SHDD
1の動作制御が可能になる。すなわち、該SHDD1を搭載す
る情報処理装置のシステムバスと、SHDD1との、直接接
続が可能となる。そのため、ディスクドライブ接続の仕
様の異なるコンピュータ等とも接続可能である。
なお、接合部120の形状は、これに限定されるもので
はなく、例えば、第12図に示した多接点ロータリ接触方
式コネクタ122でもよい。
はなく、例えば、第12図に示した多接点ロータリ接触方
式コネクタ122でもよい。
実施例１ SHDD1をディスクドライブ装置モードとメモリカード
との２つのモードでの仕様を可能とする実施例につい
て、第13図を用いて説明する。
との２つのモードでの仕様を可能とする実施例につい
て、第13図を用いて説明する。
SHDD1は、磁気ディスク12と、内蔵ディスクインター
フェイス制御部72と、SHDD1の接続検出部18と、ディス
クドライブ制御回路部10とを含んで構成されている。
フェイス制御部72と、SHDD1の接続検出部18と、ディス
クドライブ制御回路部10とを含んで構成されている。
さらに本実施例においては、選択回路部19を備えてい
る。またSHDD1の外部にはディスクインターフェイス制
御部71が設けられている。
る。またSHDD1の外部にはディスクインターフェイス制
御部71が設けられている。
選択回路部19は、外部から入力されるモード切り替え
信号によりディスクインターフェイス制御部71と内蔵デ
ィスクインターフェイス制御部72とを選択して、それぞ
れディスクモード、メモリカードモードとする構成とな
っている。
信号によりディスクインターフェイス制御部71と内蔵デ
ィスクインターフェイス制御部72とを選択して、それぞ
れディスクモード、メモリカードモードとする構成とな
っている。
磁気ディスク12、内蔵ディスクインターフェイス制御
部72、SHDD1の接続検出部18、ディスクドライブ制御回
路部10については、第10図で説明したものと同様であ
る。なお、内蔵ディスクインターフェイス制御部72につ
いて、ここで改めて説明すると、これは、接合部120を
通じて入力されるアドレスバスとメモリ制御信号とデー
タバスとを用いて、ディスクアクセス制御信号とデータ
を生成し、ディスクドライブ制御回路部10に送出するも
のである。
部72、SHDD1の接続検出部18、ディスクドライブ制御回
路部10については、第10図で説明したものと同様であ
る。なお、内蔵ディスクインターフェイス制御部72につ
いて、ここで改めて説明すると、これは、接合部120を
通じて入力されるアドレスバスとメモリ制御信号とデー
タバスとを用いて、ディスクアクセス制御信号とデータ
を生成し、ディスクドライブ制御回路部10に送出するも
のである。
動作を説明する。
ディスクモード時は、選択回路部19によりディスクイ
ンターフェイス制御部71が選択され、その出力信号であ
るディスクアクセス制御信号とデータとにより磁気ディ
スク12へのアクセスを行う。一方、メモリカードモード
時は、選択回路部19により内蔵ディスクインターフェイ
ス制御部72が選択され、その出力信号であるディスクア
クセス制御信号とデータとにより磁気ディスク12へのア
クセスが行われる。
ンターフェイス制御部71が選択され、その出力信号であ
るディスクアクセス制御信号とデータとにより磁気ディ
スク12へのアクセスを行う。一方、メモリカードモード
時は、選択回路部19により内蔵ディスクインターフェイ
ス制御部72が選択され、その出力信号であるディスクア
クセス制御信号とデータとにより磁気ディスク12へのア
クセスが行われる。
以上のように、本実施例においては、ディスクドライ
ブ装置を、ディスクモードと、メモリカードモードとで
使いわけることができる。
ブ装置を、ディスクモードと、メモリカードモードとで
使いわけることができる。
参考例４ 本参考例４は、SHDD実装ソケット23を用いてSHDD1の
基板実装を行う点に特徴を有するものである。
基板実装を行う点に特徴を有するものである。
第14図を用いて説明する。
本参考例４のSHDD1は第４図に示したPLCC式の接合部
形状、つまり、PLL式リード部112を有している。但し、
接合部の形状はこれに限定されるものではない。
形状、つまり、PLL式リード部112を有している。但し、
接合部の形状はこれに限定されるものではない。
基板２に固定される該SHDD実装用ソケット23は、SHDD
1を内蔵することのできる形状と大きさで内部には、該P
LL式リード部112に対応する接続端子９を備えている。
また、該SHDD実装用ソケット23の下面には、該SHDD実装
用ソケット23を基板に固定するための、基板実装用リー
ド部50が設けられている。
1を内蔵することのできる形状と大きさで内部には、該P
LL式リード部112に対応する接続端子９を備えている。
また、該SHDD実装用ソケット23の下面には、該SHDD実装
用ソケット23を基板に固定するための、基板実装用リー
ド部50が設けられている。
なお、SHDD実装用ソケット23は振動緩衝機能を有する
べき弾性体等の振動緩衝部材で作成されることが望まし
い。
べき弾性体等の振動緩衝部材で作成されることが望まし
い。
SHDD1をSHDD実装用ソケット23に挿入すると、SHDD1
は、基板に実装される 参考例５ 従来は、ディスクドライブ装置装着時、ネジ等による
基板の固定部に弾性体（ゴム等）を用いて振動緩衝機能
を実現していた。
は、基板に実装される 参考例５ 従来は、ディスクドライブ装置装着時、ネジ等による
基板の固定部に弾性体（ゴム等）を用いて振動緩衝機能
を実現していた。
しかし、本参考例は、CPU等を備えた情報処理部と同
一の基板上に、直接、SHDD1を、実装するものである。
従って、基板との接合部以外の位置において、振動緩衝
機能を実現する必要がある。
一の基板上に、直接、SHDD1を、実装するものである。
従って、基板との接合部以外の位置において、振動緩衝
機能を実現する必要がある。
本参考例は、SHDD1のソケットによる基板実装時を例
に、ソケット内において振動緩衝機能を実現したもので
ある。
に、ソケット内において振動緩衝機能を実現したもので
ある。
ソケットは、第14図の構造に限定されるものではな
い。例えば、振動時にも電気的な接続状態が維持される
ような構造とすることができる。以下、本参考例を第15
図を用いて説明する。
い。例えば、振動時にも電気的な接続状態が維持される
ような構造とすることができる。以下、本参考例を第15
図を用いて説明する。
SHDD実装用ソケット23には、内部の上側及び下側に
は、板ばねからなるダンパ部50が設けられている。
は、板ばねからなるダンパ部50が設けられている。
SHDD1は、SHDD実装用ソケット23内において、ダンパ
部50に支持されて、固定される。
部50に支持されて、固定される。
上記SHDD実装用ソケット23の下側面には、基板実装用
リード部51が設けられており、これにより、基板に接合
固定される構成である。また、SHDD1のリード部とSHDD
実装用ソケット23の基板実装用リード部51とはリード線
52により接続される。
リード部51が設けられており、これにより、基板に接合
固定される構成である。また、SHDD1のリード部とSHDD
実装用ソケット23の基板実装用リード部51とはリード線
52により接続される。
なお、ダンパ部50は板バねによるものに限定されるも
のではなく、第16図に示すように、ゴム等の弾性体材53
であっても良い。
のではなく、第16図に示すように、ゴム等の弾性体材53
であっても良い。
またSHDD1のリード部11とSHDD実装用ソケット23のリ
ード部51との接合は、リード線を用いる方法に限定され
るものではなく、第16図に示すように圧着式を用いても
よい。
ード部51との接合は、リード線を用いる方法に限定され
るものではなく、第16図に示すように圧着式を用いても
よい。
また、SHDD1を装着したSHDD実装用ソケット23を１つ
のSHDDと見ることも可能である。
のSHDDと見ることも可能である。
本参考例においては、基板上の振動衝撃を、実装用ソ
ケット23とSHDD1との間において吸収することが可能で
ある。
ケット23とSHDD1との間において吸収することが可能で
ある。
参考例６ 本参考例６は、第17図に示すとおり、SHDD1の積層化
を行ったものである。
を行ったものである。
本参考例のSHDD1には、参考例１と同様にリード部11
が設けられている。このリード部11は、基板に設けられ
たスルーホールに挿入するDIP式リード部111である。さ
らに、本参考例においては、該DIP式リード部111の上側
に、スルーホールと同一形状で、他のDIP式リード部111
を挿入可能な挿入部24を備えている。
が設けられている。このリード部11は、基板に設けられ
たスルーホールに挿入するDIP式リード部111である。さ
らに、本参考例においては、該DIP式リード部111の上側
に、スルーホールと同一形状で、他のDIP式リード部111
を挿入可能な挿入部24を備えている。
上記リード部11の構造により、SHDD1を他のSHDD1に積
み重ねて、上側のSHDD1のDIP式リード部111を、下側のS
HDD1の挿入部24に挿入することにより、複数のSHDD1の
リード部11で接合することができる。これにより、SHDD
1を積層化して実装することができる。
み重ねて、上側のSHDD1のDIP式リード部111を、下側のS
HDD1の挿入部24に挿入することにより、複数のSHDD1の
リード部11で接合することができる。これにより、SHDD
1を積層化して実装することができる。
更に、上記リード部11に設けた挿入部24には、例え
ば、SISCの終端抵抗等着脱の必要のある電子部品の挿入
接合に使用することも可能である。
ば、SISCの終端抵抗等着脱の必要のある電子部品の挿入
接合に使用することも可能である。
本参考例においては、SHDD1の積層化が可能で、SHDD1
の増設時にも新たな実装面積を必要とせず、実装基板を
有効活用すことができる。また、上記参考例は、SHDD1
の最も広い側面を基板面に接して実装したものである
が、基板面に接するSHDD側面はSHDD設置方向の条件にの
み規定される。
の増設時にも新たな実装面積を必要とせず、実装基板を
有効活用すことができる。また、上記参考例は、SHDD1
の最も広い側面を基板面に接して実装したものである
が、基板面に接するSHDD側面はSHDD設置方向の条件にの
み規定される。
［発明の効果］ 以上説明したように、本発明においては、ディスクド
ライブ装置をメモリカードのように使用することができ
る。
ライブ装置をメモリカードのように使用することができ
る。
第１図は参考例１の全体斜視図、第２図はDIP式リード
部を採用したディスクドライブ装置の上面及び側面図、
第３図はDIP式リード部を採用したディスクドライブ装
置のピン配置図、第４図はPLCC式リード分を採用したデ
ィスクドライブ装置の全体斜視図、第５図はQFP式リー
ド部を採用したディスクドライブ装置の全体斜視図、第
６図はPGA式リード部を採用したディスクドライブ装置
の全体斜視図、第７図はSCSI仕様リード部を採用したデ
ィスクドライブ装置および基板の側面図、第８図はSCSI
のピン配置図、第９図はディスクドライブ装置のピン配
置図、第10図はメモリイメージでの使用を可能とするデ
ィスクドライブ装置のブロック図、第11図は接合部形状
にマイクロトライビームコネクタを採用したディスクド
ライブ装置全体斜視図、第12図は接合部形状に多接点ロ
ータリ接続コネクタを採用したディスクドライブ装置全
体斜視図、第13図はディスクドライブ装置とメモリイメ
ージとの２つのモードでの使用を可能とする本発明に係
る実施例１のディスクドライブ装置のブロック図、第14
図はPLCC式リード部を採用したディスクドライブ装置及
びそのソケットの全体斜視図、第15図はDIP式リード分
を採用したディスクドライブ装置の上面図及び側面図、
第16図はソケット内にダンパを設けた参考例の側面図、
第17図はディスクドライブ装置の積層化を図った参考例
の説明図、第18図は従来技術を示す斜視図である。 １……超小型磁気ディスク装置、２……基板、３……CP
U素子、４……メモリ素子、５……情報処理部、６……
ディスクコントローラ、８……基板配線、９……接合端
子部、10……ディスクドライブ制御回路部、11……リー
ド部、12……磁気ディスク、13……磁気ディスク回転制
御部、14……磁気ヘッド、15……磁気ヘッド駆動制御
部、16……電源ピン、17……グランドピン、18……接続
検出部、19……選択回路部、23……SHDD実装用ソケッ
ト、24……挿入部、31……印刷回路板、32……ディスク
ドライブ装置、33……コネクタ、34……コネクタ、36…
…コネクタ付きケーブル、40……印刷回路搭載ユニッ
ト、41……接続用印刷回路板、42……コネクタ、43……
案内溝、50……ダンパ部、51……基板実装用リード部、
52……リード部、53……弾性体材、71……ディスクイン
ターフェイス制御部、72……内蔵ディスクインターフェ
イス制御部、91……スルーホール、92……SISCコネク
タ、111……DIP式リード部、112……PLCC式リード部、1
13……QFP式リード部、114……PGA式リード部、115……
SISC仕様リード部、120……接合部、121……マイクロト
ライビーム方式コネクタ、122……多接点トータリ接続
方式コネクタ。
部を採用したディスクドライブ装置の上面及び側面図、
第３図はDIP式リード部を採用したディスクドライブ装
置のピン配置図、第４図はPLCC式リード分を採用したデ
ィスクドライブ装置の全体斜視図、第５図はQFP式リー
ド部を採用したディスクドライブ装置の全体斜視図、第
６図はPGA式リード部を採用したディスクドライブ装置
の全体斜視図、第７図はSCSI仕様リード部を採用したデ
ィスクドライブ装置および基板の側面図、第８図はSCSI
のピン配置図、第９図はディスクドライブ装置のピン配
置図、第10図はメモリイメージでの使用を可能とするデ
ィスクドライブ装置のブロック図、第11図は接合部形状
にマイクロトライビームコネクタを採用したディスクド
ライブ装置全体斜視図、第12図は接合部形状に多接点ロ
ータリ接続コネクタを採用したディスクドライブ装置全
体斜視図、第13図はディスクドライブ装置とメモリイメ
ージとの２つのモードでの使用を可能とする本発明に係
る実施例１のディスクドライブ装置のブロック図、第14
図はPLCC式リード部を採用したディスクドライブ装置及
びそのソケットの全体斜視図、第15図はDIP式リード分
を採用したディスクドライブ装置の上面図及び側面図、
第16図はソケット内にダンパを設けた参考例の側面図、
第17図はディスクドライブ装置の積層化を図った参考例
の説明図、第18図は従来技術を示す斜視図である。 １……超小型磁気ディスク装置、２……基板、３……CP
U素子、４……メモリ素子、５……情報処理部、６……
ディスクコントローラ、８……基板配線、９……接合端
子部、10……ディスクドライブ制御回路部、11……リー
ド部、12……磁気ディスク、13……磁気ディスク回転制
御部、14……磁気ヘッド、15……磁気ヘッド駆動制御
部、16……電源ピン、17……グランドピン、18……接続
検出部、19……選択回路部、23……SHDD実装用ソケッ
ト、24……挿入部、31……印刷回路板、32……ディスク
ドライブ装置、33……コネクタ、34……コネクタ、36…
…コネクタ付きケーブル、40……印刷回路搭載ユニッ
ト、41……接続用印刷回路板、42……コネクタ、43……
案内溝、50……ダンパ部、51……基板実装用リード部、
52……リード部、53……弾性体材、71……ディスクイン
ターフェイス制御部、72……内蔵ディスクインターフェ
イス制御部、91……スルーホール、92……SISCコネク
タ、111……DIP式リード部、112……PLCC式リード部、1
13……QFP式リード部、114……PGA式リード部、115……
SISC仕様リード部、120……接合部、121……マイクロト
ライビーム方式コネクタ、122……多接点トータリ接続
方式コネクタ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 斉木 栄作 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所マイクロエレクトロ ニクス機器開発研究所内 (72)発明者 川村 哲士 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所マイクロエレクトロ ニクス機器開発研究所内 (72)発明者 大井 深 神奈川県小田原市国府津2880番地 株式 会社日立製作所小田原工場内 (56)参考文献 特開 平１−189091（ＪＰ，Ａ) 特開 平４−44689（ＪＰ，Ａ) 特開 平３−30007（ＪＰ，Ａ) 特開 昭62−256295（ＪＰ，Ａ) 実開 平１−72629（ＪＰ，Ｕ) 実開 平４−54087（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) G11B 33/12 313 G11B 25/04 101 G06F 3/06 301 H01L 23/02 - 23/48 G06K 17/00
Claims (3)
- 【請求項１】情報処理装置に接続されて使用されている
ディスクドライブ装置において、 ディスクドライブと、 上記ディスクドライブをデータアクセス制御信号に基づ
いて制御するディスクドライブ制御手段と、 上記情報処理装置のメモリカード接続コネクタに接続可
能な接続手段と、 上記接続手段を介して入力されるコントロール信号とデ
ータバス信号とアドレスバス信号とから、データ信号と
上記ディスクアクセス制御信号とを生成するインタフェ
ース手段と、 上記情報処理装置から上記接続手段を介して入力される
モード切替信号に応じてメモリカードモードとディスク
モードとに切替え、該メモリカードモードのときに、上
記インタフェース手段が生成した上記データ信号と上記
ディスクアクセス制御手段とを上記ディスク制御手段へ
与え、該ディスクモードのときに、上記接続手段を介し
て入力されるデータ信号とディスクアクセス制御信号と
を上記ディスク制御手段へ与える選択手段と、 を有することを特徴とするディスクドライブ装置。 - 【請求項２】請求項１に記載のディスクドライブ装置に
おいて、 上記接続手段の接続状態を検出する接続検出部を有して
いることを特徴とするディスクドライブ装置。 - 【請求項３】ディスクドライブ装置と、該ディスクドラ
イブ装置が接続される情報処理装置本体とを備えた情報
処理装置において、 上記ディスクドライブ装置は、 ディスクドライブと、 上記ディスクドライブをデータアクセス制御信号に基づ
いて制御するディスクドライブ制御手段と、 上記情報処理装置のメモリカード接続コネクタに接続可
能な接続手段と、 上記接続手段を介して入力されるコントロール信号とデ
ータバス信号とアドレスバス信号とから、データ信号と
上記ディスクアクセス制御信号とを生成するインタフェ
ース手段と、 上記情報処理装置から上記接続手段を介して入力される
モード切替信号に応じてメモリカードモードとディスク
モードとに切替え、該メモリカードモードのときに、上
記インタフェース手段が生成した上記データ信号と上記
ディスクアクセス制御手段とを上記ディスク制御手段へ
与え、該ディスクモードのときに、上記接続手段を介し
て入力されるデータ信号とディスクアクセス制御信号と
を上記ディスク制御手段へ与える選択手段と、 を有することを特徴とする情報処理装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2331554A JP2941050B2 (ja) | 1990-11-28 | 1990-11-28 | ディスクドライブ装置及びこれを備えた情報処理装置 |
| US08/176,689 US6219909B1 (en) | 1990-11-28 | 1994-01-03 | Method of mounting disk drive apparatus |
| US09/812,582 US6856482B2 (en) | 1990-11-28 | 2001-03-21 | Disk drive apparatus and method of mounting same |
| US11/002,899 US7227712B2 (en) | 1990-11-28 | 2004-12-03 | Disk drive apparatus and method of mounting same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2331554A JP2941050B2 (ja) | 1990-11-28 | 1990-11-28 | ディスクドライブ装置及びこれを備えた情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04195987A JPH04195987A (ja) | 1992-07-15 |
| JP2941050B2 true JP2941050B2 (ja) | 1999-08-25 |
Family
ID=18244964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2331554A Expired - Fee Related JP2941050B2 (ja) | 1990-11-28 | 1990-11-28 | ディスクドライブ装置及びこれを備えた情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2941050B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69232757T2 (de) * | 1992-01-21 | 2003-02-06 | Fujitsu Ltd | Optisches Plattengerät mit reduzierten Abmessungen |
| JP2002175130A (ja) * | 2000-12-07 | 2002-06-21 | Toshiba Corp | 並列計算機および並列計算機システム |
| JP2012018431A (ja) * | 2010-07-06 | 2012-01-26 | Buffalo Inc | 外部記憶装置 |
| CN103593010A (zh) * | 2012-08-14 | 2014-02-19 | 鸿富锦精密工业（深圳）有限公司 | 硬盘固定装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3167303B2 (ja) * | 1989-06-28 | 2001-05-21 | 株式会社東芝 | パーソナルコンピュータ |
| JPH0444689A (ja) * | 1990-06-11 | 1992-02-14 | Nippon Steel Corp | 磁気ディスク装置 |
-
1990
- 1990-11-28 JP JP2331554A patent/JP2941050B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04195987A (ja) | 1992-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100290445B1 (ko) | 메모리모듈과 이 메모리모듈이 삽입되는 소켓 | |
| US5667388A (en) | Printed circuit board adapter carrier for input/output cards | |
| US6454572B1 (en) | Surface mount connector | |
| US7453692B2 (en) | Computer device with a modular transmission interface, the modular transmission interface, and an adaptor board | |
| US6313984B1 (en) | Low profile hard disk drive assembly mounting to computer motherboard | |
| JP2001052121A (ja) | カードコネクタ | |
| US6856482B2 (en) | Disk drive apparatus and method of mounting same | |
| US5500779A (en) | Disk drive memory card electrical interconnect | |
| JP2941050B2 (ja) | ディスクドライブ装置及びこれを備えた情報処理装置 | |
| US7542231B2 (en) | Disc drive apparatus having drive electronics top mounted on flexible printed circuit board | |
| JP3012184B2 (ja) | 実装装置 | |
| JP4695361B2 (ja) | 積層型メモリモジュールおよびメモリシステム | |
| JP2876723B2 (ja) | ディスク装置の片面制御基板 | |
| US20040266251A1 (en) | Electrical connector with integrated strain relief attachment clip | |
| CN215953778U (zh) | 一种用于信号引出的测试设备 | |
| JPH10215048A (ja) | プリント配線板及びプリント配線板の実装構造 | |
| JP4016587B2 (ja) | 電子部品及びその製造方法 | |
| JP2879232B2 (ja) | ディスク装置 | |
| JPH1197814A (ja) | 回路モジュール及び回路モジュールを内蔵した電子機器 | |
| US20020182926A1 (en) | Apparatus and method for packaging circuits | |
| JPH04291079A (ja) | 記録ディスク装置 | |
| TW202338847A (zh) | 記憶體系統 | |
| JP2599588Y2 (ja) | ピンヘッダー | |
| JP3020345U (ja) | 電子機器 | |
| KR19980082199A (ko) | 커넥터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |