JPS6077452A - 複数の集積回路作動電圧を供給する装置 - Google Patents

複数の集積回路作動電圧を供給する装置

Info

Publication number
JPS6077452A
JPS6077452A JP59078782A JP7878284A JPS6077452A JP S6077452 A JPS6077452 A JP S6077452A JP 59078782 A JP59078782 A JP 59078782A JP 7878284 A JP7878284 A JP 7878284A JP S6077452 A JPS6077452 A JP S6077452A
Authority
JP
Japan
Prior art keywords
integrated circuit
voltage
operating voltage
power distribution
circuit operating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59078782A
Other languages
English (en)
Inventor
アラン・コリン・バージエス
ロバート・オーチス・ラツソー
ジヨージ・エドワード・メルヴイン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS6077452A publication Critical patent/JPS6077452A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は多層誘電材料の集積回路パッケージ基板に関す
るもので、さらに詳細に述べれば、集積供給し得る基板
に関するものである。
［従来技術］ 集積回路装置を取付け、相互に連結するために、多層の
誘電体（たとえばセラミック）を使用することは衆知の
技術である。多層セラミック基板は、金属を蒸着したセ
ラミック素地を積層し、焼成して、モノリシックのセラ
ミック・パッケージとすることにより作成する。一度焼
成を行うと、多層セラミック基板は、以前は無駄であっ
た、或いはアクセス不能であった基板内の空間に配線を
含んだ三次元のパッケージ構造が生じる。
このような多層セラミック基板には、それぞれ所定の金
属蒸着パターンを有する複数の信号平面が含まれる。電
気的通路（バイア）が所定の信号平面を、相互に、基板
の集積回路取付面（以下これを上面と称する）におよび
入出力ピン平面（以下これを底面と称する）に接続する
６また、複数の電力配分面およびこれに付帯する通路が
含まれ、これにより底面の所定の入出力ピンに供給され
た位置に電気的に接続する。
現在の技術では、複数の作動電圧を必要とする大規模集
積回路チップの使用が普及している。さらに、異なる作
動電圧を必要とする異なるメーカーの集積回路を使用す
ることも一般に行われている。多重作動電圧が必要なこ
とは、以下に詳細に述べるように、多層セラミック基板
を複雑なものにし、収率や信頼性に影響を与える。
多層セラミック基板における作動電圧の配分は、一般に
各作動電圧のための電力配分面を設けることにより行わ
扛ている。二つ以上の通路により、底面の適当な入出力
ピンが電力配分面と電気的に接続される。適当な作ａ電
圧がボード又はカードから、または適当な電源を直接接
続することにより、各入出力ピンに供給される。通路は
また各電力配分面を上面の適当な集積回路取付位置に電
気的に接続し、これにより所要の作動電圧が各集積回路
チップに供給される。このように、別個の作動電圧がそ
れぞれに入出力ピンおよび電力配分面を必要とする。
［発明が解決しようとする問題点］ 上に述べた最新の回路パッケージ環境では、５種類また
はそれ以上の異なる作動電圧を必要とすることがある。
したがって、５個またはそれ以上のピンと、電力配分面
が必要となる場合がある。
残念ながら、回路パッケージ密度が増大するほど必要な
数の入出力ピンを設けることが困難になる。
さらに、各電力配分面は、−多層セラミック基板内に異
なる内部層を必要とする。内部層を増加することは、費
用が極端に高くなり、製造の歩留りおよび信頼性に悪影
響を与えることはよく知られている。結局、入出力ピン
に多ｆｆｉ電圧を必要とすることは、ボード又はカード
を複雑にするとともに、多重電圧を供給する電源も複雑
になる。したがって各電圧に入出力ピンと電力配分面を
必要とすることは、多重電圧集積回路、またはメーカー
の異なる集積回路を多層セラミック・パッケージ技術で
使用する能力を制限するものである。
したがって１本発明の目的は、集積回路取付面に多重作
動電圧を供給する改良された多層セラミック基板を提供
することにある。
本発明の他の目的は、各作動電圧について、それぞれ別
個の入出力ピンおよび電力配分面を必要としない多層セ
ラミック基板を提供することにある。
［問題点を解決するための手段］ 上記の目的は、多層セラミック基板の上面に第１の集積
回路作動電圧を供給する電圧供給手段と、入力が電圧供
給手段に電気的に接続され、出力に第２の非積回路作動
電圧を供給する電圧変換手段とを含むような多層セラミ
ック基板により達成される。上面には、第１の作動電圧
を複数の必要な作動電圧に変換するため、複数の電圧変
換手段を設けることができる。第１および他のすべての
作動電圧は、導電性のバス・システｔ＼により上面の適
当な集積回路取付位置に導かれる。
より詳細に説明すれば、第１の集積回路作動電圧は上面
にまで延び、底面の入出力ピンにも接続している電気ｆ
回路（バイア）により、直接または電圧変換手段は、電
気通路からの電圧を第２の集積回路作動電圧に落す作用
をする抵抗器であっても、ソリッドステートの分圧器（
たとえば作動増幅器）であってもよい。複数の電圧変換
手段を設けることができ、その入力は、電圧を複数の必
要な集積回路作動電圧に落す為、電気通路に接続される
。
」二面の集積回路作動電圧は、抵抗器または分圧器によ
り、電気通路に電気的に接続された主電力バスを設ける
ことにより、上面の適当な集積回路取付位置まで導かれ
る。主電力バスはまた上面に第１の作動電圧を供給する
ため、上面の所定の位置に通じている。複数の二次バス
は、それぞれが降圧用抵抗器または分圧器の出力に電気
的に接続しており、正しい集積回路数イ１位置に、低下
した電圧製供給する。
このように１本発明によれば、基板ピンは１つしか必要
なく、ボードおよび電源からはただ１うの作動電圧が供
給されればよい。さらに内部の電な降圧抵抗器または分
圧器により得られる。これらの抵抗器または分圧器は衆
知の方法で上面に作成することができ、多層セラミック
構造髪複雑にすることはない。各電圧に対する個別の入
出力ピンおよび電力配分板を設ける必要はなくなる。
［実施例］ 第１図は、本発明を用いた多層セラミック基板を示す。
多層積層板の詳細な構造、およびその製造技術は本発明
の一部をなすものでなく、回路パッケージ技術として衆
知のものである。したがって、第１図は単に代表的な入
出力ピン１５、信号面２３、集積回路取付パラ１く２６
、相互結合通路（バイア）２４、および取付けた非積回
路チップ２２を示すものである。
本発明によれば、第１の集積回路作動電圧は、多層セラ
ミック基板１０の上面に延びる電気通路（バイア）１１
により供給される。電気通路１１は、多層セラミック基
板作成中に、従来の方法で作成される。電気通路１１は
、第１図に示すように直接、または第２図により説明す
る電力配分面を通じて、電気的に入出力ピン１３に接続
される。
入出力ピン１３はボード又はカード（図示していない）
を通じ、または適当な電源に直接接続することしこより
、適当な集積回路作動電圧に接続される。
」二面では、電気通路１１は主バス１２に電気的に接続
さｔｃる。主バス１２は、３５で示す第１の作動電圧を
必要とする集積回路チップの位置に通じている。主バス
１２および配線３５は、他の上面金属蒸着（たとえばエ
ンジニアリング・チェンジ・パッド）と同時に、同じ方
法で製作しても、必要な通路パターンに従って上面にモ
リブデンまたは、他の導電性材料により別個に製作して
もよい。
本発明によれば、１個またはそれ以上の抵抗器１６また
は分圧器１８が主パス１２上の電圧裂、他の集積回路作
動電圧に下げるために設けられる。
この抵抗器または分圧器の出力は、第２の電圧を配線パ
ターン２０により必要な集積回路取付パッド２Ｊに供給
する二次バス１４に電気的に接続される。
抵抗器１６は、衆知の薄膜または厚膜技術（たとえば薄
膜真空蒸着もしくはメッキ、または導電性ペーストのス
クリーン印刷による厚膜）により作成することができ、
また１７に示すように、自動的にまたは手作業で（たと
えばレーザまたは研摩材を用いて）ｖｌ形することがで
きる。抵抗器１６は、表面に終端抵抗器を作成するのと
同時に作成することができる。分圧器１．８は主バス１
２と必要な二次バス１４の間に、上面に取付けた集積回
路作動増幅器とすることができる。主バス１２はまた、
オペレータが抵抗器１６またはレギュレータ１８の正し
い位置を点検するため、目視を助けるためにタブ２７を
含むことができる。
第１図にはまた、三次バス１９と、二次バス１４上の電
圧を下げるため三次バスを二次バスに接続する抵抗器１
３も示している。三次バス１９は主バス１２上の電圧を
下げる代りの手段である。
このように、降圧バスはいくつでも設けることが第１図
では、ただ１つの入出力ピンを用い、電力配分面を用い
ずに複数の作動電圧を供給することができることがわか
る。。このように、内部配線面の数、および入出力ピン
の数を減らすことができる。本発明は、」二面にバスと
抵抗器を設ける場所があれば、どのような多層セラミッ
ク基板の設言１にも応用することができる。
第２図は、第１図の実施例の変形を示す。第２図におい
て、電気通路１１は内部電力配分面２９および補助通路
２８により入出力ピン１３に接続されている。ピン１３
に与えられた電圧は、内部電力配分面２９により、集積
回路チップ２２のパッド３４に通じることができる。電
力配分面を使用したときは、バス１２を通して電圧が均
一になるように、複数の電気通路１１を使用することが
できる。
第２図はまた、二次バス１４の電圧を、チップ取付パッ
ド３３に伝える二次電力配分面３１の使用も示している
。バスの電圧を均一にするために第１図の実施例につい
て、−次電力配分面２９、および二次電力配分面３１の
いずれかまたは両方が使用できることは容易に理解でき
る。したがって、内部電力配分面および上面のバスの多
くの組合せが、上面の電圧変換手段として用いることが
でき、これにより基板に供給しなければならない数の作
動電圧を減らすことができる。
［発明の効果］ 本発明は、必要とされる直流電圧毎にそれぞれ電力配分
面及びピンを設ける必要をなくし、従って多層セラミッ
ク基板の歩留りを上げ且つコストを下げることができる
。
【図面の簡単な説明】
第１図は本発明の実施例を示す一部断面切欠斜視図、 第２図は第１図の実施例の変形を示す一部断面切欠斜視
図である。 ＦＩＧ、　１ ３ ＦＩＧ、　２

Claims (1)

  1. 【特許請求の範囲】 基板上面の所定の場所に設けられた集積回路装置を相互
    に連結するための内部配線を有する多層誘電材料の集積
    回路パッケージ基板において、該基板上面に第１の集積
    回路作動電圧を供給する手段と、 該基板上面に設けられ、入力が該電圧供給手段に電気的
    に接続され、第２の集積回路作動電圧を出力として供給
    する変圧変換手段と、 より成る複数の県債回路作動電圧を供給する装置。〜゛
JP59078782A 1983-09-22 1984-04-20 複数の集積回路作動電圧を供給する装置 Pending JPS6077452A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US534900 1983-09-22
US06/534,900 US4649417A (en) 1983-09-22 1983-09-22 Multiple voltage integrated circuit packaging substrate

Publications (1)

Publication Number Publication Date
JPS6077452A true JPS6077452A (ja) 1985-05-02

Family

ID=24131987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59078782A Pending JPS6077452A (ja) 1983-09-22 1984-04-20 複数の集積回路作動電圧を供給する装置

Country Status (3)

Country Link
US (1) US4649417A (ja)
EP (1) EP0135089A3 (ja)
JP (1) JPS6077452A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE44251E1 (en) 1996-09-12 2013-06-04 Ibiden Co., Ltd. Circuit board for mounting electronic parts

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4874721A (en) * 1985-11-11 1989-10-17 Nec Corporation Method of manufacturing a multichip package with increased adhesive strength
US4814857A (en) * 1987-02-25 1989-03-21 International Business Machines Corporation Circuit module with separate signal and power connectors
JPS63245952A (ja) * 1987-04-01 1988-10-13 Hitachi Ltd マルチチップモジュ−ル構造体
US4922325A (en) * 1987-10-02 1990-05-01 American Telephone And Telegraph Company Multilayer ceramic package with high frequency connections
JPH0756887B2 (ja) * 1988-04-04 1995-06-14 株式会社日立製作所 半導体パッケージ及びそれを用いたコンピュータ
JPH02168662A (ja) * 1988-09-07 1990-06-28 Hitachi Ltd チップキャリア
US5053920A (en) * 1989-06-09 1991-10-01 Digital Equipment Corporation Integrated power conversion
USRE34395E (en) * 1989-06-15 1993-10-05 Cray Research, Inc. Method of making a chip carrier with terminating resistive elements
US4949453A (en) * 1989-06-15 1990-08-21 Cray Research, Inc. Method of making a chip carrier with terminating resistive elements
JPH03125443A (ja) * 1989-10-09 1991-05-28 Sharp Corp 実装基板の電極及び該実装基板の電極を有する液晶表示装置
US5157477A (en) * 1990-01-10 1992-10-20 International Business Machines Corporation Matched impedance vertical conductors in multilevel dielectric laminated wiring
US5068715A (en) * 1990-06-29 1991-11-26 Digital Equipment Corporation High-power, high-performance integrated circuit chip package
US5168344A (en) * 1990-08-15 1992-12-01 W. R. Grace & Co. Conn. Ceramic electronic package design
EP0506122A3 (en) * 1991-03-29 1994-09-14 Matsushita Electric Ind Co Ltd Power module
JP3547146B2 (ja) * 1991-06-10 2004-07-28 日本特殊陶業株式会社 集積回路用パッケージ
US5355301A (en) * 1992-02-28 1994-10-11 Fuji Electric Co., Ltd. One-chip type switching power supply device
US5382827A (en) * 1992-08-07 1995-01-17 Fujitsu Limited Functional substrates for packaging semiconductor chips
US5475262A (en) * 1992-08-07 1995-12-12 Fujitsu Limited Functional substrates for packaging semiconductor chips
US5399239A (en) * 1992-12-18 1995-03-21 Ceridian Corporation Method of fabricating conductive structures on substrates
US6031723A (en) * 1994-08-18 2000-02-29 Allen-Bradley Company, Llc Insulated surface mount circuit board construction
US6261872B1 (en) * 1997-09-18 2001-07-17 Trw Inc. Method of producing an advanced RF electronic package
JPH1194889A (ja) * 1997-09-19 1999-04-09 Fujitsu Ltd 多層基板からの放射電磁波解析装置
JP2002084065A (ja) * 2000-09-07 2002-03-22 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法ならびに電子装置
US7222243B2 (en) * 2001-04-26 2007-05-22 Tyco Electronics Corporation Power delivery system for a microprocessor
US7078812B2 (en) * 2004-08-30 2006-07-18 Hewlett-Packard Development Company, L.P. Routing differential signal lines in a substrate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5319760A (en) * 1976-08-09 1978-02-23 Hitachi Ltd Integrated circuit device
JPS56114361A (en) * 1980-02-13 1981-09-08 Mitsubishi Electric Corp Semiconductor container
JPS59126659A (ja) * 1983-01-08 1984-07-21 Matsushita Electric Ind Co Ltd 電圧変換回路を一体化したｉｃパツケ−ジ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2717942A (en) * 1952-06-16 1955-09-13 William J Andrews Voltage divider
US3656028A (en) * 1969-05-12 1972-04-11 Ibm Construction of monolithic chip and method of distributing power therein for individual electronic devices constructed thereon
US3968193A (en) * 1971-08-27 1976-07-06 International Business Machines Corporation Firing process for forming a multilayer glass-metal module
GB1487945A (en) * 1974-11-20 1977-10-05 Ibm Semiconductor integrated circuit devices
IT1115654B (it) * 1977-05-04 1986-02-03 Ates Componenti Elettron Partitore di tensione diffuso per circuito integrato monolitico
DE2753236C2 (de) * 1977-11-29 1982-05-27 Siemens AG, 1000 Berlin und 8000 München Einbaurahmen für eine gehäuselose integrierte Halbleiterschaltungsanordnung
JPS60953B2 (ja) * 1977-12-30 1985-01-11 富士通株式会社 半導体集積回路装置
US4231154A (en) * 1979-01-10 1980-11-04 International Business Machines Corporation Electronic package assembly method
US4322778A (en) * 1980-01-25 1982-03-30 International Business Machines Corp. High performance semiconductor package assembly
US4407007A (en) * 1981-05-28 1983-09-27 International Business Machines Corporation Process and structure for minimizing delamination in the fabrication of multi-layer ceramic substrate
EP0072644B1 (en) * 1981-08-14 1986-03-26 AMP INCORPORATED (a New Jersey corporation) Semiconductor chip carrier
US4453176A (en) * 1981-12-31 1984-06-05 International Business Machines Corporation LSI Chip carrier with buried repairable capacitor with low inductance leads
US4551747A (en) * 1982-10-05 1985-11-05 Mayo Foundation Leadless chip carrier apparatus providing for a transmission line environment and improved heat dissipation
US4551746A (en) * 1982-10-05 1985-11-05 Mayo Foundation Leadless chip carrier apparatus providing an improved transmission line environment and improved heat dissipation
US4514749A (en) * 1983-01-18 1985-04-30 At&T Bell Laboratories VLSI Chip with ground shielding
US4527180A (en) * 1983-01-31 1985-07-02 Intel Corporation MOS Voltage divider structure suitable for higher potential feedback regulation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5319760A (en) * 1976-08-09 1978-02-23 Hitachi Ltd Integrated circuit device
JPS56114361A (en) * 1980-02-13 1981-09-08 Mitsubishi Electric Corp Semiconductor container
JPS59126659A (ja) * 1983-01-08 1984-07-21 Matsushita Electric Ind Co Ltd 電圧変換回路を一体化したｉｃパツケ−ジ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE44251E1 (en) 1996-09-12 2013-06-04 Ibiden Co., Ltd. Circuit board for mounting electronic parts

Also Published As

Publication number Publication date
EP0135089A3 (en) 1986-08-27
EP0135089A2 (en) 1985-03-27
US4649417A (en) 1987-03-10

Similar Documents

Publication Publication Date Title
JPS6077452A (ja) 複数の集積回路作動電圧を供給する装置
US5854534A (en) Controlled impedence interposer substrate
US4249302A (en) Multilayer printed circuit board
US5132613A (en) Low inductance side mount decoupling test structure
US5426566A (en) Multichip integrated circuit packages and systems
EP0236493B1 (en) Microelectronic package
US4685033A (en) Multilayer wiring substrate
US5136471A (en) Laminate wiring board
CZ105798A3 (cs) Mnohočipový modul
US5319243A (en) Electronic assembly with first and second substrates
JPH0477469B2 (ja)
EP0282693B1 (en) Pluggable integrated circuit package
US5861664A (en) LSI package and manufacturing method thereof
JPH0519316B2 (ja)
JP2837521B2 (ja) 半導体集積回路装置およびその配線変更方法
US5307241A (en) Electronic circuit board arrangements including main auxiliary circuit boards
US6801439B2 (en) Multiple network electronic component
JPS6022394A (ja) 配線基板
JP2000244088A (ja) プリント配線基板実装体
JPH01129449A (ja) マルチチップモジュール及びそれに用いるモジュール基板
JPH0517899Y2 (ja)
JPH022291B2 (ja)
JPH01146391A (ja) 混成集積回路装置
JP2687739B2 (ja) 電源供給構造
JPS5932898B2 (ja) 高密度実装構造