JPS59126659A - 電圧変換回路を一体化したｉｃパツケ−ジ - Google Patents
電圧変換回路を一体化したｉｃパツケ−ジInfo
- Publication number
- JPS59126659A JPS59126659A JP58001314A JP131483A JPS59126659A JP S59126659 A JPS59126659 A JP S59126659A JP 58001314 A JP58001314 A JP 58001314A JP 131483 A JP131483 A JP 131483A JP S59126659 A JPS59126659 A JP S59126659A
- Authority
- JP
- Japan
- Prior art keywords
- conversion circuit
- voltage conversion
- voltage
- operating power
- integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はマイクロコンピュータとメモリとの組合せの如
く複数のＩＣ（集積回路体のことであり以下単にＩＣと
称す）が組合されて使用されるＩＣパッケージのなかに
あって特に動作電源電圧が異なるＩＣの組合せが必然で
ある際に適用される電圧変換回路を一体化したＩＣパッ
ケージに関するものである。
く複数のＩＣ（集積回路体のことであり以下単にＩＣと
称す）が組合されて使用されるＩＣパッケージのなかに
あって特に動作電源電圧が異なるＩＣの組合せが必然で
ある際に適用される電圧変換回路を一体化したＩＣパッ
ケージに関するものである。
従来例の構成とその問題点
従来の例えば４ビートもしくは８ビートのマイクロコン
ピュータはプログラムメモリとしてメモリ用のＩＣ（例
えばＰ−ＲＯＭと称される消去可能なメモリ）と接続し
て使用される。
ピュータはプログラムメモリとしてメモリ用のＩＣ（例
えばＰ−ＲＯＭと称される消去可能なメモリ）と接続し
て使用される。
この際、マイクロコンピュータがＮチャンネルＭＯ５で
構成され、メモリ用ＩＣもＮチャンネルＭＯ５で構成さ
れる場合には、両者の動作電圧は共に等しく例えば共゛
に５ボルトであって、相互の接続は極めて容易であり、
４ビートマイクロコンピユータのある種のものは、その
背面１こメモリを接続するためのソケットを有した所謂
ピギーバックタイプとして製品化されている。
構成され、メモリ用ＩＣもＮチャンネルＭＯ５で構成さ
れる場合には、両者の動作電圧は共に等しく例えば共゛
に５ボルトであって、相互の接続は極めて容易であり、
４ビートマイクロコンピユータのある種のものは、その
背面１こメモリを接続するためのソケットを有した所謂
ピギーバックタイプとして製品化されている。
しかしながら、マイクロコンピュータがＰチャンネルＭ
Ｏ５で構成された場合には、その動作電圧は８〜１５ボ
ルトと高くなり、はとんどノ％−Ｅ １７ （Ｎ−Ｍｏ
５． ＣＭＯＳ’ ） （ｒ）動作Ｎ圧である５ボル
ト以上となる。従ってＰｆヤンネルＭＯ５で構成された
マイクロコンピュータとメモリとの接続は容易ではなく
、回路を例えばプリント基板として構成してリード線で
接続しなければならない。
Ｏ５で構成された場合には、その動作電圧は８〜１５ボ
ルトと高くなり、はとんどノ％−Ｅ １７ （Ｎ−Ｍｏ
５． ＣＭＯＳ’ ） （ｒ）動作Ｎ圧である５ボル
ト以上となる。従ってＰｆヤンネルＭＯ５で構成された
マイクロコンピュータとメモリとの接続は容易ではなく
、回路を例えばプリント基板として構成してリード線で
接続しなければならない。
前者のピギーバックタイプの場合には、プログラムを作
成、評価する間は、背面に背負ったメモリＩＣにプログ
ラムを記憶させて評価しプログラムが完成した時点でピ
ギーバックタイプと同じピン配列をした１チツプマイク
ロコンピユータとして製作する場合に、前記マイクロコ
ンピュータを使用するプリント基板（電子回路）は評価
時点と完成時点とで全く同一にすることができる。しか
しながら後者の場合には、マイクロコンピュータは他の
メモリと接続するための人、出力が増加するためにピン
配列が１チツプマイクロコンピユータの場合と異なるた
めに、これに搭載するプリント基板も異なったものにな
るから動作電圧の異なるＩＣを簡単に接続することがで
きない欠点があった。
成、評価する間は、背面に背負ったメモリＩＣにプログ
ラムを記憶させて評価しプログラムが完成した時点でピ
ギーバックタイプと同じピン配列をした１チツプマイク
ロコンピユータとして製作する場合に、前記マイクロコ
ンピュータを使用するプリント基板（電子回路）は評価
時点と完成時点とで全く同一にすることができる。しか
しながら後者の場合には、マイクロコンピュータは他の
メモリと接続するための人、出力が増加するためにピン
配列が１チツプマイクロコンピユータの場合と異なるた
めに、これに搭載するプリント基板も異なったものにな
るから動作電圧の異なるＩＣを簡単に接続することがで
きない欠点があった。
発明の目的
本発明は上記従来の欠点を解消するもので、電圧変換回
路とソケットとを設けることにより動作電圧の異るｉｃ
を簡単に接続することを目的とする。
路とソケットとを設けることにより動作電圧の異るｉｃ
を簡単に接続することを目的とする。
発明の構成
上記目的を達成するため、本発明の電圧変換回路を一体
化したＩＣパッケージは、第１のＩＣ（例えばマイクロ
コンピュータ）の動作電源電圧（■１）を第２のＩＣ（
例えばメモリ）の動作電源電圧（ｖ２）に変換する電圧
変換回路を設けると共に、前記第１のＩＣに、前記電圧
変換回路と、前記第２のＩＣを接続するソケットとを一
体化する構成であり、第１のＩＣの背面に、該■ｃ；２
．．動作電源電圧を異にする第２のＩＣを搭載可能にな
すという効果を有するものである。
化したＩＣパッケージは、第１のＩＣ（例えばマイクロ
コンピュータ）の動作電源電圧（■１）を第２のＩＣ（
例えばメモリ）の動作電源電圧（ｖ２）に変換する電圧
変換回路を設けると共に、前記第１のＩＣに、前記電圧
変換回路と、前記第２のＩＣを接続するソケットとを一
体化する構成であり、第１のＩＣの背面に、該■ｃ；２
．．動作電源電圧を異にする第２のＩＣを搭載可能にな
すという効果を有するものである。
実施例の説明
以下、本発明の一実施例について図面に基づいて説明す
る。
る。
第１図において、（１）は第１のＩＧで、このＩＣ（１
１はＰチャンネルＭＬ）Ｓで構成されたマイクロコンピ
ュータであって、該ＩＣ（１１の動作電源電圧はＶＤＤ
−ｖｓｓ間に印加される重圧（Ｖｌ ）が例えば１０
ボルトである。（ＰＯ）〜（Ｐｘ）は人。
１はＰチャンネルＭＬ）Ｓで構成されたマイクロコンピ
ュータであって、該ＩＣ（１１の動作電源電圧はＶＤＤ
−ｖｓｓ間に印加される重圧（Ｖｌ ）が例えば１０
ボルトである。（ＰＯ）〜（Ｐｘ）は人。
出力端子であり、（ＡＯ）〜（Ａｌｌ）はマイクロコン
ピュータの命令語を第２のＩＣ（２１であるところの外
部メモリから呼び出すためのアドレスを示すアドレスラ
インである。
ピュータの命令語を第２のＩＣ（２１であるところの外
部メモリから呼び出すためのアドレスを示すアドレスラ
インである。
また（１０）〜（ｌ））は前記第２のＩＣ（２１（外部
メモリ）から読み込まれるインストラクションコードの
入力端子である。
メモリ）から読み込まれるインストラクションコードの
入力端子である。
このような命令コードは第２０） Ｉ Ｃ（２＋である
Ｎ−１１０ｓまたはＣ−ＭＯＳのプログラマブルメモリ
に記憶されている。該第２のＩｃ（２１は電源電圧ｖｓ
ｓ−ｖＣＣ間の電圧（■２）が例えは５ボルトである。
Ｎ−１１０ｓまたはＣ−ＭＯＳのプログラマブルメモリ
に記憶されている。該第２のＩｃ（２１は電源電圧ｖｓ
ｓ−ｖＣＣ間の電圧（■２）が例えは５ボルトである。
したがって、前記第１のＩｃ（１）と第２のＩｃ（２１
との間にはＶｌ −Ｖ ２の電圧差（約５ボルト）があ
るので、これら両者（１１（２）を接続するために電圧
変換回路（３）が必要なのである。
との間にはＶｌ −Ｖ ２の電圧差（約５ボルト）があ
るので、これら両者（１１（２）を接続するために電圧
変換回路（３）が必要なのである。
前記電圧変換回路（３）としては所謂三端子レギュレー
タを用いることができる。すなわち、該電圧変換回路（
３１は第１の動作電源電圧（ｖｌ）を該電圧（ｖ４）よ
りも低い第２の動作電源電圧（ｖ２）に変換するもので
ある。
タを用いることができる。すなわち、該電圧変換回路（
３１は第１の動作電源電圧（ｖｌ）を該電圧（ｖ４）よ
りも低い第２の動作電源電圧（ｖ２）に変換するもので
ある。
（６）は第２のＩＣ（プログラマブルメモリ）を接続す
るためのソケットであり、前記アドレスライン（ＡＯ）
〜（Ａｎ）および入力端子（１０）〜（Ｉ））に対応す
るソケット端子との間には両者の電圧のロジックレベル
が整合するように抵抗（４１（５）を接続している。
るためのソケットであり、前記アドレスライン（ＡＯ）
〜（Ａｎ）および入力端子（１０）〜（Ｉ））に対応す
るソケット端子との間には両者の電圧のロジックレベル
が整合するように抵抗（４１（５）を接続している。
第１図の符号（７）で囲まれた部分（一体化されたイン
ターフェイス回路を含む部分であって以下単にブロック
と称す）を前記第１のＩＣ（１１に一体に形成し、第２
のＩＣ（２１を接続するためのソケット（６）を、前記
第１のＩｃ（１１の背面に形成するのである。
ターフェイス回路を含む部分であって以下単にブロック
と称す）を前記第１のＩＣ（１１に一体に形成し、第２
のＩＣ（２１を接続するためのソケット（６）を、前記
第１のＩｃ（１１の背面に形成するのである。
すなわち、第２図に示す如く、第１のＩＣ（１１の上部
に電圧変換回路（３）を含むブロック（７）を積層し、
さらにソケット（６）をも一体形成したのである。
に電圧変換回路（３）を含むブロック（７）を積層し、
さらにソケット（６）をも一体形成したのである。
以下上記構成における作用について説明する。
ＩＪ’ｌＩ記ブロッタブロックは第１のＩＣ（１１と第
２のＩＣ（２）とのインターフェイスに必要な回路が全
て含まれているので、第２のＩＣ（２＋は第２図に示す
如くソケット（６）に挿し込むだけで完全に動作可能と
なるのであり、互に動作電源電圧の異なる２のＩＧ（１
１（２）を簡単に接続することができるのである。
２のＩＣ（２）とのインターフェイスに必要な回路が全
て含まれているので、第２のＩＣ（２＋は第２図に示す
如くソケット（６）に挿し込むだけで完全に動作可能と
なるのであり、互に動作電源電圧の異なる２のＩＧ（１
１（２）を簡単に接続することができるのである。
第３図ｉ：１ｖＪＪＩ ＵＪ Ｉ Ｃ（ＩＩニ複数）？
、 ２ ｔ）Ｊ Ｉ Ｃの中には゛電圧変換回路および
必要なインターフェイス回路が含まれている。
、 ２ ｔ）Ｊ Ｉ Ｃの中には゛電圧変換回路および
必要なインターフェイス回路が含まれている。
このように本実施例によれは、複数のＩＣ’（２１Ｌ２
１を向い合イ）せて接続することかできるので第１のＩ
Ｃ（１）１個に対して複数の第２のＩｃ（２１（２）を
接続することができる効果かある。
１を向い合イ）せて接続することかできるので第１のＩ
Ｃ（１）１個に対して複数の第２のＩｃ（２１（２）を
接続することができる効果かある。
発明の効果
以上のように本発明によれは、次の効果を得ることかで
きる （１）電圧変換回路（３；を一体に形成しているので動
作電源電圧の互に異る第１のＩｃ（１１と第２のＩＣ（
２１とを簡単に接続することかできる効果がある。
きる （１）電圧変換回路（３；を一体に形成しているので動
作電源電圧の互に異る第１のＩｃ（１１と第２のＩＣ（
２１とを簡単に接続することかできる効果がある。
（２）また、前記二種の’ Ｃ（１１（２１を１つの塊
りとして使用することができるので取扱い上極めて有効
である。
りとして使用することができるので取扱い上極めて有効
である。
第１図は本発明の一実施例であって第１のｉｃと第２の
ｉｃとの間の接続回路例を示す回路図、第２図は第１図
に示したＩｃパッケージの外観斜視図、第３図は他の実
施例を示すｉｃパッケージの外観斜視図である。 （１１は第１のＩＣ１（２）は＠２のｌに、＋３１は電
圧変換回路、（６）はソケット。 特許出願人代理人 弁理士 山 本 孝 第７図 ｒ−−−−−−−−−−−−−−−−−。 ） 第２図
ｉｃとの間の接続回路例を示す回路図、第２図は第１図
に示したＩｃパッケージの外観斜視図、第３図は他の実
施例を示すｉｃパッケージの外観斜視図である。 （１１は第１のＩＣ１（２）は＠２のｌに、＋３１は電
圧変換回路、（６）はソケット。 特許出願人代理人 弁理士 山 本 孝 第７図 ｒ−−−−−−−−−−−−−−−−−。 ） 第２図
Claims (1)
- 第１の動作電源電圧で作動する第１のＩＣと、前記第１
の動作電源電圧を異った第２の動作電源電圧に変換する
電圧変換回路とを含み、前記第２の動作電源電圧で作動
する第２のｉｃを、前記第１のＩｃの背面に接続するた
めのソケットを前記第１のＩｃに一体化してなる電圧変
換回路を一体化したＩＣパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58001314A JPS59126659A (ja) | 1983-01-08 | 1983-01-08 | 電圧変換回路を一体化したｉｃパツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58001314A JPS59126659A (ja) | 1983-01-08 | 1983-01-08 | 電圧変換回路を一体化したｉｃパツケ−ジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59126659A true JPS59126659A (ja) | 1984-07-21 |
Family
ID=11498032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58001314A Pending JPS59126659A (ja) | 1983-01-08 | 1983-01-08 | 電圧変換回路を一体化したｉｃパツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59126659A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6077452A (ja) * | 1983-09-22 | 1985-05-02 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 複数の集積回路作動電圧を供給する装置 |
| JPH033263A (ja) * | 1989-05-30 | 1991-01-09 | Mitsubishi Electric Corp | 半導体集積回路 |
-
1983
- 1983-01-08 JP JP58001314A patent/JPS59126659A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6077452A (ja) * | 1983-09-22 | 1985-05-02 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 複数の集積回路作動電圧を供給する装置 |
| JPH033263A (ja) * | 1989-05-30 | 1991-01-09 | Mitsubishi Electric Corp | 半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030155649A1 (en) | Double-packaged multi-chip semiconductor module | |
| EP0204568A3 (en) | Low power circuitry components | |
| JPS5987842A (ja) | Ｉｃ／ｌｓｉソケツト | |
| US6523121B1 (en) | Bus system with a reduced number of lines | |
| JPS59126659A (ja) | 電圧変換回路を一体化したｉｃパツケ−ジ | |
| US5287306A (en) | Semiconductor memory device | |
| JP2000164813A (ja) | 半導体集積回路 | |
| US5869884A (en) | Semiconductor device having lead terminal on only one side of a package | |
| JPS5899864A (ja) | マスク化マイクロコンピユ−タ | |
| JPS61248298A (ja) | Ｐｒｏｍ回路 | |
| JPS6044297U (ja) | メモリモジユ−ル | |
| US4792786A (en) | Surface-mounted single package data acquistition system | |
| JPS6340958A (ja) | マイクロコンピユ−タ | |
| US7301847B2 (en) | Method and device for a main board commonly associated with DDR2 or DDR1 | |
| KR100487502B1 (ko) | 트리플 와이어 본딩을 이용한 마이크로컴퓨터 | |
| JPS6243789A (ja) | Ｉｃカ−ドの試験方法 | |
| JPH05241698A (ja) | 入出力ポートの制御方式 | |
| JPH03130998A (ja) | 半導体集積回路 | |
| JPS63137459A (ja) | 半導体装置 | |
| JPS63245122A (ja) | 半導体集積回路装置 | |
| JPH033263A (ja) | 半導体集積回路 | |
| JPS58130497A (ja) | マスクｒｏｍ集積回路 | |
| JPS6362831B2 (ja) | ||
| JPS6185012A (ja) | 異常電圧検出回路 | |
| JPH11354643A (ja) | プリシリコン評価ツール実装構造 |