JPS6340958A - マイクロコンピユ−タ - Google Patents
マイクロコンピユ−タInfo
- Publication number
- JPS6340958A JPS6340958A JP61186093A JP18609386A JPS6340958A JP S6340958 A JPS6340958 A JP S6340958A JP 61186093 A JP61186093 A JP 61186093A JP 18609386 A JP18609386 A JP 18609386A JP S6340958 A JPS6340958 A JP S6340958A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- microcomputer
- pin
- main circuit
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、マイクロコンピュータに関し特にそのパッ
ケージより出る入出力端子のちう、2本以上の未使用端
子の使用に関するものである。
ケージより出る入出力端子のちう、2本以上の未使用端
子の使用に関するものである。
第2図は従来のマイクロコンピュータのチップ上に構成
された入出力端子(パッド)と、マイクロコンピュータ
のパッケージにある入出力端子(人出力ピン)との配線
の様子を示したものである。
された入出力端子(パッド)と、マイクロコンピュータ
のパッケージにある入出力端子(人出力ピン)との配線
の様子を示したものである。
図において、1は未使用の入出力ピン(NCピン)、2
は使用されている入出力ピン、3はパッド、4は入出力
ピンとパッドを電気的に接続させる配線で、5はマイク
ロコンピュータチップ、6はマイクロコンピュータのパ
ッケージ、7 (点線内)はマイクロコンピュータのチ
ップ上に構成された、そのマイクロコンピュータとして
の動作をさせる回路(主回路)である。このように従来
からのマイクロコンピュータチップ上には、第2図に示
したように、マイクロコンピュータの動作とは無関係な
動作をさせる回路は含まれていない。
は使用されている入出力ピン、3はパッド、4は入出力
ピンとパッドを電気的に接続させる配線で、5はマイク
ロコンピュータチップ、6はマイクロコンピュータのパ
ッケージ、7 (点線内)はマイクロコンピュータのチ
ップ上に構成された、そのマイクロコンピュータとして
の動作をさせる回路(主回路)である。このように従来
からのマイクロコンピュータチップ上には、第2図に示
したように、マイクロコンピュータの動作とは無関係な
動作をさせる回路は含まれていない。
次に第2図について詳しく説明する。第2図の例に示す
マイクロコンピュータの場合、そのパッケージ6は26
本の入出力ピンをもち、マイクロコンピュータチップ5
は23個のパッドをもつ。
マイクロコンピュータの場合、そのパッケージ6は26
本の入出力ピンをもち、マイクロコンピュータチップ5
は23個のパッドをもつ。
次に第2図の例に示すNCピン1ができる原因について
説明する。この例の場合、24本の人出力ピンをもった
パ・7ケージは標準的には存在しておらず、標準的には
26本の入出力ピンをもったパッケージしかないものと
仮定すると、設計者がこの例のように23個のパッドを
もつマイクロコンピュータチップを開発した場合、一般
には設計者は24本の入出力ピンをもったパッケージを
新たに開発するより、従来からある26本の入出力ピン
のパッケージを使用する方が安価であると判断し、26
本の入出力ピンのパッケージを使用する。この結果第2
図の例に示す3本のNCピン1ができる。
説明する。この例の場合、24本の人出力ピンをもった
パ・7ケージは標準的には存在しておらず、標準的には
26本の入出力ピンをもったパッケージしかないものと
仮定すると、設計者がこの例のように23個のパッドを
もつマイクロコンピュータチップを開発した場合、一般
には設計者は24本の入出力ピンをもったパッケージを
新たに開発するより、従来からある26本の入出力ピン
のパッケージを使用する方が安価であると判断し、26
本の入出力ピンのパッケージを使用する。この結果第2
図の例に示す3本のNCピン1ができる。
従来のマイクロコンピュータには以上のようなNCピン
1があるものが多くみられ、このようなNCピン1があ
るとマイクロコンピュータのパッケージの形状が大きく
なり、またその製造価格もNCピンがない場合に比べ高
くなり、さらに回路上の役割をもたないNCピンはその
存在自体が無駄であるなどの問題点があった。
1があるものが多くみられ、このようなNCピン1があ
るとマイクロコンピュータのパッケージの形状が大きく
なり、またその製造価格もNCピンがない場合に比べ高
くなり、さらに回路上の役割をもたないNCピンはその
存在自体が無駄であるなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、NCピンの無駄をなくすとともに、このマイ
クロコンピュータを用いた装置等の製造価格を安価にす
ることができるマイクロコンピュータを得ることを目的
とする。
たもので、NCピンの無駄をなくすとともに、このマイ
クロコンピュータを用いた装置等の製造価格を安価にす
ることができるマイクロコンピュータを得ることを目的
とする。
この発明に係るマイクロコンビエータは、主回路と同一
チップ上に主回路の動作と独立した簡単な動作をする回
路(例えば、インバータ回路、NAND回路等)を設け
、これを主回路のパッドの導出に使用していないNCピ
ンと接続するようにしたものである。
チップ上に主回路の動作と独立した簡単な動作をする回
路(例えば、インバータ回路、NAND回路等)を設け
、これを主回路のパッドの導出に使用していないNCピ
ンと接続するようにしたものである。
この発明におけるマイクロコンピュータは、主回路と全
く別個の簡単な回路をチップ上に設け、これをNCピン
と接続することにより、NCピンを有効に活用する。
く別個の簡単な回路をチップ上に設け、これをNCピン
と接続することにより、NCピンを有効に活用する。
以下、この発明の一実施例を図について説明する。第1
図において、8は主回路7 (点線内)と同一チップ上
に設けられた、主回路7とは全く独立に動作をする任意
の回路であるNAND回路、9は上記任意の回路8の信
号の入出力用のパッド、10は上記任意の回路8のパッ
ド9と電気的に接続されている入出力ピンである。なお
、ここで入出力ピン10は従来のマイクロコンピュータ
(第2図)のNCピン1を任意の回路8の入出力ピンと
したものである。11は主回路7(点線内)と任意の回
路8を同一チップ上に構成したマイクロコンピュータチ
ップである。
図において、8は主回路7 (点線内)と同一チップ上
に設けられた、主回路7とは全く独立に動作をする任意
の回路であるNAND回路、9は上記任意の回路8の信
号の入出力用のパッド、10は上記任意の回路8のパッ
ド9と電気的に接続されている入出力ピンである。なお
、ここで入出力ピン10は従来のマイクロコンピュータ
(第2図)のNCピン1を任意の回路8の入出力ピンと
したものである。11は主回路7(点線内)と任意の回
路8を同一チップ上に構成したマイクロコンピュータチ
ップである。
上記のような主回路7と無関係な動作をする任意の回路
8は、電源部分、即ち任意の回路8に供給される電源電
圧と接地電位は主回路7と共通であるが、この電源部分
を除けば両者は全く切り離されていて、お互いに全く影
響されない。また、主回路7は第1図と第2図とでは全
く同じものであるので、IC自体の動作は変わらない。
8は、電源部分、即ち任意の回路8に供給される電源電
圧と接地電位は主回路7と共通であるが、この電源部分
を除けば両者は全く切り離されていて、お互いに全く影
響されない。また、主回路7は第1図と第2図とでは全
く同じものであるので、IC自体の動作は変わらない。
ただし、任意の回路8とそのパッド9を同一チップ上に
構成させるため、主回路7のパッド3の位置や主回路7
の回路の形状は若干変更されるかもしれない。
構成させるため、主回路7のパッド3の位置や主回路7
の回路の形状は若干変更されるかもしれない。
このようにして主回路7と同一チップ上に設けられた任
意の回路8はNCピン1の数に応じていかなる回路でも
主回路7とは全く独立していくつでも構成することがで
きる。ただし、NCピン1が2本以上は必要なのは当然
である。
意の回路8はNCピン1の数に応じていかなる回路でも
主回路7とは全く独立していくつでも構成することがで
きる。ただし、NCピン1が2本以上は必要なのは当然
である。
このような本実施例のマイクロコンピュータではこのマ
イコンの使用者が、マイクロコンピュータの主回路7以
外の外付部品の代わりとして任意の回路8を用いた場合
、任意の回路8に配線するだけでよく、部品点数を少な
くできる。
イコンの使用者が、マイクロコンピュータの主回路7以
外の外付部品の代わりとして任意の回路8を用いた場合
、任意の回路8に配線するだけでよく、部品点数を少な
くできる。
なお、上記実施例ではNCビン1全てに任意の回路を接
続するようにしたが、マイクロコンピュータチップ上に
複数個の任意の回路8と該任意回路に応じた分のパッド
9を予め設けておき、NCピン1とパッド9間の配線4
により、複数個ある任意回路8のうちの1つあるいは1
つ以上を選択できるようにすることもできる。
続するようにしたが、マイクロコンピュータチップ上に
複数個の任意の回路8と該任意回路に応じた分のパッド
9を予め設けておき、NCピン1とパッド9間の配線4
により、複数個ある任意回路8のうちの1つあるいは1
つ以上を選択できるようにすることもできる。
以上のように、この発明によればマイクロコンピュータ
の同一チップ上に主回路とは全く別個の簡単な任意の回
路を設け、しかも、前記任意の回路用の入出力端子とし
てNCピンを用いるように構成したので、このマイクロ
コンピュータの外付部品点数を少なくすることができ、
NCピンを有効に活用できる効果がある。
の同一チップ上に主回路とは全く別個の簡単な任意の回
路を設け、しかも、前記任意の回路用の入出力端子とし
てNCピンを用いるように構成したので、このマイクロ
コンピュータの外付部品点数を少なくすることができ、
NCピンを有効に活用できる効果がある。
第1図はこの発明の一実施例によるマイクロコンピュー
タの内部の構成図、第2図は従来のマイクロコンピュー
タの内部の構成図である。 1はNCピン、2は入出力ピン、3はパッド、4は配線
、5はマイクロコンピュータのチップ、6はマスクのパ
ッケージ、7は主回路、8は任意の回路、9は任意の回
路の信号の入出力用のパッド、10は任意の回路の入出
力ピン、11はマイクロコンピュータチップ。 なお図中同一符号は同−又は相当部分を示す。
タの内部の構成図、第2図は従来のマイクロコンピュー
タの内部の構成図である。 1はNCピン、2は入出力ピン、3はパッド、4は配線
、5はマイクロコンピュータのチップ、6はマスクのパ
ッケージ、7は主回路、8は任意の回路、9は任意の回
路の信号の入出力用のパッド、10は任意の回路の入出
力ピン、11はマイクロコンピュータチップ。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- (1)半導体集積回路により構成されたチップがパッケ
ージに収容されてなるマイクロコンピュータにおいて、 上記チップ上にはマイクロコンピュータの主回路と、該
主回路と全く独立した動作を行う別回路とが設けられ、 上記チップ上の主回路の外部に導出すべきパッドは所要
数の上記パッケージの端子を用いて外部に導出され、上
記チップ上の別回路の外部に導出すべきパッドは上記パ
ッケージの残りの端子を用いて外部に導出されているこ
とを特徴とするマイクロコンピュータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61186093A JPS6340958A (ja) | 1986-08-06 | 1986-08-06 | マイクロコンピユ−タ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61186093A JPS6340958A (ja) | 1986-08-06 | 1986-08-06 | マイクロコンピユ−タ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6340958A true JPS6340958A (ja) | 1988-02-22 |
Family
ID=16182242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61186093A Pending JPS6340958A (ja) | 1986-08-06 | 1986-08-06 | マイクロコンピユ−タ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6340958A (ja) |
-
1986
- 1986-08-06 JP JP61186093A patent/JPS6340958A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6344734A (ja) | 半導体装置 | |
KR960006977B1 (ko) | 마스터-슬라이스형 반도체집적회로 | |
JPS6340958A (ja) | マイクロコンピユ−タ | |
US5869884A (en) | Semiconductor device having lead terminal on only one side of a package | |
JPH0514428B2 (ja) | ||
JPH01293647A (ja) | 半導体装置 | |
JPH02306650A (ja) | 半導体装置 | |
JPH03220754A (ja) | 回路基板 | |
JPS6381945A (ja) | 半導体集積回路装置 | |
JPH02264461A (ja) | 集積回路 | |
JP2522455B2 (ja) | 半導体集積回路装置 | |
JPS59126659A (ja) | 電圧変換回路を一体化したicパツケ−ジ | |
KR100282994B1 (ko) | 기능회로를구비한반도체집적회로장치 | |
JP2538698B2 (ja) | 半導体集積回路装置 | |
JPH0493047A (ja) | 半導体集積回路装置 | |
JPH05190674A (ja) | 半導体集積回路装置 | |
JPH09181260A (ja) | 半導体集積回路装置 | |
JPS61160951A (ja) | 集積回路装置 | |
JPH0239455A (ja) | 大規模集積回路 | |
JPS62107362A (ja) | システム構成用lsi | |
JPH0271552A (ja) | 集積回路 | |
JPH06232291A (ja) | 半導体パッケージおよび半導体装置 | |
JPS63137459A (ja) | 半導体装置 | |
JPS6276745A (ja) | 半導体装置 | |
JPH04163958A (ja) | 半導体装置 |