JPH0493047A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0493047A JPH0493047A JP2209900A JP20990090A JPH0493047A JP H0493047 A JPH0493047 A JP H0493047A JP 2209900 A JP2209900 A JP 2209900A JP 20990090 A JP20990090 A JP 20990090A JP H0493047 A JPH0493047 A JP H0493047A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- cell
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 239000004020 conductor Substances 0.000 claims 1
- 230000000694 effects Effects 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置に関し、特にマスタスライ
ス方式の半導体集積回路装置に関する。
ス方式の半導体集積回路装置に関する。
従来、この種の半導体集積回路装置では、内部回路の論
理レベルと外部回路の論理レベルとが異なっており、信
号の入出力に際しレベルの変換を行うための入出力回路
が置かれていた。この入出力回路は一回路ごとに長方形
のセル内に構成されており、これらの入出力回路のセル
はチップ辺に沿って配置された入出力端子と一対一に対
応して、入出力端子の内側にチップ辺に沿って配置され
ていた。
理レベルと外部回路の論理レベルとが異なっており、信
号の入出力に際しレベルの変換を行うための入出力回路
が置かれていた。この入出力回路は一回路ごとに長方形
のセル内に構成されており、これらの入出力回路のセル
はチップ辺に沿って配置された入出力端子と一対一に対
応して、入出力端子の内側にチップ辺に沿って配置され
ていた。
例えば、第４図のように、チップ辺４００に沿って入出
力端子４０１，４０２，４０３，４０４が配置され、そ
の内側には入出力端子４０］に対応する入出力回路のセ
ル４０５．入出力端子４０２に対応する入出力回路のセ
ル４０６．出力端子４０３に対応する入出力回路のセル
４０７゜入出力端子４０４に対応する入出力回路のセル
４０８が置かれていた。これらの入出力回路のセル４０
５，４０６，４０７．４０８は長方形をしておりチップ
辺と平行に一列に並へられていな。
力端子４０１，４０２，４０３，４０４が配置され、そ
の内側には入出力端子４０］に対応する入出力回路のセ
ル４０５．入出力端子４０２に対応する入出力回路のセ
ル４０６．出力端子４０３に対応する入出力回路のセル
４０７゜入出力端子４０４に対応する入出力回路のセル
４０８が置かれていた。これらの入出力回路のセル４０
５，４０６，４０７．４０８は長方形をしておりチップ
辺と平行に一列に並へられていな。
上述した従来の半導体集積回路装置では、入出力回路の
セル４０５〜４０６が長方形であるため、入出力回路の
セルをチップ辺に対し平行に並べるとチップの四隅に入
出力回路のセルをおくことがてきず無駄になるスペース
ができてしまう。
セル４０５〜４０６が長方形であるため、入出力回路の
セルをチップ辺に対し平行に並べるとチップの四隅に入
出力回路のセルをおくことがてきず無駄になるスペース
ができてしまう。
また、チップの四隅の部分に入出力回路のセルが置けな
いことにより、入出力回路のセルと一対一に対応する入
出力端子を一チップ上に置くことのできる数が制限され
チップ面積の有効利用に対し、また近年の多入出力端子
の要求に対し欠点となっている。
いことにより、入出力回路のセルと一対一に対応する入
出力端子を一チップ上に置くことのできる数が制限され
チップ面積の有効利用に対し、また近年の多入出力端子
の要求に対し欠点となっている。
本発明の目的はチップ面積を有効に利用でき、入出力端
子数を増やすことができる半導体集積回路装置を提供す
ることにある。
子数を増やすことができる半導体集積回路装置を提供す
ることにある。
本発明の半導体集積回路装置は、半導体集積回路装置に
対する信号の入出力の際信号レベルの変換を行う入出力
回路を構成する複数のセルを有するマスタスライス方式
の半導体集積回路装置において、前記セルのうち少なく
とも一つのセルの一つの角が９０度以下となる形状であ
ることを特徴とする。
対する信号の入出力の際信号レベルの変換を行う入出力
回路を構成する複数のセルを有するマスタスライス方式
の半導体集積回路装置において、前記セルのうち少なく
とも一つのセルの一つの角が９０度以下となる形状であ
ることを特徴とする。
次に、本発明について図面を参照して説明する。第１図
は本発明の第１の実施例の平面図である。チップ辺１０
０に沿って、入出力端子１０１゜１０２．１０３，１０
４を配置し、これらの入出力端子と内側には入出力端子
１０１に対応する入出力回路のセル１０５．入出力端子
１０２に対応する入出力回路のセル１０６．入出力端子
１０３に対応する入出力回路のセル１０７．入出力端子
１０４に対応する入出力回路のセル１０８が配置しであ
る。入出力回路のセルの形状は一角が４５度の平行四辺
形になっている。
は本発明の第１の実施例の平面図である。チップ辺１０
０に沿って、入出力端子１０１゜１０２．１０３，１０
４を配置し、これらの入出力端子と内側には入出力端子
１０１に対応する入出力回路のセル１０５．入出力端子
１０２に対応する入出力回路のセル１０６．入出力端子
１０３に対応する入出力回路のセル１０７．入出力端子
１０４に対応する入出力回路のセル１０８が配置しであ
る。入出力回路のセルの形状は一角が４５度の平行四辺
形になっている。
入出力回路のセルがこのような形状をとっていることに
より、チップの四隅にも入出力回路のセルを配置するこ
とがてき、チップ面積を有効に利用することがてきると
ともに入出力端子数を増やすことができる。
より、チップの四隅にも入出力回路のセルを配置するこ
とがてき、チップ面積を有効に利用することがてきると
ともに入出力端子数を増やすことができる。
第２図は本発明の第２の実施例の平面図である。チップ
辺２００に沿って、入出力端子２０１゜２０２．２０３
，２０４を配置し、これらの入出力端子の内側には入出
力端子２０１に対応する入出力回路のセル２０５．入出
力端子２０２に対応する入出力回路のセル２０６．入出
力端子２０３に対応する入出力回路のセル２０７．入出
力端子２０４に対応する入出力回路のセル２０８が配置
しである。
辺２００に沿って、入出力端子２０１゜２０２．２０３
，２０４を配置し、これらの入出力端子の内側には入出
力端子２０１に対応する入出力回路のセル２０５．入出
力端子２０２に対応する入出力回路のセル２０６．入出
力端子２０３に対応する入出力回路のセル２０７．入出
力端子２０４に対応する入出力回路のセル２０８が配置
しである。
チップのコーナ一部分にある入出力回路のセル２０５の
形状は一つの角か４５度の直角三角形である。この入出
力回路のセル２０５を配置することにより、チップのコ
ーナ一部分の面積を有効に利用することができるととに
入出力端子数を増やすことができる。
形状は一つの角か４５度の直角三角形である。この入出
力回路のセル２０５を配置することにより、チップのコ
ーナ一部分の面積を有効に利用することができるととに
入出力端子数を増やすことができる。
第３図は本発明の第３の実施例の平面図である。
チップ辺３００に沿って１、入出力端子３０１゜３０２
．３０３，３０４を配置し、これらの入出力端子の内側
には入出力端子３０１に対応する入出力回路のセル３０
５．入出力端子３０２に対応する入出力回路のセル３０
６．入出力端子３０３に対応する入出力回路のセル３０
７．入出力端子３０４に対応する入出力回路のセル３０
８が配置しである。
．３０３，３０４を配置し、これらの入出力端子の内側
には入出力端子３０１に対応する入出力回路のセル３０
５．入出力端子３０２に対応する入出力回路のセル３０
６．入出力端子３０３に対応する入出力回路のセル３０
７．入出力端子３０４に対応する入出力回路のセル３０
８が配置しである。
入出力端子のセル３０５，３０６，３０７゜３０８の形
状はそれぞれ異なっており、チップ中心からみて放射状
をしている。こうすることにより、チップ面積を有効に
利用することができるとともに入出力端子数を増やずこ
とができる。
状はそれぞれ異なっており、チップ中心からみて放射状
をしている。こうすることにより、チップ面積を有効に
利用することができるとともに入出力端子数を増やずこ
とができる。
以上説明したように本発明は、半導体集積回路装置の入
出力回路のセルの形状を長方形ではなく少なくとも一角
を９０度以下にすることにより、チップ面・積を有効に
利用することができるととに使用できる入出力端子数を
増やすことができるという効果がある。
出力回路のセルの形状を長方形ではなく少なくとも一角
を９０度以下にすることにより、チップ面・積を有効に
利用することができるととに使用できる入出力端子数を
増やすことができるという効果がある。
【図面の簡単な説明】
第１図は本発明の第１の実施例の平面図、第２図は本発
明の第２の実施例の平面図、第３図は本発明の第３の実
施例の平面図、第４図は従来例の平面図である。 １．００ ２００，３００，４００・・・チップ辺、１
０１、 １０２ １０３ １．０４ ２０１ ２０２．
２０３，２０４，３０１，３０２．３０Ｂ３０４．４．
０１．４．０２，４０３，４０４・・・入出力端子、１
０５．１０６．１．０７，１０８，２０５ ２０６ ２
０７ ２０８ ３０５．３０６３０７．３０８，４０５
，４０６，４０７．４０８・・・入出力回路のセル、１
０９，２０９．３０９４０９・・・基準電圧発生回路。
明の第２の実施例の平面図、第３図は本発明の第３の実
施例の平面図、第４図は従来例の平面図である。 １．００ ２００，３００，４００・・・チップ辺、１
０１、 １０２ １０３ １．０４ ２０１ ２０２．
２０３，２０４，３０１，３０２．３０Ｂ３０４．４．
０１．４．０２，４０３，４０４・・・入出力端子、１
０５．１０６．１．０７，１０８，２０５ ２０６ ２
０７ ２０８ ３０５．３０６３０７．３０８，４０５
，４０６，４０７．４０８・・・入出力回路のセル、１
０９，２０９．３０９４０９・・・基準電圧発生回路。
Claims (1)
- 【特許請求の範囲】 １、半導体集積回路装置に対する信号の入出力の際信号
レベルの変換を行う入出力回路を構成する複数のセルを
有するマスタスライス方式の半導体集積回路装置におい
て、前記セルのうち少なくとも一つのセルの一つの角が
９０度以下となる形状であることを特徴とする導体集積
回路装置。 ２、前記セルの一角が４５度であることを特徴とする請
求項１記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2209900A JPH0493047A (ja) | 1990-08-08 | 1990-08-08 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2209900A JPH0493047A (ja) | 1990-08-08 | 1990-08-08 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0493047A true JPH0493047A (ja) | 1992-03-25 |
Family
ID=16580507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2209900A Pending JPH0493047A (ja) | 1990-08-08 | 1990-08-08 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0493047A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102009040613A1 (de) | 2008-09-09 | 2010-07-01 | Nec Electronics Corp., Kawasaki | Integrierte Halbleiterschaltungsvorrichtung und Testanschlussanordnungsverfahren |
| US9311105B2 (en) | 2010-04-21 | 2016-04-12 | Hewlett-Packard Development Company, L.P. | Communicating operating system booting information |
-
1990
- 1990-08-08 JP JP2209900A patent/JPH0493047A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102009040613A1 (de) | 2008-09-09 | 2010-07-01 | Nec Electronics Corp., Kawasaki | Integrierte Halbleiterschaltungsvorrichtung und Testanschlussanordnungsverfahren |
| US7843226B2 (en) | 2008-09-09 | 2010-11-30 | Nec Electronics Corporation | Semiconductor integrated circuit device and test terminal arrangement method |
| US9311105B2 (en) | 2010-04-21 | 2016-04-12 | Hewlett-Packard Development Company, L.P. | Communicating operating system booting information |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0493047A (ja) | 半導体集積回路装置 | |
| US3478229A (en) | Multifunction circuit device | |
| US6163042A (en) | Semiconductor integrated circuit | |
| JPS62194640A (ja) | バンプ実装を用いる半導体集積回路 | |
| JPH04127556A (ja) | 半導体集積回路 | |
| JPS58116757A (ja) | マスタスライスｌｓｉ | |
| JPH0287550A (ja) | マスタースライス方式半導体集積回路 | |
| JPH0536945A (ja) | マスタスライス型半導体集積回路装置 | |
| JPS5844741A (ja) | 半導体集積回路 | |
| JP2671537B2 (ja) | 半導体集積回路 | |
| JPH04368175A (ja) | マスタスライスｌｓｉ | |
| JPH05243533A (ja) | 半導体集積回路装置 | |
| JPH03155669A (ja) | ゲートアレイ装置 | |
| JPH0414808B2 (ja) | ||
| JPH01152642A (ja) | 半導体集積回路 | |
| JPH04186749A (ja) | 半導体集積回路装置 | |
| JPS613430A (ja) | 半導体装置 | |
| JPH04742A (ja) | 半導体集積回路 | |
| JPH0691157B2 (ja) | 半導体集積回路装置 | |
| JPH04174537A (ja) | 半導体集積回路 | |
| JPS62177951A (ja) | 半導体装置 | |
| JPH0645566A (ja) | 半導体集積回路装置 | |
| JPS5844740A (ja) | 半導体集積回路 | |
| JPH04147675A (ja) | マスタースライス式半導体集積回路装置 | |
| JPH118306A (ja) | マクロセル |