JPH0239455A - 大規模集積回路 - Google Patents
大規模集積回路Info
- Publication number
- JPH0239455A JPH0239455A JP19155788A JP19155788A JPH0239455A JP H0239455 A JPH0239455 A JP H0239455A JP 19155788 A JP19155788 A JP 19155788A JP 19155788 A JP19155788 A JP 19155788A JP H0239455 A JPH0239455 A JP H0239455A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- internal
- vcc
- patterns
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 210000004907 gland Anatomy 0.000 abstract 2
- 230000006870 function Effects 0.000 description 4
- 238000003491 array Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 102100039435 C-X-C motif chemokine 17 Human genes 0.000 description 2
- 101000889048 Homo sapiens C-X-C motif chemokine 17 Proteins 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、ゲートアレイおよびシーオブゲート等の大規
模集積回路に関する。
模集積回路に関する。
(従来の技術)
近年、電子機器の高性能化、高密度化に伴って、ゲート
アレイおよびシーオブゲート等の大規模集積回路が種々
開発されている。
アレイおよびシーオブゲート等の大規模集積回路が種々
開発されている。
大規模集積回路は、写真技術および半導体プロセス技術
を用いてシリコン基板の上(こ各種の機能回路を高密度
形成したものであり、電子機器のm制御手段および記憶
手段等として今や火力1せな(為存在となっている。
を用いてシリコン基板の上(こ各種の機能回路を高密度
形成したものであり、電子機器のm制御手段および記憶
手段等として今や火力1せな(為存在となっている。
ところで従来の大規模集積回路は、例え(よ第2図に示
したように、内部回路1.1・・・に動作電源を供給す
るべく外部の電源に接続される]くターン(以下Vce
パターンと称する)2とグランド(こ(妾続されるGN
Dパターン3とが、内部回V3全(本を囲むように形成
されている。
したように、内部回路1.1・・・に動作電源を供給す
るべく外部の電源に接続される]くターン(以下Vce
パターンと称する)2とグランド(こ(妾続されるGN
Dパターン3とが、内部回V3全(本を囲むように形成
されている。
各内部回路1.1・・・は、前記■CCツクターン2お
よびGNDパターン3から延出された内部V cCt<
ターン2aおよび内部c N D /<ターン3alこ
跨るように接続された状態で形成されて0る。
よびGNDパターン3から延出された内部V cCt<
ターン2aおよび内部c N D /<ターン3alこ
跨るように接続された状態で形成されて0る。
そしてVccパターン2aは電極]く・ラド2b12b
・・・のいずれかを介して外部の電源(こ接続され、G
NDパターン3aは電極%−yド3b、3bの(1ずれ
かを介してグランドに接続される。
・・・のいずれかを介して外部の電源(こ接続され、G
NDパターン3aは電極%−yド3b、3bの(1ずれ
かを介してグランドに接続される。
したがってこのような大規模集積回路で(よ、内部回路
1.1・・・の一部分だけを動作させたり、部分だけの
状態を維持したい場合でも、チップ上の回路全体に電力
を供給しなければならないので、必要以上に電力を消費
するという問題があった。
1.1・・・の一部分だけを動作させたり、部分だけの
状態を維持したい場合でも、チップ上の回路全体に電力
を供給しなければならないので、必要以上に電力を消費
するという問題があった。
(発明が解決しようとする課題)
本発明はこのような事情によりなされたもので、内部回
路の一部分だけを動作させたり、一部分だけの状態を維
持したい場合には、必要以上に電力を消費しないように
した大規模集積回路の提供を目的としている。
路の一部分だけを動作させたり、一部分だけの状態を維
持したい場合には、必要以上に電力を消費しないように
した大規模集積回路の提供を目的としている。
[発明の構成]
(課題を解決するための手段)
本発明の大規模集積回路はこの目的を実現するべ(、グ
ランドに接続されるべきグランドバタンと、所定の箇所
で切断されたとき分離した部分がそれぞれ独立した電源
パターンになるよう複数の電極パッドが設けられた電源
パターンと、前記分離した部分と前記グランドパターン
との間に接続された回路群とを有している。
ランドに接続されるべきグランドバタンと、所定の箇所
で切断されたとき分離した部分がそれぞれ独立した電源
パターンになるよう複数の電極パッドが設けられた電源
パターンと、前記分離した部分と前記グランドパターン
との間に接続された回路群とを有している。
(作 用)
本発明の大規模集積回路は、所定の箇所で切断されたと
き分離した部分がそれぞれ独立した電源パターンになる
よう複数の電極パッドが設けられた電源パターンを有し
ているので、機能および用途が共通している内部回路を
まとめて前記電源パターンの分離した部分のそれぞれと
グランドパターンとの間に接続すれば、必要な内部回路
を含む部分だけに電源を供給することが可能である。
き分離した部分がそれぞれ独立した電源パターンになる
よう複数の電極パッドが設けられた電源パターンを有し
ているので、機能および用途が共通している内部回路を
まとめて前記電源パターンの分離した部分のそれぞれと
グランドパターンとの間に接続すれば、必要な内部回路
を含む部分だけに電源を供給することが可能である。
(実施例)
以下、本発明の実施例の詳細を図面に基づいて説明する
。
。
第1図は本発明の一実施例の構成を示す図である。
同図において、10は大規模集積回路が形成されている
チップ、11〜16はトランジスタゲト等の内部回路、
17はグランドに接続されるGNDパターン、17a、
17a・・・はこのパターン17から延出された内部G
NDパターン、17b117b・・・はGNDパターン
17の外部接続用の電極パッドである。
チップ、11〜16はトランジスタゲト等の内部回路、
17はグランドに接続されるGNDパターン、17a、
17a・・・はこのパターン17から延出された内部G
NDパターン、17b117b・・・はGNDパターン
17の外部接続用の電極パッドである。
そして18は外部の電源に接続されるVccパタンであ
り、このVCCパターン18においてPで示した部分は
切断部である。
り、このVCCパターン18においてPで示した部分は
切断部である。
本実施例におけるVceパターン18は、この切断部を
切断することにより、それぞれ独立した複数のVccパ
ターンに分離することができる。
切断することにより、それぞれ独立した複数のVccパ
ターンに分離することができる。
第1図の例ではVceパターン18が4つの部分Vcc
l〜Vcc4に分離されている。
l〜Vcc4に分離されている。
以下、Vcclに対応するパターンをVCCパターン1
つ、これから延出されている内部パターンを19a、そ
の電極パッドを19bとする。
つ、これから延出されている内部パターンを19a、そ
の電極パッドを19bとする。
同様にVcc2に対応するパターンをVcc2パタン2
0、内部パターンを20a、電極パッドを20bとする
。Vcc3およびV cc4についても同様である。
0、内部パターンを20a、電極パッドを20bとする
。Vcc3およびV cc4についても同様である。
まず内部回路11.12は内部パターン17aと198
との間に接続され、内部回路13.14は内部パターン
17aと20aとの間に接続されている。
との間に接続され、内部回路13.14は内部パターン
17aと20aとの間に接続されている。
また内部回路15は内部パターン17aと21aとの間
に接続され、内部回路16は内部パタン17aと22a
との間に接続されている。
に接続され、内部回路16は内部パタン17aと22a
との間に接続されている。
そしてここでは内部回路11.12が、システムがOF
F状態にあっても動作させたい回路または状態保持が必
要な回路(メモリおよびレジスタ等)であり、内部回路
13〜16がその他の回路である。
F状態にあっても動作させたい回路または状態保持が必
要な回路(メモリおよびレジスタ等)であり、内部回路
13〜16がその他の回路である。
まずシステムがON状態の時には、Vcclパターン1
9〜22の全てに電極パッド19b〜22bを介して電
力を供給する。
9〜22の全てに電極パッド19b〜22bを介して電
力を供給する。
一方、システムがOFF状態になっている時には、電極
パッド19bを介してvcc1パターン1つだけに電力
を供給すれば、vcc1パターン1つに接続されている
内部回路11.12だけを動作可能状態または状態保持
状態にすることができる。
パッド19bを介してvcc1パターン1つだけに電力
を供給すれば、vcc1パターン1つに接続されている
内部回路11.12だけを動作可能状態または状態保持
状態にすることができる。
このように本実施例のVCCパターン18は元来1本の
ものであるが、配置されたトランジスタゲート等に供給
する電力に応じてマスク・メイク時にその何箇所かを切
断する。
ものであるが、配置されたトランジスタゲート等に供給
する電力に応じてマスク・メイク時にその何箇所かを切
断する。
すなわち切断の様式によって自由な数および形のVCC
ラインを形成することができるように複数の電極パッド
が設けられている。
ラインを形成することができるように複数の電極パッド
が設けられている。
かくして本実施例によれば、機能および用途が共通して
いる内部回路をまとめて、Vccパターンの分離した部
分のそれぞれとGNDパターンとの間に接続することに
より、必要な内部回路を含む部分だけに電源を供給する
ことが可能である。
いる内部回路をまとめて、Vccパターンの分離した部
分のそれぞれとGNDパターンとの間に接続することに
より、必要な内部回路を含む部分だけに電源を供給する
ことが可能である。
なお本発明はゲートアレイおよびシーオブゲートに限ら
ず、フルカスタムLSI以外で電源パターンがある程度
固定されているLSIに対して、幅広く適用することが
できる。
ず、フルカスタムLSI以外で電源パターンがある程度
固定されているLSIに対して、幅広く適用することが
できる。
[発明の効果]
以上説明したように本発明の大規模集積回路では、機能
および用途が共通している内部回路をまとめて電源パタ
ーンの分離した部分のそれぞれとグランドパターンとの
間に接続しているので、内部回路の一部分だけを動作さ
せたり、一部分だけの状態を維持させることができる。
および用途が共通している内部回路をまとめて電源パタ
ーンの分離した部分のそれぞれとグランドパターンとの
間に接続しているので、内部回路の一部分だけを動作さ
せたり、一部分だけの状態を維持させることができる。
したがって必要以上に電力を消費しない。
第1図は本発明の一実施例の構成を示す図、第2図は従
来の大規模集積回路の構成の一例を示す図である。 10・・・チップ、11〜16・・・内部回路、17・
・・GNDパターン、1B−Vccパターン。 出願人 株式会社 東芝
来の大規模集積回路の構成の一例を示す図である。 10・・・チップ、11〜16・・・内部回路、17・
・・GNDパターン、1B−Vccパターン。 出願人 株式会社 東芝
Claims (1)
- (1)グランドに接続されるべきグランドパターンと、
所定の箇所で切断されたとき分離した部分がそれぞれ独
立した電源パターンになるよう複数の電極パッドが設け
られた電源パターンと、前記分離した部分と前記グラン
ドパターンとの間に接続された回路群とを有してなるこ
とを特徴とすることを特徴とする大規模集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19155788A JPH0239455A (ja) | 1988-07-28 | 1988-07-28 | 大規模集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19155788A JPH0239455A (ja) | 1988-07-28 | 1988-07-28 | 大規模集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0239455A true JPH0239455A (ja) | 1990-02-08 |
Family
ID=16276655
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19155788A Pending JPH0239455A (ja) | 1988-07-28 | 1988-07-28 | 大規模集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0239455A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5387809A (en) * | 1991-02-25 | 1995-02-07 | Hitachi, Ltd. | Semiconductor integrated circuit device capable of outputting a plurality of interface levels |
US6251535B1 (en) | 1998-03-30 | 2001-06-26 | Sanyo Electric Co., Ltd. | Battery case |
-
1988
- 1988-07-28 JP JP19155788A patent/JPH0239455A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5387809A (en) * | 1991-02-25 | 1995-02-07 | Hitachi, Ltd. | Semiconductor integrated circuit device capable of outputting a plurality of interface levels |
US6251535B1 (en) | 1998-03-30 | 2001-06-26 | Sanyo Electric Co., Ltd. | Battery case |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7543249B2 (en) | Embedded switchable power ring | |
JPH0247862B2 (ja) | ||
JPH03133174A (ja) | 半導体記憶装置 | |
JPH0239455A (ja) | 大規模集積回路 | |
JP2011114071A (ja) | 半導体集積回路装置及びその入出力用ボンディングパッドの配置方法 | |
JPH10189743A (ja) | 半導体集積回路及び半導体集積回路の配線レイアウト方法 | |
US7768334B2 (en) | Semiconductor integrated circuit | |
JPH0240934A (ja) | 大規模集積回路 | |
JPS6070742A (ja) | マスタ・スライス型半導体装置 | |
JPS61190958A (ja) | 半導体集積回路 | |
JPH0256951A (ja) | 大規模集積回路 | |
JPH0239454A (ja) | 大規模集積回路 | |
JPH0750392A (ja) | 半導体集積回路装置 | |
JPS59149033A (ja) | 半導体集積回路装置 | |
JP2564659B2 (ja) | 半導体装置の製造方法 | |
JPH08125124A (ja) | 半導体集積回路 | |
JPH04239758A (ja) | 半導体集積回路装置 | |
JPH0243343B2 (ja) | ||
JPH02141813A (ja) | 半導体装置 | |
JP2671537B2 (ja) | 半導体集積回路 | |
JPS6021543A (ja) | マスタスライスicおよびその製造方法 | |
JPH01207946A (ja) | ゲートアレイ方式半導体集積回路 | |
JPH0226046A (ja) | マスター・スライス半導体集積回路装置 | |
JPH04291743A (ja) | 半導体集積回路の設計支援装置 | |
JPS5984547A (ja) | 半導体装置 |