JPS59149033A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS59149033A JPS59149033A JP2276583A JP2276583A JPS59149033A JP S59149033 A JPS59149033 A JP S59149033A JP 2276583 A JP2276583 A JP 2276583A JP 2276583 A JP2276583 A JP 2276583A JP S59149033 A JPS59149033 A JP S59149033A
- Authority
- JP
- Japan
- Prior art keywords
- blocks
- integrated circuit
- semiconductor integrated
- functional logic
- logic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体装置、特に複数の電源端子をもち、信号
処理機能をそなえた半導体集積回路装置に関する。
処理機能をそなえた半導体集積回路装置に関する。
説明例として、ゲートアレイと呼ばれる半導体集積回路
装置を利用する。
装置を利用する。
第１図に示すようにゲートアレイと呼ばれている論理機
能回路２を半導体チップ１内部に有する半導体集積回路
装置（ＩＣ，ＬＳＩ）においては、チップ周辺部に複数
の電源端子３ａ、３ｂ、接地 一端子４ａ、４ｂを有す
るものであるが、従来より複数の電源端子は内部で配線
５により接続されて共通の電源ラインとなり論理機能回
路のうち動作不要の部分にも電源を供給するしくみにな
っている。ところで半導体チップ内部の論理機能回路は
別々の機能、例えばＡという機能をもつブロックとＢと
いう機能をもつブロックとを別個にもたせることができ
、このようなＩＣにおいて、ブロックＡ、ブロックＢを
個別に使用した場合にも消費される電力は常にＡ十Ｂ分
かかり、低消費電力化を図ることができない。
能回路２を半導体チップ１内部に有する半導体集積回路
装置（ＩＣ，ＬＳＩ）においては、チップ周辺部に複数
の電源端子３ａ、３ｂ、接地 一端子４ａ、４ｂを有す
るものであるが、従来より複数の電源端子は内部で配線
５により接続されて共通の電源ラインとなり論理機能回
路のうち動作不要の部分にも電源を供給するしくみにな
っている。ところで半導体チップ内部の論理機能回路は
別々の機能、例えばＡという機能をもつブロックとＢと
いう機能をもつブロックとを別個にもたせることができ
、このようなＩＣにおいて、ブロックＡ、ブロックＢを
個別に使用した場合にも消費される電力は常にＡ十Ｂ分
かかり、低消費電力化を図ることができない。
本発明は上記した点にかんがみてなされたものであり、
その目的は一つの半導体チップで異なる機能の回路を使
用でき、かつ電力消費を低減できる半導体装置の提供に
ある。
その目的は一つの半導体チップで異なる機能の回路を使
用でき、かつ電力消費を低減できる半導体装置の提供に
ある。
上記目的を達成するため、本発明では複数の電源端子、
接地端子を有する半導体集積回路装置において、複数の
機能ブロックに分けられた各ブロックに対して個別に電
源端子より電源を供給しつるように結線したものであり
、これにより、機能ブロック別に動作ができ低消費電力
化が可能となる。
接地端子を有する半導体集積回路装置において、複数の
機能ブロックに分けられた各ブロックに対して個別に電
源端子より電源を供給しつるように結線したものであり
、これにより、機能ブロック別に動作ができ低消費電力
化が可能となる。
以下実施例にそって本発明の詳細な説明する。
第２図は本発明による半導体集積回路装置の一実施例を
示す。
示す。
この半導体集積回路装置において、論理機能回路は別個
の論理機能ブロックＡ及びＢを有し、それぞれに対して
電源端子３ａ、３ｂ、接地端子４ａ、４ｂが接続して独
立の機能の回路を与えるようになっている。なお、接地
端子は同図中、点線で示すように回路内部で相互に接続
し合うこともできる。
の論理機能ブロックＡ及びＢを有し、それぞれに対して
電源端子３ａ、３ｂ、接地端子４ａ、４ｂが接続して独
立の機能の回路を与えるようになっている。なお、接地
端子は同図中、点線で示すように回路内部で相互に接続
し合うこともできる。
このような構成によれば、ブロックＡのみで使用する場
合、Ｂのみで使用する場合、あるいはＡ。
合、Ｂのみで使用する場合、あるいはＡ。
Ｂ共に使用する場合によって電源の供給を変えることが
でき、不必要な電力消費がなくなり、必要最小限におさ
えることができる。
でき、不必要な電力消費がなくなり、必要最小限におさ
えることができる。
又、複数の接地電源も分離可、能とすることにより異な
る電源レベルの回路を構成することができる。例えば同
図において、ＶＣＣ（電源電位）を′ＯＶとし、ＧＮＤ
（接地電位）を−ｖ０にして使用することも可能である
。
る電源レベルの回路を構成することができる。例えば同
図において、ＶＣＣ（電源電位）を′ＯＶとし、ＧＮＤ
（接地電位）を−ｖ０にして使用することも可能である
。
従来の論理機能回路なそなえた半導体集積回路ではその
チップに形成されたゲートの一部が余っていてもそれを
他の論理機能に使うことができず、別のチップを用意す
ることになった。しかし本発明によれば一つのチップ内
で複数の異なる機能をもたせ、同時に又は別々に動作さ
せることが可能である。例えばメーンのメモリ機能回路
をもつ一つのチップの中でシフトレジスタやカウンタ等
の機能をもつ回路を併用させ、これらを有機的に結合さ
せ又は全く別個に使用することができ、半導体チップの
スペースを節約する上でも有効である。
チップに形成されたゲートの一部が余っていてもそれを
他の論理機能に使うことができず、別のチップを用意す
ることになった。しかし本発明によれば一つのチップ内
で複数の異なる機能をもたせ、同時に又は別々に動作さ
せることが可能である。例えばメーンのメモリ機能回路
をもつ一つのチップの中でシフトレジスタやカウンタ等
の機能をもつ回路を併用させ、これらを有機的に結合さ
せ又は全く別個に使用することができ、半導体チップの
スペースを節約する上でも有効である。
本発明の実施例では電源端子２個の場合で説明したが、
それ以外の端子（パッド）を電源として使い、機能ブロ
ックも２種類以上多くの数に分離することも可能である
。
それ以外の端子（パッド）を電源として使い、機能ブロ
ックも２種類以上多くの数に分離することも可能である
。
本発明は高集積化、高速化して消費電力の大きいＬＳＩ
（大規模集積回路装置）に適用する場合で層有効である
。
（大規模集積回路装置）に適用する場合で層有効である
。
第１図は在来のゲートアレイ半導体装置の一例を模型的
に示す平面図である。 第２図は本発明によるゲートアレイ半導体装置の一実施
例を模型的に示す平面図である。 １・・・半導体チップ、２・・・論理機能回路、３ａ。 ３ｂ・・・電源端子、４ａ、４ｂ・・・接地端子、５・
・・配線。 第 １ 図 第 ２ 図 Ｖｃｔ ＶＣｅ ／ 、４Ｂ 「 −コ
に示す平面図である。 第２図は本発明によるゲートアレイ半導体装置の一実施
例を模型的に示す平面図である。 １・・・半導体チップ、２・・・論理機能回路、３ａ。 ３ｂ・・・電源端子、４ａ、４ｂ・・・接地端子、５・
・・配線。 第 １ 図 第 ２ 図 Ｖｃｔ ＶＣｅ ／ 、４Ｂ 「 −コ
Claims (1)
- 【特許請求の範囲】 １、一つの半導体チップに、信号処理機能をもつ領域と
、複数の電源端子と複数の接地端子とが設けられている
半導体集積回路装置であって、上記信号処理機能なもつ
領域を複数ブロックに分けて各ブロックに対し個別の電
源端子より電源を供給しうるように結線することを特徴
とする半導体集積回路装置。 ２、複数ブロックの信号処理機能をもつ領域は内部で電
気的に接続され又は接続することができる特許請求の範
囲第１項に記載の半導体集積回路装置。 ３、信号処理機能が論理機能である特許請求の範囲第１
項又は第２項に記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2276583A JPS59149033A (ja) | 1983-02-16 | 1983-02-16 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2276583A JPS59149033A (ja) | 1983-02-16 | 1983-02-16 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59149033A true JPS59149033A (ja) | 1984-08-25 |
Family
ID=12091766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2276583A Pending JPS59149033A (ja) | 1983-02-16 | 1983-02-16 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59149033A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01139437U (ja) * | 1988-03-18 | 1989-09-22 |
-
1983
- 1983-02-16 JP JP2276583A patent/JPS59149033A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01139437U (ja) * | 1988-03-18 | 1989-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02208956A (ja) | 集積回路の配置配線方式 | |
| JPH0247862B2 (ja) | ||
| JPH05308136A (ja) | マスタスライス集積回路 | |
| KR860001378A (ko) | 모놀리딕 세미-커스텀 lsi | |
| JPS59149033A (ja) | 半導体集積回路装置 | |
| JPS59167049A (ja) | 半導体装置 | |
| JPH0831581B2 (ja) | 半導体装置 | |
| JPH11150204A (ja) | 半導体ｌｓｉ | |
| KR101057750B1 (ko) | 시스템온칩의 입출력 패드 구성 방법 | |
| JPS61190958A (ja) | 半導体集積回路 | |
| JPH09148545A (ja) | 半導体装置 | |
| JPH03148132A (ja) | スタンダードセル方式の半導体集積回路装置 | |
| JPH08125124A (ja) | 半導体集積回路 | |
| JP2564659B2 (ja) | 半導体装置の製造方法 | |
| JP2652948B2 (ja) | 半導体集積回路 | |
| JPH0239455A (ja) | 大規模集積回路 | |
| JPS6380622A (ja) | 半導体集積回路装置 | |
| JPH0376142A (ja) | 半導体集積回路 | |
| JPH01184845A (ja) | 複合化集積回路 | |
| JPH0383376A (ja) | ゲートアレイ | |
| JPS59167036A (ja) | 半導体集積回路 | |
| JPH0774252A (ja) | 半導体集積回路 | |
| JPH0548011A (ja) | 集積回路チツプ | |
| JPH04186749A (ja) | 半導体集積回路装置 | |
| JPH0360054A (ja) | ゲートアレイ |