JPH06232291A - 半導体パッケージおよび半導体装置 - Google Patents
半導体パッケージおよび半導体装置Info
- Publication number
- JPH06232291A JPH06232291A JP5013668A JP1366893A JPH06232291A JP H06232291 A JPH06232291 A JP H06232291A JP 5013668 A JP5013668 A JP 5013668A JP 1366893 A JP1366893 A JP 1366893A JP H06232291 A JPH06232291 A JP H06232291A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- main body
- power supply
- circuit
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【目的】 特性が異なっても機能が同一、または類似の
場合、半導体チップを別個に開発することなく対応可能
とするための半導体パッケージと半導体装置を提供す
る。 【構成】 本体部１４は半導体チップ１６を内部に収容
可能である。複数の外部リード１８は、本体部１４から
延出されている。複数の接点部２２は、前記本体部１４
に設けられ、前記外部リード１８と接続されると共に、
前記半導体チップ１６が本体部１４へ収容された際に
は、半導体チップ１６の複数の電極２２と接続される。
インターフェイス回路は、本体部１４に設けられ、前記
外部リード１８と前記接点部２２との間に接続されてい
る。
場合、半導体チップを別個に開発することなく対応可能
とするための半導体パッケージと半導体装置を提供す
る。 【構成】 本体部１４は半導体チップ１６を内部に収容
可能である。複数の外部リード１８は、本体部１４から
延出されている。複数の接点部２２は、前記本体部１４
に設けられ、前記外部リード１８と接続されると共に、
前記半導体チップ１６が本体部１４へ収容された際に
は、半導体チップ１６の複数の電極２２と接続される。
インターフェイス回路は、本体部１４に設けられ、前記
外部リード１８と前記接点部２２との間に接続されてい
る。
Description
【０００１】
【産業上の利用分野】本発明は半導体パッケージに関
し、一層詳細には半導体チップを内部に収容可能な本体
部と、複数の外部リードと、本体部に設けられ、外部リ
ードと接続されると共に、半導体チップが収容された際
には、半導体チップの電極と接続される接点部とを具備
する半導体パッケージと、当該半導体パッケージを用い
た半導体装置に関する。
し、一層詳細には半導体チップを内部に収容可能な本体
部と、複数の外部リードと、本体部に設けられ、外部リ
ードと接続されると共に、半導体チップが収容された際
には、半導体チップの電極と接続される接点部とを具備
する半導体パッケージと、当該半導体パッケージを用い
た半導体装置に関する。
【０００２】
【従来の技術】従来の半導体パッケージとしては、種々
のものが知られているが、本願出願人も先に、例えば特
開昭５９−１１２６３５号に開示される半導体パッケー
ジを出願している。従来の半導体パッケージは、基本的
には半導体チップを内部に収容可能な本体部と、本体部
から延出された複数の外部リードと、本体部に設けら
れ、外部リードと接続されると共に、半導体チップが本
体部へ収容された際には、半導体チップの複数の電極と
接続される複数の接点部を有する構造になっている。こ
の半導体パッケージの本体部へ半導体チップを収容し、
半導体チップの各電極と半導体パッケージの本体部に設
けられている各接点部を接続することにより１個の半導
体装置が形成される。
のものが知られているが、本願出願人も先に、例えば特
開昭５９−１１２６３５号に開示される半導体パッケー
ジを出願している。従来の半導体パッケージは、基本的
には半導体チップを内部に収容可能な本体部と、本体部
から延出された複数の外部リードと、本体部に設けら
れ、外部リードと接続されると共に、半導体チップが本
体部へ収容された際には、半導体チップの複数の電極と
接続される複数の接点部を有する構造になっている。こ
の半導体パッケージの本体部へ半導体チップを収容し、
半導体チップの各電極と半導体パッケージの本体部に設
けられている各接点部を接続することにより１個の半導
体装置が形成される。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
従来の半導体チップには次のような課題がある。従来の
半導体チップでは特性（半導体チップの基本素子がＥＣ
Ｌ、ＣＭＯＳ、ＴＴＬかに起因する入出力特性、電源電
圧による入出力特性等）が異なる場合、機能が同一、ま
たは類似であっても半導体チップを別個開発しなければ
ならず、開発コストがかさむという課題がある。例え
ば、従来の半導体チップにおいて、駆動電圧としては５
ボルトが主流であったが、昨今、消費電力の低減や、電
源として小型の電池を使用するために駆動電圧を３ボル
ト程度の低電圧とすることが要求されるようになった。
そのため、半導体メーカは、市場ニーズを満たすために
は同一機能を有する半導体チップについて５ボルト系と
３ボルト系の２種類の半導体チップを開発しなければな
らず、開発コストがかさんでしまう。従って、本発明は
特性が異なっても機能が同一、または類似の場合、半導
体チップを別個に開発することなく対応可能とするため
の半導体パッケージおよび当該半導体パッケージを用い
た半導体装置を提供することを目的とする。
従来の半導体チップには次のような課題がある。従来の
半導体チップでは特性（半導体チップの基本素子がＥＣ
Ｌ、ＣＭＯＳ、ＴＴＬかに起因する入出力特性、電源電
圧による入出力特性等）が異なる場合、機能が同一、ま
たは類似であっても半導体チップを別個開発しなければ
ならず、開発コストがかさむという課題がある。例え
ば、従来の半導体チップにおいて、駆動電圧としては５
ボルトが主流であったが、昨今、消費電力の低減や、電
源として小型の電池を使用するために駆動電圧を３ボル
ト程度の低電圧とすることが要求されるようになった。
そのため、半導体メーカは、市場ニーズを満たすために
は同一機能を有する半導体チップについて５ボルト系と
３ボルト系の２種類の半導体チップを開発しなければな
らず、開発コストがかさんでしまう。従って、本発明は
特性が異なっても機能が同一、または類似の場合、半導
体チップを別個に開発することなく対応可能とするため
の半導体パッケージおよび当該半導体パッケージを用い
た半導体装置を提供することを目的とする。
【０００４】
【課題を解決するための手段】上記課題を解決するた
め、本発明は次の構成を備える。すなわち、基本的に
は、半導体チップを内部に収容可能な本体部と、該本体
部から延出された複数の外部リードと、前記本体部に設
けられ、前記外部リードと接続されると共に、前記半導
体チップが本体部へ収容された際には、半導体チップの
複数の電極と接続される複数の接点部とを具備する半導
体パッケージにおいて、前記本体部には、前記外部リー
ドと前記接点部との間に接続されたインターフェイス回
路が組み込まれていることを特徴とする。例えば、供給
される電源電圧が半導体チップの駆動電圧と異なる場合
は、半導体チップを内部に収容可能な本体部と、該本体
部から延出され、電源電圧が供給される電源リードを含
む複数の外部リードと、前記本体部に設けられ、前記電
源リードと接続されると共に、前記半導体チップが本体
部へ収容された際には、半導体チップの電源電極と接続
される電源接点部を含む複数の接点部とを具備する半導
体パッケージにおいて、前記本体部には、前記電源リー
ドと前記電源接点部との間に接続された変圧回路が組み
込まれていることを特徴とする。
め、本発明は次の構成を備える。すなわち、基本的に
は、半導体チップを内部に収容可能な本体部と、該本体
部から延出された複数の外部リードと、前記本体部に設
けられ、前記外部リードと接続されると共に、前記半導
体チップが本体部へ収容された際には、半導体チップの
複数の電極と接続される複数の接点部とを具備する半導
体パッケージにおいて、前記本体部には、前記外部リー
ドと前記接点部との間に接続されたインターフェイス回
路が組み込まれていることを特徴とする。例えば、供給
される電源電圧が半導体チップの駆動電圧と異なる場合
は、半導体チップを内部に収容可能な本体部と、該本体
部から延出され、電源電圧が供給される電源リードを含
む複数の外部リードと、前記本体部に設けられ、前記電
源リードと接続されると共に、前記半導体チップが本体
部へ収容された際には、半導体チップの電源電極と接続
される電源接点部を含む複数の接点部とを具備する半導
体パッケージにおいて、前記本体部には、前記電源リー
ドと前記電源接点部との間に接続された変圧回路が組み
込まれていることを特徴とする。
【０００５】
【作用】作用について説明する。基本的構成において、
本体部には、外部リードと接点部との間に接続されたイ
ンターフェイス回路が組み込まれている。従って、求め
られる所定の特性に対応するための環境に、収容される
半導体チップを適合させるためのインターフェイス回路
を本体部に組み込むことで所定の特性を有する半導体装
置を実現可能となる。例えば、供給される電源電圧が半
導体チップの駆動電圧と異なる場合は、電源リードと電
源接点部との間に変圧回路を接続することにより、半導
体チップの駆動電圧が変更されても対応可能となる。
本体部には、外部リードと接点部との間に接続されたイ
ンターフェイス回路が組み込まれている。従って、求め
られる所定の特性に対応するための環境に、収容される
半導体チップを適合させるためのインターフェイス回路
を本体部に組み込むことで所定の特性を有する半導体装
置を実現可能となる。例えば、供給される電源電圧が半
導体チップの駆動電圧と異なる場合は、電源リードと電
源接点部との間に変圧回路を接続することにより、半導
体チップの駆動電圧が変更されても対応可能となる。
【０００６】
【実施例】以下、本発明の好適な実施例について添付図
面と共に詳述する。まず、図１と共に、本発明の基本的
な概念について説明する。図１には本発明に係る半導体
パッケージ１２の本体部１４へ半導体チップ１６を収容
してなる半導体装置１０のブロックダイアグラムであ
る。半導体チップ１６は半導体パッケージ１２の本体部
１４の内部に収容固定されている。本体部１４からは外
方へ多数の外部リード１８が延出されている。本体部内
には各外部リード１８と接続されると共に、半導体チッ
プ１６が本体部１４内へ収容された際には、半導体チッ
プ１６の多数の電極２０とそれぞれ接続される多数の接
点部２２が設けられている。
面と共に詳述する。まず、図１と共に、本発明の基本的
な概念について説明する。図１には本発明に係る半導体
パッケージ１２の本体部１４へ半導体チップ１６を収容
してなる半導体装置１０のブロックダイアグラムであ
る。半導体チップ１６は半導体パッケージ１２の本体部
１４の内部に収容固定されている。本体部１４からは外
方へ多数の外部リード１８が延出されている。本体部内
には各外部リード１８と接続されると共に、半導体チッ
プ１６が本体部１４内へ収容された際には、半導体チッ
プ１６の多数の電極２０とそれぞれ接続される多数の接
点部２２が設けられている。
【０００７】半導体装置１０を所定の特性に対応するた
めの外的環境に、半導体チップ１６を適合させるための
インターフェイス回路２４が本体部１４に組み込まれて
いる。インターフェイス回路２４は、外部リード１８と
接点部２２との間に介挿され、接続されている。この構
成により、半導体チップ１６を変更することなくインタ
ーフェイス回路２４を含む半導体パッケージ１２を交換
することで、所定の特性を有する半導体装置１０を実現
させることができる。
めの外的環境に、半導体チップ１６を適合させるための
インターフェイス回路２４が本体部１４に組み込まれて
いる。インターフェイス回路２４は、外部リード１８と
接点部２２との間に介挿され、接続されている。この構
成により、半導体チップ１６を変更することなくインタ
ーフェイス回路２４を含む半導体パッケージ１２を交換
することで、所定の特性を有する半導体装置１０を実現
させることができる。
【０００８】続いて図２〜図５を参照して具体的な実施
例について説明する。まず、図２および図３を参照して
第１実施例について説明する。図２には第１実施例の半
導体装置１０の要部平面図を示し、図３にはブロックダ
イアグラムを示す。両図において、本体部１４は、例え
ばセラミックで容器状に形成されている。本体部１４の
内部には半導体チップ１６を収容可能になっている。半
導体チップ１６は本体部１４の中央に固定されている。
なお、半導体チップ１６の駆動電圧はＤＣ３ボルトに設
定されている。外部リード１８は、本体部１４の４辺か
ら外方へ延出されている。多数の外部リード１８の中に
は電源電圧であるＤＣ５ボルトが供給される電源リード
１８ａ、１８ｂが含まれている。
例について説明する。まず、図２および図３を参照して
第１実施例について説明する。図２には第１実施例の半
導体装置１０の要部平面図を示し、図３にはブロックダ
イアグラムを示す。両図において、本体部１４は、例え
ばセラミックで容器状に形成されている。本体部１４の
内部には半導体チップ１６を収容可能になっている。半
導体チップ１６は本体部１４の中央に固定されている。
なお、半導体チップ１６の駆動電圧はＤＣ３ボルトに設
定されている。外部リード１８は、本体部１４の４辺か
ら外方へ延出されている。多数の外部リード１８の中に
は電源電圧であるＤＣ５ボルトが供給される電源リード
１８ａ、１８ｂが含まれている。
【０００９】接点部２２は、本体部１４内に多数設けら
ている。各接点部２２は対応する外部リード１８と接続
されている。外部リード１８のうち電源リード１８ａ、
１８ｂは、後述する降圧回路２６を介して電源接点部２
２ａ、２２ｂと接続されている。電極２０は、半導体チ
ップ１６に多数設けられている。電極２０は半導体チッ
プ１６の端子であり、ボンディングワイヤ２８を介して
本体部１４の接点部２２とそれぞれ接続されている。半
導体チップ１６へ電力を供給する電源電極２０ａ、２０
ｂは、それぞれボンディングワイヤ２８を介して電源接
点部２２ａ、２２ｂと接続されている。
ている。各接点部２２は対応する外部リード１８と接続
されている。外部リード１８のうち電源リード１８ａ、
１８ｂは、後述する降圧回路２６を介して電源接点部２
２ａ、２２ｂと接続されている。電極２０は、半導体チ
ップ１６に多数設けられている。電極２０は半導体チッ
プ１６の端子であり、ボンディングワイヤ２８を介して
本体部１４の接点部２２とそれぞれ接続されている。半
導体チップ１６へ電力を供給する電源電極２０ａ、２０
ｂは、それぞれボンディングワイヤ２８を介して電源接
点部２２ａ、２２ｂと接続されている。
【００１０】３０は回路部であり、インターフェイス回
路２４（図１参照）が構成されている。第１実施例で
は、インターフェイス回路として変圧回路の一例である
降圧回路２６が組まれている。降圧回路２６は公知の降
圧回路から成り、ＤＣ５ボルトをＤＣ３ボルトへ降圧す
る。降圧回路２６から成る回路部３０は、本体部１４内
に設けられると共に、電源リード１８ａ、１８ｂと電源
接点部２２ａ、２２ｂとの間に設けられ、電源リード１
８ａ、１８ｂと電源接点部２２ａ、２２ｂとを接続して
いる。その他、回路部３０は半導体チップ１６の電源電
極２０ａ、２０ｂ以外の電極２０および電源接点部２２
ａ、２２ｂ以外の接点部２２を、対応する外部リード１
８と接続する。
路２４（図１参照）が構成されている。第１実施例で
は、インターフェイス回路として変圧回路の一例である
降圧回路２６が組まれている。降圧回路２６は公知の降
圧回路から成り、ＤＣ５ボルトをＤＣ３ボルトへ降圧す
る。降圧回路２６から成る回路部３０は、本体部１４内
に設けられると共に、電源リード１８ａ、１８ｂと電源
接点部２２ａ、２２ｂとの間に設けられ、電源リード１
８ａ、１８ｂと電源接点部２２ａ、２２ｂとを接続して
いる。その他、回路部３０は半導体チップ１６の電源電
極２０ａ、２０ｂ以外の電極２０および電源接点部２２
ａ、２２ｂ以外の接点部２２を、対応する外部リード１
８と接続する。
【００１１】上記構成により、回路部３０は電源リード
１８ａ、１８ｂから供給されるＤＣ５ボルトをＤＣ３ボ
ルトに降圧し、電源接点部２２ａ、２２ｂ、ボンディン
グワイヤ２８、および電源電極２０ａ、２０ｂを介して
半導体チップ１６へ駆動電圧であるＤＣ３ボルトを供給
する。半導体チップ１６はＤＣ３ボルトの駆動電圧が供
給されるので、所定の動作を行うことができると共に、
外部リード１８を介して信号の入出力も規格どおり行う
ことができる。
１８ａ、１８ｂから供給されるＤＣ５ボルトをＤＣ３ボ
ルトに降圧し、電源接点部２２ａ、２２ｂ、ボンディン
グワイヤ２８、および電源電極２０ａ、２０ｂを介して
半導体チップ１６へ駆動電圧であるＤＣ３ボルトを供給
する。半導体チップ１６はＤＣ３ボルトの駆動電圧が供
給されるので、所定の動作を行うことができると共に、
外部リード１８を介して信号の入出力も規格どおり行う
ことができる。
【００１２】続いて図４を参照して第２実施例について
説明する。なお、第１実施例と同一の構成部分について
は第１実施例と同一の符号を附し、説明は省略する。な
お、第２実施例は、第１実施例の回路部３０の構成を降
圧回路２６に代えて昇圧回路３２にした実施例である。
図４のブロックダイアグラムにおいて、外部リード１８
のうち電源リード１８ａ、１８ｂには電源電圧としてＤ
Ｃ３ボルトが供給される。一方、半導体チップ１６の規
格駆動電圧はＤＣ５ボルトである。変圧回路の一例であ
る昇圧回路３２には電源電圧ＤＣ３ボルトを一端ＡＣ変
換する第１の変換回路部と、第１の変換回路部でＡＣ変
換されたＡＣ電圧をＡＣ５ボルト以上に昇圧する変圧回
路部と、変圧回路部で昇圧されたＡＣ電圧を整流してＤ
Ｃ５ボルトに変換する第２の変換回路部と、第２の変換
回路部でＤＣ５ボルトに変換された電圧を平滑する平滑
回路等を含む。
説明する。なお、第１実施例と同一の構成部分について
は第１実施例と同一の符号を附し、説明は省略する。な
お、第２実施例は、第１実施例の回路部３０の構成を降
圧回路２６に代えて昇圧回路３２にした実施例である。
図４のブロックダイアグラムにおいて、外部リード１８
のうち電源リード１８ａ、１８ｂには電源電圧としてＤ
Ｃ３ボルトが供給される。一方、半導体チップ１６の規
格駆動電圧はＤＣ５ボルトである。変圧回路の一例であ
る昇圧回路３２には電源電圧ＤＣ３ボルトを一端ＡＣ変
換する第１の変換回路部と、第１の変換回路部でＡＣ変
換されたＡＣ電圧をＡＣ５ボルト以上に昇圧する変圧回
路部と、変圧回路部で昇圧されたＡＣ電圧を整流してＤ
Ｃ５ボルトに変換する第２の変換回路部と、第２の変換
回路部でＤＣ５ボルトに変換された電圧を平滑する平滑
回路等を含む。
【００１３】従って、回路部３０に含まれる昇圧回路３
２は、電源リード１８ａ、１８ｂから供給されるＤＣ３
ボルトをＤＣ５ボルトに昇圧し、電源接点部２２ａ、２
２ｂ、ボンディングワイヤ２８、および電源電極２０
ａ、２０ｂを介して半導体チップ１６へ駆動電圧である
ＤＣ５ボルトを供給する。半導体チップ１６はＤＣ５ボ
ルトの駆動電圧が供給されるので、所定の動作を行うこ
とができると共に、外部リード１８を介して信号の入出
力も規格どおり行うことができる。
２は、電源リード１８ａ、１８ｂから供給されるＤＣ３
ボルトをＤＣ５ボルトに昇圧し、電源接点部２２ａ、２
２ｂ、ボンディングワイヤ２８、および電源電極２０
ａ、２０ｂを介して半導体チップ１６へ駆動電圧である
ＤＣ５ボルトを供給する。半導体チップ１６はＤＣ５ボ
ルトの駆動電圧が供給されるので、所定の動作を行うこ
とができると共に、外部リード１８を介して信号の入出
力も規格どおり行うことができる。
【００１４】続いて図５を参照して第３実施例について
説明する。なお、第１および第２実施例と同一の構成部
分については第１および第２実施例と同一の符号を附
し、説明は省略する。なお、第３実施例は、第１実施例
の回路部３０の構成を降圧回路２６に代えて、第１実施
例の降圧回路２６と第２実施例の昇圧回路３２の両方を
含む降圧・昇圧回路３４にした実施例である。変圧回路
の一例である降圧・昇圧回路３４の降圧部または昇圧部
を選択して電源リード１８ａ、１８ｂと電源接点部２２
ａ、２２ｂとの間を接続する。降圧部または昇圧部を選
択することにより、電源リード１８ａ、１８ｂから供給
される電源電圧を半導体チップ１６の駆動電圧に降圧ま
たは昇圧して電源接点部２２ａ、２２ｂ、ボンディング
ワイヤ２８、および電源電極２０ａ、２０ｂを介して半
導体チップ１６へ規格の駆動電圧を供給する。半導体チ
ップ１６は規格駆動電圧が供給されるので、所定の動作
を行うことができると共に、外部リード１８を介して信
号の入出力も規格どおり行うことができる。
説明する。なお、第１および第２実施例と同一の構成部
分については第１および第２実施例と同一の符号を附
し、説明は省略する。なお、第３実施例は、第１実施例
の回路部３０の構成を降圧回路２６に代えて、第１実施
例の降圧回路２６と第２実施例の昇圧回路３２の両方を
含む降圧・昇圧回路３４にした実施例である。変圧回路
の一例である降圧・昇圧回路３４の降圧部または昇圧部
を選択して電源リード１８ａ、１８ｂと電源接点部２２
ａ、２２ｂとの間を接続する。降圧部または昇圧部を選
択することにより、電源リード１８ａ、１８ｂから供給
される電源電圧を半導体チップ１６の駆動電圧に降圧ま
たは昇圧して電源接点部２２ａ、２２ｂ、ボンディング
ワイヤ２８、および電源電極２０ａ、２０ｂを介して半
導体チップ１６へ規格の駆動電圧を供給する。半導体チ
ップ１６は規格駆動電圧が供給されるので、所定の動作
を行うことができると共に、外部リード１８を介して信
号の入出力も規格どおり行うことができる。
【００１５】以上、本発明の好適な実施例について種々
述べてきたが、本発明は上述の実施例に限定されるので
はなく、インターフェイス回路は変圧回路に限定される
のではなく、例えば外部リードにおける入出力の位置変
更に用いるインターフェイス回路でもよい等、発明の精
神を逸脱しない範囲でさらに多くの改変を施し得るのは
もちろんである。
述べてきたが、本発明は上述の実施例に限定されるので
はなく、インターフェイス回路は変圧回路に限定される
のではなく、例えば外部リードにおける入出力の位置変
更に用いるインターフェイス回路でもよい等、発明の精
神を逸脱しない範囲でさらに多くの改変を施し得るのは
もちろんである。
【００１６】
【発明の効果】本発明に係る半導体パッケージを用いる
と、請求項１の基本的構成では、本体部には、外部リー
ドと接点部との間に接続されたインターフェイス回路が
組み込まれている。従って、求められる所定の特性に対
応するための環境に、収容される半導体チップを適合さ
せるためのインターフェイス回路を本体部に組み込むこ
とで所定の特性を有する半導体装置を実現可能となるの
で、所定のインターフェイス回路を有する半導体パッケ
ージに従来の半導体チップを組み込むだけで、機能が同
一、または類似の半導体チップを特性毎に別個に開発す
ることなく済み、開発コストの削減、在庫半導体チップ
の活用等、経済的なメリットがある。また、インターフ
ェイス回路を工夫することにより、半導体チップの仕様
変更、さらには互換性や利用範囲の拡充等を図ることが
可能となる。特に、請求項２の構成を採用すると、供給
される電源電圧が半導体チップの駆動電圧と異なる場合
でも、当該半導体チップを使用可能となる等の著効を奏
する。
と、請求項１の基本的構成では、本体部には、外部リー
ドと接点部との間に接続されたインターフェイス回路が
組み込まれている。従って、求められる所定の特性に対
応するための環境に、収容される半導体チップを適合さ
せるためのインターフェイス回路を本体部に組み込むこ
とで所定の特性を有する半導体装置を実現可能となるの
で、所定のインターフェイス回路を有する半導体パッケ
ージに従来の半導体チップを組み込むだけで、機能が同
一、または類似の半導体チップを特性毎に別個に開発す
ることなく済み、開発コストの削減、在庫半導体チップ
の活用等、経済的なメリットがある。また、インターフ
ェイス回路を工夫することにより、半導体チップの仕様
変更、さらには互換性や利用範囲の拡充等を図ることが
可能となる。特に、請求項２の構成を採用すると、供給
される電源電圧が半導体チップの駆動電圧と異なる場合
でも、当該半導体チップを使用可能となる等の著効を奏
する。
【図１】本発明に係る半導体パッケージと半導体装置の
基本的な概念を示したブロックダイアグラム。
基本的な概念を示したブロックダイアグラム。
【図２】第１実施例の半導体装置の要部平面図。
【図３】第１実施例の半導体装置のブロックダイアグラ
ム。
ム。
【図４】第２実施例の半導体装置のブロックダイアグラ
ム。
ム。
【図５】第３実施例の半導体装置のブロックダイアグラ
ム。
ム。
１０ 半導体装置 １２ 半導体パッケージ １４ 本体部 １６ 半導体チップ １８ 外部リード １８ａ、１８ｂ 電源リード ２０ 電極 ２０ａ、２０ｂ 電源電極 ２２ 接点部 ２２ａ、２２ｂ 電源接点部 ２４ インターフェイス回路 ２６ 降圧回路 ２８ ボンディングワイヤ ３０ 回路部 ３２ 昇圧回路 ３４ 降圧・昇圧回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 19/00 Ｚ 8941−5Ｊ 9355−4Ｍ Ｈ０１Ｌ 23/12 Ｂ 9355−4Ｍ Ｚ
Claims (6)
- 【請求項１】 半導体チップを内部に収容可能な本体部
と、 該本体部から延出された複数の外部リードと、 前記本体部に設けられ、前記外部リードと接続されると
共に、前記半導体チップが本体部へ収容された際には、
半導体チップの複数の電極と接続される複数の接点部と
を具備する半導体パッケージにおいて、 前記本体部には、前記外部リードと前記接点部との間に
接続されたインターフェイス回路が組み込まれているこ
とを特徴とする半導体パッケージ。 - 【請求項２】 半導体チップを内部に収容可能な本体部
と、 該本体部から延出され、電源電圧が供給される電源リー
ドを含む複数の外部リードと、 前記本体部に設けられ、前記電源リードと接続されると
共に、前記半導体チップが本体部へ収容された際には、
半導体チップの電源電極と接続される電源接点部を含む
複数の接点部とを具備する半導体パッケージにおいて、 前記本体部には、前記電源リードと前記電源接点部との
間に接続された変圧回路が組み込まれていることを特徴
とする半導体パッケージ。 - 【請求項３】 前記変圧回路は前記電源リードに供給さ
れた電源電圧を降圧する降圧回路であることを特徴とす
る請求項２記載の半導体パッケージ。 - 【請求項４】 前記変圧回路は前記電源リードに供給さ
れた電源電圧を昇圧する昇圧回路であることを特徴とす
る請求項２記載の半導体パッケージ。 - 【請求項５】 前記変圧回路は前記電源リードに供給さ
れた電源電圧を降圧する降圧回路と、前記電源電圧を昇
圧する昇圧回路であることを特徴とする請求項２記載の
半導体パッケージ。 - 【請求項６】 請求項１、２、３、４または５記載の半
導体パッケージの前記本体部へ半導体チップを収容する
と共に、該半導体チップの電極と前記接点部とが接続さ
れて成ることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5013668A JPH06232291A (ja) | 1993-01-29 | 1993-01-29 | 半導体パッケージおよび半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5013668A JPH06232291A (ja) | 1993-01-29 | 1993-01-29 | 半導体パッケージおよび半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06232291A true JPH06232291A (ja) | 1994-08-19 |
Family
ID=11839581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5013668A Pending JPH06232291A (ja) | 1993-01-29 | 1993-01-29 | 半導体パッケージおよび半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06232291A (ja) |
-
1993
- 1993-01-29 JP JP5013668A patent/JPH06232291A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3943395B2 (ja) | ゲートドライバマルチチップモジュール | |
| US6602735B2 (en) | Method of fabricating a semiconductor chip package with a lead frame and multiple integrated circuit chips | |
| GB2289985B (en) | Method of connecting the output pads on an integrated circuit chip,and multichip module thus obtained | |
| JP4709349B2 (ja) | 半導体ダイハウジング装置 | |
| JPH06232291A (ja) | 半導体パッケージおよび半導体装置 | |
| CN110474541A (zh) | 电源模块 | |
| US6886076B1 (en) | Semiconductor integrated circuit device having connection pads for superposing expansion memory | |
| JPH07261191A (ja) | 液晶表示装置 | |
| US6963140B2 (en) | Transistor having multiple gate pads | |
| ITMI930003A1 (it) | Dispositivo di memoria a semiconduttore per l'interconnessione di un circuito interno e un conduttore di alimentazione | |
| JP2004063057A (ja) | 半導体装置 | |
| JPS59195840U (ja) | 負荷駆動回路 | |
| US5389577A (en) | Leadframe for integrated circuits | |
| JP2002353325A (ja) | 半導体装置 | |
| CN210380679U (zh) | 集成式电源模块 | |
| KR20010073784A (ko) | 원 시스템 모듈 구조 | |
| TW377444B (en) | Control gate driver circuit for a non-volatile memory and memory using same | |
| JP2522455B2 (ja) | 半導体集積回路装置 | |
| JP2005327752A (ja) | 電子装置 | |
| JPH04163958A (ja) | 半導体装置 | |
| WO2000019577A1 (en) | Power unit, electric current supply method, and integrated circuit | |
| TW314651B (en) | Integrated circuit with auto-selective mixed output voltage and manufacturing method thereof | |
| JPS6340958A (ja) | マイクロコンピユ−タ | |
| JPS6334794A (ja) | 半導体記憶装置 | |
| JPH06111740A (ja) | チップイングラス蛍光表示管 |