JP2005327752A - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP2005327752A
JP2005327752A JP2004007086A JP2004007086A JP2005327752A JP 2005327752 A JP2005327752 A JP 2005327752A JP 2004007086 A JP2004007086 A JP 2004007086A JP 2004007086 A JP2004007086 A JP 2004007086A JP 2005327752 A JP2005327752 A JP 2005327752A
Authority
JP
Japan
Prior art keywords
gate
source
pad
transistor
connection region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004007086A
Other languages
English (en)
Other versions
JP2005327752A5 (ja
Inventor
Johnny Kin-On Sin
ジョニー キン−オン シン
Ming Liu
ミン リウ
Tommy Mau-Lau Lai
トミー マウ−ラム ライ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Power Intellectual Properties Ltd
Original Assignee
Analog Power Intellectual Properties Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Power Intellectual Properties Ltd filed Critical Analog Power Intellectual Properties Ltd
Publication of JP2005327752A publication Critical patent/JP2005327752A/ja
Publication of JP2005327752A5 publication Critical patent/JP2005327752A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】 従来、例えば、多数の電源を切り替えるための電子装置は、ワイヤボンディングの間にゲートとソースが短絡したり、装置の製造が複雑になってかなりのコストが掛かっていた。
【解決手段】 選択的に動作可能な少なくとも２つのゲートパッド３２、および、該２つのゲートパッドの間に配置された少なくとも１つのソースパッド３４を有する少なくとも１つの三端子トランジスタと、前記ソースパッドからのソースを接続するための少なくとも１つのソース接続領域２２、および、前記動作可能なゲートパッドを接続するための少なくとも１つのゲート接続領域２４を有する少なくとも１つのリードフレーム２０とを備えるように構成する。
【選択図】 図６

Description

本発明は、少なくと１つのトランジスタおよびリードフレームを含む電子装置に関し、特に、多数の電源を切り替えるための電子装置に関する。
パワーＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor：金属−酸化膜−半導体電界効果トランジスタ）は、一般に、電源、携帯装置および自動車の電子装置を含む多数のアプリケーションに使用されている。ＭＯＳＦＥＴは、ゲート、ソースおよびドレインを有する三端子型のトランジスタである。これらのアプリケーションにおけるパワーＭＯＳＦＥＴの採用は、電源から負荷への電力伝達の切り替え機能および制御を提供するためである。ＭＯＳＦＥＴの最も普及しているアプリケーションの１つは、ノートパソコン（notebook computer）における多数の電源を切り替えるためのものである。この場合、図１に示されるように、２つのパワーＭＯＳＦＥＴから成る共通ソース構成が要求される。２つのパワーＭＯＳＦＥＴは、基本的にソースを共通接続することで互いが接続される。
典型的なノートパソコンの電源供給システムにおいて、ＡＣアダプタ電圧は、いつもバッテリ電圧よりも高くなっている。図２に示されるように、パワーＭＯＳＦＥＴがオフすると、電流は、なお本体のダイオードを介してバッテリに流れ続け得る。この電流を避けるために、適正なオン／オフスイッチが要望されている。解決策の１つは、図３に示されるように、パワーＭＯＳＦＥＴをＡＣアダプタとメインバッテリとの間の共通ソース構造に接続することである。
共通ソース構造の実際のものは、２つの分離したＭＯＳＦＥＴのソースを、図４に示されるようなプリント回路基板上で（分割されたパッケージ或いは１つのパッケージのいずれに収容されても）外部的に接続する。１つのパッケージにおける従来のデュアルＭＯＳＦＥＴの場合、ダイ毎の１つのゲートパッドがゲートの相互接続に利用される。ゲートパッド、ソースパッドおよびドレインポストは、全て相互に分離されている。ゲートパッドに対するワイヤボンディングを容易にするために、ゲートパッドは、通常、上部左側のコーナに配置される。２つのダイのゲートパッドおよびソースパッドはゲートおよびソースの間に交互に配置されるために、パワーＭＯＳＦＥＴのソースが相互に接続されるのを許さない。これは、交互のゲートおよびソースは、もし、２つのソースが相互に共通接続されると、ワイヤボンディングの間にゲートがソースに短絡するのを引き起こすことになるからである。さらに、回路基板の追加の層は、ソースを外部的に接続するのを要求する。これらのアプローチの全ては、装置の製造が複雑になってかなりのコストが掛かっている。
従って、本発明の目的は、従来技術における問題の少なくとも１つ以上を解決することにある。本発明の目的は、最低限でも役に立つ選択を伴う公開を提供することにある。
本発明によれば、選択的に動作可能な少なくとも２つのゲートパッド、および、該２つのゲートパッドの間に配置された少なくとも１つのソースパッドを有する少なくとも１つの三端子トランジスタと、前記ソースパッドからのソースを接続するための少なくとも１つのソース接続領域、および、前記動作可能なゲートパッドを接続するための少なくとも１つのゲート接続領域を有する少なくとも１つのリードフレームと、を備えることを特徴とする装置が提供される。
好ましくは、トランジスタは少なくとも２つのサイドを有し、２つのゲートパッドはサイドのそれぞれに隣接して配置される。さらに、好ましくは、トランジスタは長方形形状であって４つのコーナを有し、各ゲートパッドは分離した１つのコーナに或いは該コーナに隣接して配置される。２つのゲートパッドは、さらに好ましくは、隣接するコーナに配置され、或いは選択的に、向かい合うコーナに配置される。
好ましくは、装置は少なくとも２つのトランジスタを含む。２つのトランジスタの２つのソースパッドは少なくとも１つのソース接続領域に接続されていてもよく、また、リードフレームは少なくとも２つのゲート接続領域を有していてもよく、ソース接続領域は該ゲート接続領域に関して拡大されている。
本発明の他の形態によれば、選択的に動作可能な少なくとも２つのゲートパッドと、該２つのゲートパッドの間に配置された少なくとも１つのソースパッドと、を有することを特徴とする三端子トランジスタが提供される。
本発明のさらに他の形態によれば、少なくとも２つの三端子トランジスタを接続するための少なくとも２つのゲート接続領域および少なくとも１つのソース接続領域を有するリードフレームであって、前記三端子トランジスタのそれぞれは、少なくとも２つのゲートパッドおよび少なくとも１つのソースパッドを有し、前記ソース接続領域は、前記ゲート接続領域に関して拡大されていることを特徴とするリードフレームが提供される。
以下、本発明の好ましい実施例が、添付図面を参照して説明される。
本発明は、以下の段落において、図面を参照した実施例によって記述される。
本発明の目的、構成および形態は、以下の記述において開示され、また、以下の記述から明らかになるであろう。本具体例は、例としての実施例だけのものであり、説明される構成において具現化されるより広い形態である本発明の形態を制限することを意図するものではないことは、当業者により理解されるであろう。
以下の記述は、例えば、図１〜図４に示されるような上記のパワーＭＯＳＦＥＴは、１つの電子パッケージに含まれることを想定している。リードフレームは、一般に、トランジスタのような少なくとも１つの半導体コンポーネントを保持する１つの電子パッケージにおける金属ピースとして定義され、そして、リードフレームは、その半導体コンポーネントが他のシステムのコンポーネントに接続される導線を提供する。
ＭＯＳＦＥＴの製造および関連する技術は、比較的に成熟した分野であり、ここでは、ＭＯＳＦＥＴの基礎的な製造および設計に関してはさらに論じない。一般に、三端子トランジスタは、1つのゲート、1つのソースおよび1つのドレイン端子から構成される。
本発明は、２つのソースを内部的に接続することによって共通ソース構造を実施することで、もし可能ならば、コストを低減し、回路基板のレイアウトを簡略化し、そして、回路の相互接続をより信頼性の高いものとする。本発明は、シングルパッケージにおける２つのＭＯＳＦＥＴで形成される共通ソース構造の実施のために内部的に接続されたソースを提供する。このアプローチは、組み立てが比較的簡単であり、ワイヤボンディングの間にゲートとソースの短絡を起こすことがない。好ましい実施例において、本発明の装置１０は、図５に示されており、リードフレーム２０および少なくとも１つのＭＯＳＦＥＴを含むトランジスタ部３０を備えている。図５に示されるように、内部ソース接続を行うために、中央のリードポストは、ゲートおよびソースのピン構成が図５に示されるように変更され、ソース接続領域２２を構成するために併合されている。すなわち、ソース接続領域２２とも呼ばれるソースパッドを接続するための中央のリードポストは、２つのゲート接続領域２４のそれぞれよりも大きい。パワーＭＯＳＦＥＴのソースは、ソース接続領域２２に接続される。ソース接続領域２２は、様々な要求された形状を持つことができる。
図６に示されるように、ゲートパッドに対するワイヤボンディングを容易にすると共に、要求された機能を提供するために、少なくとも１つより多くのゲートパッドがパワーＭＯＳＦＥＴのそれぞれに設けられる。図示されるように、２つのゲートパッド３２が上方の隣接するコーナに設けられる。しかしながら、ゲートパッド３２は、必要ならば、向かい合うコーナに設けることもできる。実際に、２つのゲートパッド３２は、ソースパッド３４が２つのゲートパッド３２の間に配置されるようにして必要な位置に配置される。稀ではあるが、ＭＯＳＦＥＴが三角形または平坦な円形形状を要求する場合、そのような追加のゲートパッドの配置は特別な形状に対する適合を必要とする。最終的な設計は現実的なものでなければならず、これは当業者に知られているのはもちろんである。２つのゲートパッド３２を長方形形状のＭＯＳＦＥＴの隣接するコーナに置くことは、比較的小さいスペースに必要とされる接続を収容することが要求される製造を容易にする。さらに、ＭＯＳＦＥＴは、全体としての製造コストを増加させるかも知れないが、要求されるならば２つよりも多くのゲートパッド３２を持つことができる。特別なゲートパッド３２の追加は、当業者には明らかであろう。
ＭＯＳＦＥＴの設計および本発明のソース接続領域２２は、ゲートとソースボンディングワイヤの短絡を生じることなく、共通ソース構造におけるパワーＭＯＳＦＥＴの２つの独立したゲートのボンディングを可能とする。典型的なノートパソコンの電源供給システムに使用される本発明の装置は、例えば、図６に示される。２つのパワーＭＯＳＦＥＴは、パッケージのトランジスタ部３０に並んで配置される。それら２つのパワーＭＯＳＦＥＴは、リードフレーム２０にワイヤボンディングされる。各パワーＭＯＳＦＥＴの背面は、分離されたドレインポスト３６に接続される。ドレイポスト３６は、リードフレームの一方の側に配置され、図６の場合には、下方側に配置されている。ゲートおよびソースポストは向かい合う側に位置決めされ、これによりゲートおよびソースポストは全てリードフレーム２０に接続することができる。２つのゲートパッド３２は、図６における各パワーＭＯＳＦＥＴの上方の隣接するコーナに配置される。各パワーＭＯＳＦＥＴ上の１つのゲートパッド３２は、対応するゲートポストにボンディングされる。ゲートポストの同じ側における２つの中央リードポストは、２つのＭＯＳＦＥＴソース接続領域２２として使用される図５と比較した図６においては併合されている。ゲートパッド３２に対するゲート接続領域２４およびソースパッド３４に対するソース接続領域２２のボンディングは、ボンディングワイヤの短絡を生じさせない。
本発明の好ましい実施例は、例えば、ノートパソコンの電源供給システムに使用され得る。本発明は、例えば、自動車の電子装置、携帯装置および電源といった２つの相互的なＭＯＳＦＥＴを必要とする他のアプリケーションにおいても使用され得るのはもちろんである。
上述した本発明の装置１０は、１つの電子パッケージに含まれ得るものであり、すなわち、電子パッケージはリードフレーム２０および上記の２つのＭＯＳＦＥＴを含むことになる。しかしながら、１つの電子パッケージは、デバイス１０の１つよりも多くを含むかも知れないことに注意されなければならない。この場合、１つの電子パッケージのリードフレームは、複数の装置１０を有することになり、論理的に複数のリードフレーム２０を含むように見做されることになる。そのような構成の設計は、当業者には明らかであろう。図７に示されるように、装置１１０は、トランジスタ部１３０に配置された４つのＭＯＳＦＥＴ、８つの対応するドレインポスト１３６、および、リードフレーム１２０を有する。上述したように、図７における各ＭＯＳＦＥＴは、選択的に動作可能な２つのゲートパッド１３２および１つのソースパッド１３４を有する。リードフレーム１２０は、２つのソース接続領域１２２および４つのゲート接続領域１２４を有する。必要であれば、装置１１０は、さらに多くのＭＯＳＦＥＴ、ソース接続領域１２２およびゲート接続領域１２４を持つこともできるのはもちろんである。
さらに、必要であれば、ＭＯＳＦＥＴは１つだけで利用される、例えば、ゲートパッド３２の幾つかがＭＯＳＦＥＴの一方の側で動作可能とされ、ゲートパッドの他のものが他方の側で動作可能とされるのが要求されるアプリケーションに利用され得る。そのようなアプリケーションにおいて、装置１０は、上述したように１つのＭＯＳＦＥＴ、並びに、１つのソース接続領域２２を有する１つのリードフレームおよび１つのゲート接続領域２４を有する。この場合、ゲートパッド３２の両方は動作可能である。
本発明の好ましい実施例が例として詳細に述べられたが、本発明の変更および改良が生じるであろうことは当業者には明らかである。さらに、本発明の実施例は、実施例或いは図だけによって制限されるように解釈されるべきではない。しかしながら、そのような変更および改良は、特許請求の範囲に記載される本発明の範囲内のものであることは、明確に理解されるであろう。例えば、１つの実施例の一部として描かれ或いは記載された構成は、他の実施例に使用され得るものであり、またさらなる実施例も齎すことになる。従って、本発明は、特許請求の範囲内のそのような変更および変形並びにその等価物をカバーすることが意図されている。
共通ソース構造を示す図である。 パワーＭＯＳＦＥＴがオフ状態のときでもＡＣアダプタから本体のダイオードを介してメインバッテリに流れる電流を示す図である。 ノートパソコンシステムにおける共通ソース構造のアプリケーションを示す図である。 従来の１つのパッケージにおけるシングルおよびデュアルＭＯＳＦＥＴを示す図である。 内部的に接続された共通ソース構造のための本発明のリードフレーム設計を示す図である。 各パワーＭＯＳＦＥＴの上方の隣接するコーナにゲートパッドを有する本発明のパワーＭＯＳＦＥＴレイアウト設計の一実施例を示す図である。 ２つよりも多くのパワーＭＯＳＦＥＴを有する本発明のリードフレーム設計の他の実施例を示す図である。
符号の説明
１０…２つのＭＯＳＦＥＴを有する装置
２０…リードフレーム
２２…ソース接続領域
２４…ゲート接続領域
３０…トランジスタ部
３２…ゲートパッド
３４…ソースパッド
３６…ドレインポスト
１１０…２つよりも多くのＭＯＳＦＥＴを有する装置
１２０…リードフレーム
１２２…ソース接続領域
１２４…ゲート接続領域
１３０…トランジスタ部
１３２…ゲートパッド
１３４…ソースパッド
１３６…ドレインポスト

Claims (14)

  1. 選択的に動作可能な少なくとも２つのゲートパッド、および、該２つのゲートパッドの間に配置された少なくとも１つのソースパッドを有する少なくとも１つの三端子トランジスタと、
    前記ソースパッドからのソースを接続するための少なくとも１つのソース接続領域、および、前記動作可能なゲートパッドを接続するための少なくとも１つのゲート接続領域を有する少なくとも１つのリードフレームと、を備えることを特徴とする装置。
  2. 請求項１に記載の装置において、前記トランジスタは、少なくとも２つのサイドを有し、前記２つのゲートパッドは、該サイドのそれぞれに隣接して配置されることを特徴とする装置。
  3. 請求項２に記載の装置において、前記トランジスタは、長方形形状であって４つのコーナを有し、前記各ゲートパッドは、分離した１つのコーナに或いは該コーナに隣接して配置されることを特徴とする装置。
  4. 請求項３に記載の装置において、前記２つのゲートパッドは、隣接する前記コーナに配置されることを特徴とする装置。
  5. 請求項３に記載の装置において、前記２つのゲートパッドは、向かい合う前記コーナに配置されることを特徴とする装置。
  6. 請求項１に記載の装置において、該装置は、少なくとも２つの前記トランジスタを含むことを特徴とする装置。
  7. 請求項６に記載の装置において、前記２つのトランジスタの２つのソースパッドは、前記少なくとも１つのソース接続領域に接続されていることを特徴とする装置。
  8. 請求項７に記載の装置において、前記リードフレームは、少なくとも２つのゲート接続領域を有し、且つ、前記ソース接続領域は、該ゲート接続領域に関して拡大されていることを特徴とする装置。
  9. 選択的に動作可能な少なくとも２つのゲートパッドと、
    該２つのゲートパッドの間に配置された少なくとも１つのソースパッドと、を有することを特徴とする三端子トランジスタ。
  10. 請求項９に記載のトランジスタにおいて、該トランジスタは、少なくとも２つのサイドを有し、前記２つのゲートパッドは、該サイドのそれぞれに隣接して配置されることを特徴とするトランジスタ。
  11. 請求項１０に記載のトランジスタにおいて、該トランジスタは、長方形形状であって４つのコーナを有し、前記各ゲートパッドは、別々の１つのコーナに或いは該コーナに隣接して配置されることを特徴とするトランジスタ。
  12. 請求項１１に記載のトランジスタにおいて、前記２つのゲートパッドは、隣接する前記コーナに配置されることを特徴とするトランジスタ。
  13. 請求項１１に記載のトランジスタにおいて、前記２つのゲートパッドは、向かい合う前記コーナに配置されることを特徴とするトランジスタ。
  14. 少なくとも２つの三端子トランジスタを接続するための少なくとも２つのゲート接続領域および少なくとも１つのソース接続領域を有するリードフレームであって、前記三端子トランジスタのそれぞれは、少なくとも２つのゲートパッドおよび少なくとも１つのソースパッドを有し、前記ソース接続領域は、前記ゲート接続領域に関して拡大されていることを特徴とするリードフレーム。
JP2004007086A 2003-03-14 2004-01-14 電子装置 Pending JP2005327752A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW092105847A TWI238503B (en) 2003-03-14 2003-03-14 Electronic devices

Publications (2)

Publication Number Publication Date
JP2005327752A true JP2005327752A (ja) 2005-11-24
JP2005327752A5 JP2005327752A5 (ja) 2007-03-01

Family

ID=35473880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004007086A Pending JP2005327752A (ja) 2003-03-14 2004-01-14 電子装置

Country Status (2)

Country Link
JP (1) JP2005327752A (ja)
TW (1) TWI238503B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022112559A1 (de) 2021-05-28 2022-12-01 Mitsubishi Electric Corporation Schaltvorrichtung, Halbleitervorrichtung und Verfahren zum Herstellen einer Schaltvorrichtung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022112559A1 (de) 2021-05-28 2022-12-01 Mitsubishi Electric Corporation Schaltvorrichtung, Halbleitervorrichtung und Verfahren zum Herstellen einer Schaltvorrichtung

Also Published As

Publication number Publication date
TWI238503B (en) 2005-08-21
TW200418155A (en) 2004-09-16

Similar Documents

Publication Publication Date Title
US6841852B2 (en) Integrated circuit package for semiconductor devices with improved electric resistance and inductance
US8461669B2 (en) Integrated power converter package with die stacking
JP2896126B2 (ja) 半導体デバイスおよび表面実装パッケージ
US7298027B2 (en) SMT three phase inverter package and lead frame
US20090014853A1 (en) Integrated circuit package for semiconductior devices with improved electric resistance and inductance
US20110221005A1 (en) Integrated circuit package for semiconductior devices with improved electric resistance and inductance
JP2006512778A (ja) 横方向伝導装置用の空間効率パッケージ
JP2005510878A (ja) マルチチップ・モジュール半導体装置
US7786604B2 (en) Dual MOSFET package
TWI509747B (zh) 包含多數晶粒及引線定向的晶粒封裝體
US7902646B2 (en) Multiphase synchronous buck converter
JP4513770B2 (ja) 半導体装置
US10504823B2 (en) Power semiconductor device with small contact footprint and the preparation method
JP4218243B2 (ja) 半導体装置
TWI492353B (zh) 使用外部驅動器ｉｃ之雙電力轉換器封裝
US6822399B2 (en) Half-bridge circuit
JP2005277014A (ja) 半導体装置
JP4709349B2 (ja) 半導体ダイハウジング装置
US6963140B2 (en) Transistor having multiple gate pads
CN107785360B (zh) 功率芯片及桥式电路
JP2005327752A (ja) 電子装置
US6838830B2 (en) Half-bridge
TW201351589A (zh) 具有內部驅動器ｉｃ之整合式雙電力轉換器封裝
JP4646480B2 (ja) 半導体回路収納装置
JPH04336812A (ja) デジタル回路装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091013

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100112

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100615