JP2004063057A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2004063057A
JP2004063057A JP2002365300A JP2002365300A JP2004063057A JP 2004063057 A JP2004063057 A JP 2004063057A JP 2002365300 A JP2002365300 A JP 2002365300A JP 2002365300 A JP2002365300 A JP 2002365300A JP 2004063057 A JP2004063057 A JP 2004063057A
Authority
JP
Japan
Prior art keywords
power supply
word line
general
down circuit
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002365300A
Other languages
English (en)
Other versions
JP4228683B2 (ja
Inventor
Masayuki Otsuka
大塚　雅之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2002365300A priority Critical patent/JP4228683B2/ja
Priority to US10/421,862 priority patent/US6822921B2/en
Publication of JP2004063057A publication Critical patent/JP2004063057A/ja
Application granted granted Critical
Publication of JP4228683B2 publication Critical patent/JP4228683B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

【課題】ワード線とそれ以外の電位レベルを独立して調節を可能とした降圧回路を提供する。
【解決手段】半導体メモリを搭載した第１の半導体チップと、降圧回路を有する第２の半導体チップとをマルチチップパッケージに封止した半導体装置において、第１の半導体チップは一般用電源パッドとワード線専用電源パッドとを有し、降圧回路は、一般用電源パッドに第１の電位を供給し、ワード線専用電源パッドには第１の電位より高い第２の電位を供給する。
【選択図】　　　図１

Description

【０００１】
【発明が属する技術分野】
本発明は半導体装置に関するもので、特にマルチチップパッケージ（ＭＣＰ）に封止されたリードオンリーメモリー（ＲＯＭ）における降圧回路を有した半導体装置に関するものである。
【０００２】
【特許文献１】
特開２００１−３５７６８５号公報
【０００３】
【従来の技術】
従来のＭＣＰに封止されたＲＯＭは、上記特許文献１の図２に記載されるような汎用ＲＯＭチップの上に、ユーザ仕様にカスタマイズされた論理回路と降圧回路を備えたカスタムチップを搭載している。カスタムチップのチップサイズはＭＣＰ実装の制約を受けるため、実際の回路規模よりもチップサイズの方が大きくなり、空きスペースが多く存在する。
【０００４】
【特許文献２】
特願２００１−２８５３７２
【０００５】
降圧回路は、この出願人による上記特許文献２の図４に記載されるものがあり、電源電圧より低い所望の内部電源電圧を作り出す回路である。降圧回路で作り出された内部電源電圧はボンディングワイヤを介して汎用ＲＯＭチップの電源として供給される。
【０００６】
この内部電源電圧は、汎用ＲＯＭのワード線制御とともにＤＣ電流成分であるメモリーセルのドレイン電圧供給回路やメモリーセル、センスアンプと共通に用いられることが多い。このような内部電源電圧の共用によって、内部電源電圧が低下してしまい、誤動作の原因になる場合がある。
【０００７】
【特許文献３】
特開平１１−１７６１８１号公報
【０００８】
この問題を解決するために内部電源発生用の降圧回路を複数設け、それぞれ独立に内部電源を供給することが上記特許文献３に開示されている。ここで、独立した内部電源の電圧は同一である。
【０００９】
【発明が解決しようとする課題】
しかしながら上述の構成では、消費電流低減のため内部電源電圧の電位レベルを下げればアクセススピードが遅くなり、アクセススピードアップのため内部電源電圧の電位レベルを上げれば消費電流が増えてしまう課題がある。
そこで本発明は、汎用ＲＯＭチップにワード線専用の電源電極を設け、降圧回路をワード線専用のもの（以降、ワード線専用降圧回路と呼ぶ）と、ワード線を含まない降圧回路（以降、一般降圧回路と呼ぶ）とを設け、それぞれを独立した電位レベルに設定して、消費電流低減とアクセススピードとを両立する手段を提供することを目的とする。
【００１０】
【課題を解決するための手段】
この発明の半導体装置では、半導体メモリを搭載した第１の半導体チップと、降圧回路を有する第２の半導体チップとをマルチチップパッケージに封止した半導体装置において、第１の半導体チップは一般用電源パッドとワード線専用電源パッドとを有し、降圧回路は、一般用電源パッドに第１の電位を供給し、ワード線専用電源パッドには第１の電位より高い第２の電位を供給する。
【００１１】
【発明の実施の形態】
図１はこの発明の第１の実施例を示す回路ブロック図である。汎用ＲＯＭチップ１００は、ワード線制御用電源パッド１０２と、一般用電源パッド１０４とを有している。ワード線制御用電源パッド１０２は図示しないワード線駆動回路などのワード線制御回路に接続されている。ワード線制御用電源パッド１０２から供給される電源は、このワード線制御回路に供給される。一方、一般用電源パッド１０４は図示しないセンスアンプなどワード線制御回路以外の回路に接続されている。一般用電源パッド１０４で受け取った電源は、ワード線制御回路以外のすべての汎用ＲＯＭチップ１００の回路に供給される。
汎用ＲＯＭチップ１００の上に搭載されるカスタムチップ２００には、ワード線制御用電源供給パッド２０２、一般用電源供給パッド２０４、ワード線制御用電源降圧回路２０６及び一般用電源降圧回路２０８が設けられている。ワード線制御用電源降圧回路２０６及び一般用電源降圧回路２０８には、図示しないトリミング回路が設けられており、電位レベルの調整が可能になっている。
【００１２】
ワード線制御用電源供給パッド２０２は、カスタムチップ２００内部においてワード線制御用電源降圧回路２０６に接続されるとともに、ボンディングワイヤ２１０によって汎用ＲＯＭチップ１００のワード線制御用電源パッド１０２にも接続されている。ワード線制御用電源降圧回路２０６にて生成されたワード線制御用電源は、ワード線制御用電源供給パッド２０２、ワード線制御用電源パッド１０２介して、汎用ＲＯＭチップ１００内のワード線制御回路に供給される。
また、一般用電源供給パッド２０４は、カスタムチップ２００内部において一般用電源降圧回路２０８に接続されるとともに、ボンディングワイヤ２１２によって汎用ＲＯＭチップの一般用電源パッド１０４にも接続されている。一般用電源降圧回路２０８にて生成された一般用電源は、一般用電源供給パッド２０４、一般用電源パッド１０４介して、汎用ＲＯＭチップ１００内のワード線制御回路以外のすべての回路に供給される。
ワード線制御用電源降圧回路２０６および一般用電源降圧回路２０８には、制御信号２２０が与えられる。この制御信号２２０は、アクティブ時“Ｈ”、スタンバイ時“Ｌ”となる信号である。
一般に、汎用ＲＯＭは低消費電力化が要求されており、３．３Ｖ程度の電源で駆動されている。この実施例においては更なる低消費電力化を求め、一般用電源は約２．６Ｖワード線制御用電源は一般用電源よりやや高い約２．８Ｖに設定されている。
【００１３】
次に、図１を用いてこの発明の第１の実施例に係る降圧回路の動作を説明する。
一般用電源パッド１０４には、一般用電源降圧回路２０８からの電位（以下汎用電位という）が一般用電源供給パッド２０４およびボンディングワイヤ２１２を介して供給される。アクティブ状態では制御信号２２０は“Ｈ”であるため、一般用電源降圧回路２０８もアクティブ状態となる。したがって、一般用電源パッド１０４は汎用電位の電位変動に対し瞬時の応答が可能となる。一方、スタンバイ状態では制御信号２２０は“Ｌ”であるため、一般用電源降圧回路２０８もスタンバイ状態となり、低消費電力化がはかられる。
ワード線制御用電源パッド１０２には、ワード線制御用電源降圧回路２０６からの電位（制御電位という）がワード線制御用電源供給パッド２０２およびボンディングワイヤ２１０を介して供給される。アクティブ状態では制御信号２２０は“Ｈ”であるため、、ワード線制御用電源降圧回路２０６もアクティブ状態となる。したがって、ワード線制御用電源パッド１０２は制御電位の電位変動に対し瞬時の応答が可能となる。一方、スタンバイ状態では制御信号２２０は“Ｌ”であるため、ワード線制御用電源降圧回路２０６もスタンバイ状態となり、低消費電力化がはかられる。
前述したように、一般用電源降圧回路２０８と、ワード線制御用電源降圧回路２０６は、トリミング回路が装備された電位レベルの調整が可能な降圧回路であるため、汎用電位及び制御電位のレベルは独立して設定出来る。
【００１４】
以上説明したように、この発明の第１の実施例によれば、第１の半導体チップの電源パッドを二つに分け、制御電位は、通常の第１の半導体チップの電源電位またそれ以下に設定し汎用電位は制御電位よりも低い値に設定した。これにより、ワード線制御回路へ供給する電位レベルより低い電位レベルでその他の回路の動作が可能となる。
以上のことから、消費電流低減のために制御電位のレベルを下げればアクセススピードが遅くなるという問題は解決できる。また、ワード線制御回路以外の回路については、アクセススピードの問題とは関係なく低消費電力化が図れる。
【００１５】
図２はこの発明の第２の実施例を示す回路ブロック図である。なお、図２において、図１と同一部分には同一符号を付してその説明を省略する。
第２の実施例では、第１の実施例の回路に制御回路が付加された構成を有している。第１の実施例では、カスタムチップ２００に設けられたワード線制御用電源降圧回路２０６は、一般用電源降圧回路２０８とともに制御信号２２０を受け取っていた。しかしながら第２の実施例においては、カスタムチップ３００に設けられたワード線制御用電源降圧回路２０６は、第１の制御回路２３０を介して制御信号２２０を受け取ることになる。また、第１の実施例ではワード線制御用電源供給パッド２０２と一般用電源供給パッド２０４は電気的に独立して設けられていた。ところが、第２の実施例においては、ワード線制御用電源供給パッド２０２と一般用電源供給パッド２０４が第２の制御回路２４０を介して接続されている。
【００１６】
第１の制御回路２３０は、第１および第２のトランスファゲート２３２、２３４を有している。第１のトランスファゲート２３２は、ワード線制御用電源降圧回路２０６の制御入力端子２０６Ａと接地間に接続されている。第２のトランスファゲート２３４は、ワード線制御用電源降圧回路２０６の制御入力端子２０６Ａに接続され、制御信号２２０がワード線制御用電源降圧回路２０６に入力されるのを制御している。第１および第２のトランスファゲート２３２、２３４は、相補信号によって制御されている。すなわち、第１のトランスファゲート２３２を構成するＮＭＯＳトランジスタ２３２Ｎと第２のトランスファゲート２３４を構成するＰＭＯＳトランジスタ２３４Ｐとには同一の信号（第１の信号２５０）が入力され、第１のトランスファゲート２３２を構成するＰＭＯＳトランジスタ２３２Ｐと第２のトランスファゲート２３４を構成するＮＭＯＳトランジスタ２３４Ｎとには第１の信号の相補信号２５２が入力される。
第２の制御回路２４０は、ワード線制御用電源供給パッド２０２と一般用電源供給パッド２０４との間に接続された第３のトランスファゲート２４２を有している。第３のトランスファゲートを構成するＮＭＯＳトランジスタ２４２Ｎは第１の信号２５０によって制御され、ＰＭＯＳトランジスタ２４２Ｐは、相補信号２５２によって制御されている。なお、インバータ２５４は、第１の信号２５０から相補信号２５２を生成している。なお、第１の信号２５０は、“Ｈ”または“Ｌ”が選択可能な信号である。
【００１７】
次に、図２を用いて本発明第２の実施例に係る降圧回路の動作を説明する。
第２の実施例においては、第１の信号２５０が“Ｌ”の時、一般用電源パッド１０４の電位レベルが汎用電位となり、ワード線制御用電源供給パッド２０２の電位レベルが制御電位となるように設定されている。また、第１の信号２５０が“Ｈ”の時、ワード線制御用電源降圧回路２０６はスタンバイ状態になり、一般用電源パッド２０４およびワード線制御用電源供給パッド２０２の電位レベルは汎用電位となる。このような設定についてさらに詳細に説明する。
【００１８】
第１の信号２５０が“Ｌ”の時、インバータ２５４は“Ｈ”を出力する。したがって、第１のトランスファゲート２３２および第３のトランスファーゲート２４２はＯＦＦ状態、第２のトランスファゲート２３４はＯＮ状態になる。したがって、一般用電源パッド２０４とワード線制御用電源供給パッド２０２とは電気的に切り離されるとともに、ワード線制御用電源降圧回路２０６の制御入力端子２０６Ａには、制御信号２２０が入力される。アクティブ状態において制御信号２２０は“Ｈ”であるため、一般用電源降圧回路２０８およびワード線制御用電源降圧回路２０６はともにアクティブ状態になり、一般用電源パッド２０４の電位レベルが汎用電位となり、ワード線制御用電源供給パッド２０２の電位レベルが制御電位となる。なお、汎用ＲＯＭチップ１００には、ボンディングワイヤ２１０、２１２を介してそれぞれ汎用電位および制御電位がワード線制御用電源パッド１０２と一般用電源パッド１０４とに与えられる。スタンバイ状態では制御信号２２０は“Ｌ”であるため、一般用電源降圧回路２０８およびワード線制御用電源降圧回路２０６はともにスタンバイ状態になり、一般用電源パッド２０４およびワード線制御用電源供給パッド２０２の電位レベルはスタンバイ状態で設定された低電位となる。前述のように、一般用電源降圧回路２０８およびワード線制御用電源降圧回路２０６はトリミング回路が装備された電位レベルの調整が可能な降圧回路であるため、それぞれ汎用電位および制御電位の電位レベルを独立して設定出来る。
【００１９】
一方、第１の信号２５０が“Ｈ”の時、インバータ２５４は“Ｌ”を出力する。したがって、第１のトランスファゲート２３２および第３のトランスファーゲート２４２はＯＮ状態、第２のトランスファゲート２３４はＯＦＦ状態になる。これにより一般用電源パッド２０４とワード線制御用電源供給パッド２０２とが電気的に接続されるとともに、ワード線制御用電源降圧回路２０６の制御入力端子２０６Ａは第１のトランスファゲート２３２を介して設置されるため、ワード線制御用電源降圧回路２０６は“Ｌ”レベルの信号が入力された状態になる。アクティブ状態において制御信号２２０は“Ｈ”であるが、第２のトランスファゲート２３４がＯＦＦ状態であるため、ワード線制御用電源降圧回路２０６はスタンバイ状態になり、一般用電源降圧回路２０８のみアクティブ状態になる。したがって、一般用電源パッド２０４およびワード線制御用電源供給パッド２０２の電位レベルが汎用電位となる。スタンバイ状態では制御信号２２０は“Ｌ”であるため、一般用電源降圧回路２０８およびワード線制御用電源降圧回路２０６はともにスタンバイ状態になり、一般用電源パッド２０４およびワード線制御用電源供給パッド２０２の電位レベルはスタンバイ状態で設定された低電位となる。
【００２０】
以上説明したように本発明の第２の実施例によれば、第１の実施例の効果に加えて、制御信号２２０を“Ｌ”に設定すれば、汎用ＲＯＭチップ１００の一般用電源パッド１０４の電位レベルが汎用電位、ワード線制御用電源パッド１０２の電位レベルが制御電位となり、それぞれ独立した電位レベルの設定が可能となる。これは消費電流低減のため汎用電位の電位レベルを下げればアクセススピードが遅くなり、アクセススピードアップのため汎用電位の電位レベルを上げれば消費電流が増えるという問題を解決することが可能となる。
また制御信号２２０の信号を“Ｈ”に設定すれば、汎用ＲＯＭチップ１００の一般用電源パッド１０４の電位レベルとワード線制御用電源パッド１０２の電位レベルは共に汎用電位となるように設定することが可能となる。
本発明の第２の実施例の降圧回路は、内部電源の設定を、汎用電位および制御電位の両者を使うモードと、汎用電位のみを使用するモードとを選択することが可能となる。このように選択肢を多くすることにより、製品の仕上りが設計段階の見積もりと大幅に違った時でも臨機応変に対応することが可能となり、短納期開発に有効となる。
【００２１】
図３はこの発明の第３の実施例を示す回路ブロック図である。なお、図３において、図２と同一部分には同一符号を付してその説明を省略する。
第３の実施例では、第２の実施例の回路に外部電源供給回路が付加され、制御回路が独立した信号によって制御される構成を有している。第２の実施例では、カスタムチップ３００に設けられた第１の制御回路２３０と第２の制御回路２４０とは、同一の信号（第１の信号）２５０を受け取っていた。しかしながら第３の実施例においては、カスタムチップ４００に設けられた第１の制御回路２３０は、第２の信号２７０およびインバー２７２によって反転された相補信号により制御されている。また、第３の実施例ではワード線制御用電源供給パッド２０２に外部電源供給回路２６０が接続されている。外部電源供給回路２６０は第３の信号２８０によって制御されるＰＭＯＳトランジスタ２６２を有している。なお、第２の信号２７０および第３の信号２８０は第１の信号２５０と同様に、“Ｈ”または“Ｌ”が選択可能な信号である。
【００２２】
次に、図３を用いて本発明第３の実施例に係る降圧回路の動作を説明する。
第３の実施例においては、第１の信号２５０が“Ｌ”、第２の信号２７０が“Ｌ”、第３の信号２８０が“Ｈ”の時、一般用電源パッド２０４の電位レベルが汎用電位となり、ワード線制御用電源供給パッド２０２の電位レベルが制御電位となるように設定されている。また、第１の信号２５０が“Ｈ”、第２の信号２７０が“Ｈ”、第３の信号２８０が“Ｈ”の時、ワード線制御用電源降圧回路２０６はスタンバイ状態になり、一般用電源パッド２０４およびワード線制御用電源供給パッド２０２の電位レベルは汎用電位となる。さらに、第１の信号２５０が“Ｌ”、第２の信号２７０が“Ｈ”、第３の信号２８０が“Ｌ”の時、一般用電源パッド２０４の電位レベルが汎用電位となり、ワード線制御用電源供給パッド２０２の電位レベルが外部電源電位（ＶＤＤ）となる。このような設定についてさらに詳細に説明する。
【００２３】
まず、第１の信号２５０が“Ｌ”、第２の信号２７０が“Ｌ”、第３の信号２８０が“Ｈ”の場合について説明する。第１および第２の信号２５０、２７０が“Ｌ”であるため、インバータ２５４および２７２は“Ｈ”を出力する。したがって、第１のトランスファゲート２３２および第３のトランスファーゲート２４２はＯＦＦ状態、第２のトランスファゲート２３４はＯＮ状態になる。これにより、一般用電源パッド２０４とワード線制御用電源供給パッド２０２とは電気的に切り離されるとともに、ワード線制御用電源降圧回路２０６の制御入力端子２０６Ａには、制御信号２２０が入力される。なお、第３の信号２８０は“Ｈ”であるため、外部電源（図３で矢印で示されている）からワード線制御用電源供給パッド２０２に対して外部電源は供給されない。アクティブ状態において制御信号２２０は“Ｈ”であるため、一般用電源降圧回路２０８およびワード線制御用電源降圧回路２０６はともにアクティブ状態になり、一般用電源パッド２０４の電位レベルが汎用電位となり、ワード線制御用電源供給パッド２０２の電位レベルが制御電位となる。スタンバイ状態では制御信号２２０は“Ｌ”であるため、一般用電源降圧回路２０８およびワード線制御用電源降圧回路２０６はともにスタンバイ状態になり、一般用電源パッド２０４およびワード線制御用電源供給パッド２０２の電位レベルはスタンバイ状態で設定された低電位となる。なお、第３の実施例においては、スタンバイ状態においてワード線制御用電源降圧回路２０６はハイインピーダンス状態になるよう設定されている。
【００２４】
つぎに、第１の信号２５０が“Ｈ”、第２の信号２７０が“Ｈ”、第３の信号２８０が“Ｈ”の場合について説明する。第１および第２の信号２５０、２７０が“Ｈ”であるため、インバータ２５４および２７２は“Ｌ”を出力する。したがって、第１のトランスファゲート２３２および第３のトランスファーゲート２４２はＯＮ状態、第２のトランスファゲート２３４はＯＦＦ状態になる。これにより一般用電源パッド２０４とワード線制御用電源供給パッド２０２とが電気的に接続されるとともに、ワード線制御用電源降圧回路２０６の制御入力端子２０６Ａは第１のトランスファゲート２３２を介して設置されるため、ワード線制御用電源降圧回路２０６は“Ｌ”レベルの信号が入力された状態になる。なお、第３の信号２８０は“Ｈ”であるため、外部電源（図３で矢印で示されている）からワード線制御用電源供給パッド２０２に対して外部電源は供給されない。アクティブ状態において制御信号２２０は“Ｈ”であるが、第２のトランスファゲート２３４がＯＦＦ状態であるため、ワード線制御用電源降圧回路２０６はスタンバイ状態になり、一般用電源降圧回路２０８のみアクティブ状態になる。したがって、一般用電源パッド１０４およびワード線制御用電源供給パッド２０２の電位レベルが汎用電位となる。スタンバイ状態では制御信号２２０は“Ｌ”であるため、一般用電源降圧回路２０８およびワード線制御用電源降圧回路２０６はともにスタンバイ状態になり、一般用電源パッド２０４およびワード線制御用電源供給パッド２０２の電位レベルはスタンバイ状態で設定された低電位となる。
【００２５】
最後に、第１の信号２５０が“Ｌ”、第２の信号２７０が“Ｈ”、第３の信号２８０が“Ｌ”の場合について説明する。第１の信号２５０が“Ｌ”、第２の信号２７０が“Ｈ”であるため、インバータ２５４は“Ｈ”を、インバータ２７２は“Ｌ”を出力する。したがって、第１のトランスファゲート２３２はＯＮ状態、第２のトランスファゲート２３４および第３のトランスファーゲート２４２はＯＦＦ状態になる。これにより一般用電源パッド２０４とワード線制御用電源供給パッド２０２とが電気的に切り離されるとともに、ワード線制御用電源降圧回路２０６の制御入力端子２０６Ａは第１のトランスファゲート２３２を介して設置されるため、ワード線制御用電源降圧回路２０６は“Ｌ”レベルの信号が入力された状態になる。アクティブ状態において制御信号２２０は“Ｈ”であるが、第２のトランスファゲート２３４がＯＦＦ状態であるため、ワード線制御用電源降圧回路２０６はスタンバイ状態になり、一般用電源降圧回路２０８のみアクティブ状態になる。なお、第３の信号２８０は“Ｌ”であるため、外部電源供給回路２６０のトランジスタ２６２がＯＮ状態になり、外部電源供給回路２６０からワード線制御用電源供給パッド２０２に対して外部電源が供給される。したがって、一般用電源パッド１０４の電位レベルが汎用電位となり、ワード線制御用電源供給パッド２０２の電位レベルが外部電源電位となる。スタンバイ状態では制御信号２２０は“Ｌ”であるため、一般用電源降圧回路２０８およびワード線制御用電源降圧回路２０６はともにスタンバイ状態になり、一般用電源パッド２０４およびワード線制御用電源供給パッド２０２の電位レベルはスタンバイ状態で設定された低電位となる。
【００２６】
以上説明したように、本発明の第３の実施例によれば、第２の実施例で説明した２つのモードに加えて、汎用ＲＯＭチップ１００の一般用電源パッド１０４の電位レベルが汎用電位、ワード線制御用電源パッド１０２の電位レベルが外部電源電位となるモードの設定が可能となる。したがって、内部電源の設定を、汎用電位および制御電位の両者を使うモード、汎用電位のみを使用するモード、汎用電位と外部電源電位を使用するモードとを選択することが可能となる。このように選択肢を多くすることにより、製品の仕上りが設計段階の見積もりと大幅に違った時でも臨機応変に対応することが可能となり、短納期開発に有効となる。
【００２７】
図４はこの発明の第４の実施例を示す回路ブロック図である。なお、図４において、図３と同一部分には同一符号を付してその説明を省略する。
第４の実施例では、第３の実施例の回路の外部電源供給回路が削除され、カスタムチップに外部電源パッドが付加されている。第４の実施例では、カスタムチップ５００に設けられた外部電源パッド２９０は外部電源２９２に接続されている。汎用ＲＯＭチップ１００のワード線制御用電源供給パッド１０２は、カスタムチップ５００のワード線制御用電源供給パッド２０２または外部電源パッド２９０にボンディングワイヤ２１０または２１４によって選択的に接続される。すなわち、ワイヤボンディングオプションによって、汎用ＲＯＭチップ１００のワード線制御用電源供給が決まるのである。
【００２８】
次に、図４を用いて本発明第４の実施例に係る降圧回路の動作を説明する。
第４の実施例においては、第１の信号２５０が“Ｌ”、第２の信号２７０が“Ｌ”、ワード線制御用電源供給パッド２０２がボンディングワイヤ２１０によってワード線制御用電源供給パッド１０２に接続されている時、一般用電源パッド２０４の電位レベルが汎用電位となり、ワード線制御用電源供給パッド２０２の電位レベルが制御電位となり、汎用ＲＯＭチップ１００の一般用電源パッド１０４とワード線制御用電源供給パッド１０２のそれぞれに汎用電位と制御電位が供給されるように設定されている。また、第１の信号２５０が“Ｈ”、第２の信号２７０が“Ｈ”、ワード線制御用電源供給パッド２０２がボンディングワイヤ２１０によってワード線制御用電源供給パッド１０２に接続されている時、ワード線制御用電源降圧回路２０６はスタンバイ状態になり、一般用電源パッド２０４およびワード線制御用電源供給パッド２０２の電位レベルは汎用電位となるため、汎用ＲＯＭチップ１００の一般用電源パッド１０４とワード線制御用電源供給パッド１０２とには汎用電位が供給される。さらに、第１の信号２５０が“Ｌ”、第２の信号２７０が“Ｈ”、外部電源パッド２９０がボンディングワイヤ２１４によってワード線制御用電源供給パッド１０２に接続されている時、一般用電源パッド２０４およびそれに接続された汎用ＲＯＭチップ１００の一般用電源パッド１０４の電位レベルが汎用電位となり、汎用ＲＯＭチップ１００のワード線制御用電源供給パッド１０２の電位レベルは外部電源電位（ＶＤＤ）となる。このような設定についてさらに詳細に説明する。
【００２９】
まず、第１の信号２５０が“Ｌ”、第２の信号２７０が“Ｌ”、ワード線制御用電源供給パッド２０２がボンディングワイヤ２１０によってワード線制御用電源供給パッド１０２に接続されている場合について説明する。第１および第２の信号２５０、２７０が“Ｌ”であるため、インバータ２５４および２７２は“Ｈ”を出力する。したがって、第１のトランスファゲート２３２および第３のトランスファーゲート２４２はＯＦＦ状態、第２のトランスファゲート２３４はＯＮ状態になる。これにより、一般用電源パッド２０４とワード線制御用電源供給パッド２０２とは電気的に切り離されるとともに、ワード線制御用電源降圧回路２０６の制御入力端子２０６Ａには、制御信号２２０が入力される。アクティブ状態において制御信号２２０は“Ｈ”であるため、一般用電源降圧回路２０８およびワード線制御用電源降圧回路２０６はともにアクティブ状態になり、一般用電源パッド２０４の電位レベルが汎用電位となり、ワード線制御用電源供給パッド２０２の電位レベルが制御電位となる。なお、ワード線制御用電源供給パッド２０２がボンディングワイヤ２１０によってワード線制御用電源供給パッド１０２に接続されているため、汎用ＲＯＭチップ１００のワード線制御用電源供給パッド１０２に対しても制御電位が供給される。スタンバイ状態では制御信号２２０は“Ｌ”であるため、一般用電源降圧回路２０８およびワード線制御用電源降圧回路２０６はともにスタンバイ状態になり、一般用電源パッド２０４およびワード線制御用電源供給パッド２０２の電位レベルはスタンバイ状態で設定された低電位となる。なお、第３の実施例においては、スタンバイ状態においてワード線制御用電源降圧回路２０６はハイインピーダンス状態になるよう設定されている。
【００３０】
つぎに、第１の信号２５０が“Ｈ”、第２の信号２７０が“Ｈ”、ワード線制御用電源供給パッド２０２がボンディングワイヤ２１０によってワード線制御用電源供給パッド１０２に接続されている場合について説明する。第１および第２の信号２５０、２７０が“Ｈ”であるため、インバータ２５４および２７２は“Ｌ”を出力する。したがって、第１のトランスファゲート２３２および第３のトランスファーゲート２４２はＯＮ状態、第２のトランスファゲート２３４はＯＦＦ状態になる。これにより一般用電源パッド２０４とワード線制御用電源供給パッド２０２とが電気的に接続されるとともに、ワード線制御用電源降圧回路２０６の制御入力端子２０６Ａは第１のトランスファゲート２３２を介して設置されるため、ワード線制御用電源降圧回路２０６は“Ｌ”レベルの信号が入力された状態になる。アクティブ状態において制御信号２２０は“Ｈ”であるが、第２のトランスファゲート２３４がＯＦＦ状態であるため、ワード線制御用電源降圧回路２０６はスタンバイ状態になり、一般用電源降圧回路２０８のみアクティブ状態になる。したがって、一般用電源パッド１０４およびワード線制御用電源供給パッド２０２の電位レベルが汎用電位となる。なお、ワード線制御用電源供給パッド２０２がボンディングワイヤ２１０によってワード線制御用電源供給パッド１０２に接続されているため、汎用ＲＯＭチップ１００のワード線制御用電源供給パッド１０２に対しても汎用電位が供給される。スタンバイ状態では制御信号２２０は“Ｌ”であるため、一般用電源降圧回路２０８およびワード線制御用電源降圧回路２０６はともにスタンバイ状態になり、一般用電源パッド２０４およびワード線制御用電源供給パッド２０２の電位レベルはスタンバイ状態で設定された低電位となる。
【００３１】
最後に、第１の信号２５０が“Ｌ”、第２の信号２７０が“Ｈ”、外部電源パッド２９０がボンディングワイヤ２１４によってワード線制御用電源供給パッド１０２に接続されている場合について説明する。第１の信号２５０が“Ｌ”、第２の信号２７０が“Ｈ”であるため、インバータ２５４は“Ｈ”を、インバータ２７２は“Ｌ”を出力する。したがって、第１のトランスファゲート２３２はＯＮ状態、第２のトランスファゲート２３４および第３のトランスファーゲート２４２はＯＦＦ状態になる。これにより一般用電源パッド２０４とワード線制御用電源供給パッド２０２とが電気的に切り離されるとともに、ワード線制御用電源降圧回路２０６の制御入力端子２０６Ａは第１のトランスファゲート２３２を介して設置されるため、ワード線制御用電源降圧回路２０６は“Ｌ”レベルの信号が入力された状態になる。アクティブ状態において制御信号２２０は“Ｈ”であるが、第２のトランスファゲート２３４がＯＦＦ状態であるため、ワード線制御用電源降圧回路２０６はスタンバイ状態になり、一般用電源降圧回路２０８のみアクティブ状態になる。なお、外部電源パッド２９０がボンディングワイヤ２１４によってワード線制御用電源供給パッド１０２に接続されているので、ワード線制御用電源供給パッド１０２には外部電源２９２から外部電源電位が供給される。したがって、汎用ＲＯＭチップ１００の一般用電源パッド１０４の電位レベルが汎用電位となり、ワード線制御用電源供給パッド１０２の電位レベルが外部電源電位となる。スタンバイ状態では制御信号２２０は“Ｌ”であるため、一般用電源降圧回路２０８およびワード線制御用電源降圧回路２０６はともにスタンバイ状態になり、一般用電源パッド１０４およびワード線制御用電源供給パッド１０２の電位レベルはスタンバイ状態で設定された低電位となる。
【００３２】
以上説明したように、この発明の第４の実施例によれば、第３の実施例で説明した３つのモードが、２つの制御信号とワイヤボンディングオプションによって設定が可能となる。
【００３３】
上述した第１〜第４の実施例では、ＭＣＰに封止された汎用ＲＯＭチップに適用した例を説明したが、ＭＣＰ以外のパッケージに適用することもできる。
第２の実施例では、一般用電源パッド２０４とワード線制御用電源供給パッド２０２との接続、ワード線制御用電源降圧回路２０６の制御入力端子２０６Ａと制御信号２２０の入力ラインとの接続、または制御入力端子２０６Ａとアースとの接続を第１の信号２５０によって制御されるトランスファゲートを有する制御回路２３０、２４０で制御した。しかしながが、制御回路２３０、２４０はトランスファゲート以外のスイッチング制御回路を有していてもよい。また、制御回路２３０、２４０による接続の制御は、それらの接続を直接配線で選択的に接続するというメタルオプションで制御することもできる。
第２の実施例の第１の信号２５０は“Ｈ”または“Ｌ”に設定可能な信号であるが、メタルオプションやフューズ、ボンディングオプションで“Ｈ”または“Ｌ”の設定を実現することもできる。
第３および第４の実施例では、上述した第２の実施例の応用例に加えて、外部電源とワード線制御用電源供給パッド２０２との接続をＰＭＯＳトランジスタ２６２で制御したが、他のスイッチング制御回路やメタルオプションで制御することもできる。
【００３４】
【発明の効果】
以上詳細に説明したように、この発明によれば、汎用ＲＯＭチップの一般用電源パッドの電位レベルが汎用電位、ワード線制御用電源供給パッドの電位レベルが汎用電位よりも高い制御電位または外部電源電位となり、それぞれ独立して電位レベルの設定が可能となる。このため、ワード線制御回路以外の回路については、アクセススピードの問題とは関係なく低消費電力化が図れる。
【図面の簡単な説明】
【図１】この発明の第１の実施例を示す回路ブロック図
【図２】この発明の第２の実施例を示す回路ブロック図
【図３】この発明の第３の実施例を示す回路ブロック図
【図４】この発明の第４の実施例を示す回路ブロック図
【符号の説明】
１００　　　汎用ＲＯＭチップ
２００、３００、４００、５００　　カスタムチップ
１０４、２０４　　一般用電源パッド
１０２、２０２　　ワード線制御用電源供給パッド
２０６　　　ワード線制御用電源降圧回路
２０８　　　一般用電源降圧回路
２１０、２１２　　　ボンディングワイヤ
２３０、２４０、２６０　　制御回路

Claims (8)

  1. 半導体メモリを搭載した第１の半導体チップと、降圧回路を有する第２の半導体チップとをマルチチップパッケージに封止した半導体装置において、
    前記第１の半導体チップは一般用電源パッドとワード線専用電源パッドとを有し、前記降圧回路は、前記一般用電源パッドに第１の電位を供給し、前記ワード線専用電源パッドには前記第１の電位より高い第２の電位を供給することを特徴とする半導体装置。
  2. 前記降圧回路は、前記第１の電位を供給する一般用電源降圧回路と、前記第２の電位を供給するワード線専用電源降圧回路とを有する請求項１記載の半導体装置。
  3. 前記一般用電源降圧回路と前記ワード線専用電源降圧回路とは同一の制御信号によって制御される請求項２記載の半導体装置。
  4. 前記一般用電源降圧回路と前記ワード線専用電源降圧回路とは異なる制御信号によって制御される請求項２記載の半導体装置。
  5. 前記第２の半導体チップは制御回路を有し、
    該制御回路は第１の状態においては前記一般用電源降圧回路と前記ワード線専用電源降圧回路とを共に動作状態にし、かつ、前記一般用電源パッドと前記ワード線専用電源パッドとを電気的に切り離してそれぞれに前記第１および第２の電位を供給し、
    前記制御回路は第２の状態においては前記一般用電源降圧回路を動作状態に、前記ワード線専用電源降圧回路を非動作状態にして、かつ、前記一般用電源パッドと前記ワード線専用電源パッドとを電気的に接続してそれぞれに前記第１の電位を供給する請求項１記載の半導体装置。
  6. 前記制御回路はさらに第２の状態を有し、この第３の状態においては前記一般用電源降圧回路を動作状態に、前記ワード線専用電源降圧回路を非動作状態にして、かつ、前記一般用電源パッドと前記ワード線専用電源パッドとを電気的に切り離して、して前記一般用電源パッドに前記第１の電位を供給し、前記ワード線専用電源パッドには外部電源電位を供給する請求項５記載の半導体装置。
  7. 前記第２の半導体チップは、前記一般用電源降圧回路に接続される第１のパッドと、前記ワード線専用電源降圧回路に接続される第２のパッドとを有し、これら第１および第２のパッドがそれぞれ前記第１の半導体チップの一般用電源パッドとワード線専用電源パッドとに接続される請求項１記載の半導体装置。
  8. 前記第２の半導体チップは、さらに外部電源に接続される第３のパッドを有し、前記前記第１の半導体チップのワード線専用電源パッドは、前記第２または第３のパッドに選択的に接続される請求項７記載の半導体装置。
JP2002365300A 2002-06-04 2002-12-17 半導体装置 Expired - Fee Related JP4228683B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002365300A JP4228683B2 (ja) 2002-06-04 2002-12-17 半導体装置
US10/421,862 US6822921B2 (en) 2002-06-04 2003-04-24 Semiconductor device having semiconductor memory

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002162839 2002-06-04
JP2002365300A JP4228683B2 (ja) 2002-06-04 2002-12-17 半導体装置

Publications (2)

Publication Number Publication Date
JP2004063057A true JP2004063057A (ja) 2004-02-26
JP4228683B2 JP4228683B2 (ja) 2009-02-25

Family

ID=29586037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002365300A Expired - Fee Related JP4228683B2 (ja) 2002-06-04 2002-12-17 半導体装置

Country Status (2)

Country Link
US (1) US6822921B2 (ja)
JP (1) JP4228683B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011096296A (ja) * 2009-10-27 2011-05-12 Renesas Electronics Corp 半導体記憶装置
JP2012234591A (ja) * 2011-04-28 2012-11-29 Toshiba Corp 不揮発性半導体記憶装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4969934B2 (ja) 2006-07-19 2012-07-04 株式会社東芝 半導体装置
KR101202429B1 (ko) * 2007-10-11 2012-11-16 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치
JP2010176731A (ja) * 2009-01-27 2010-08-12 Toshiba Corp 不揮発性半導体メモリ
US9515655B2 (en) * 2014-03-27 2016-12-06 Texas Instruments Incorporated Multiplexing voltages on functional input pin with pass device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5329168A (en) * 1991-12-27 1994-07-12 Nec Corporation Semiconductor integrated circuit device equipped with substrate biasing system selectively powered from internal and external power sources
JP2768172B2 (ja) * 1992-09-30 1998-06-25 日本電気株式会社 半導体メモリ装置
JP3510362B2 (ja) * 1995-01-10 2004-03-29 株式会社ルネサステクノロジ 半導体記憶装置
JPH11176181A (ja) 1997-12-08 1999-07-02 Mitsubishi Electric Corp 記憶装置
JP3607575B2 (ja) 2000-06-16 2005-01-05 沖電気工業株式会社 書込可能な読出専用メモリ
JP2002083942A (ja) * 2000-09-06 2002-03-22 Matsushita Electric Ind Co Ltd 半導体集積回路装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011096296A (ja) * 2009-10-27 2011-05-12 Renesas Electronics Corp 半導体記憶装置
US8526229B2 (en) 2009-10-27 2013-09-03 Renesas Electronics Corporation Semiconductor memory device
JP2012234591A (ja) * 2011-04-28 2012-11-29 Toshiba Corp 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
JP4228683B2 (ja) 2009-02-25
US6822921B2 (en) 2004-11-23
US20030223302A1 (en) 2003-12-04

Similar Documents

Publication Publication Date Title
US8253481B2 (en) Semiconductor integrated circuit device
US6236194B1 (en) Constant voltage power supply with normal and standby modes
KR100292903B1 (ko) 레귤레이터내장반도체집적회로
TWI497276B (zh) 具省電功能之混合電壓非依電性記憶體積體電路
US20110068826A1 (en) Semiconductor integrated circuit device
US5986489A (en) Slew rate control circuit for an integrated circuit
KR100381489B1 (ko) 차지 펌프 회로
JP3138680B2 (ja) 出力バッファ制御回路
US20070075765A1 (en) Booster circuit
JP2008011446A (ja) 半導体集積回路
JP4228683B2 (ja) 半導体装置
JP4020680B2 (ja) 半導体集積回路
US6512698B2 (en) Semiconductor device
KR20050055390A (ko) 분리된 전원 링을 가지는 저전력 반도체 칩과 그 제조 및제어방법
JP3797474B2 (ja) 半導体集積回路およびそれを用いた半導体装置
JP2002152031A (ja) 入出力バッファ回路
JP3730003B2 (ja) 半導体装置
JP3604660B2 (ja) 内部給電電圧を備えた回路装置
JP2002112455A (ja) 電源補強回路
JPH11225060A (ja) 出力バッファ回路
US8179737B2 (en) Semiconductor memory apparatus
JPH08125124A (ja) 半導体集積回路
JP3179419B2 (ja) 昇圧回路装置
JP2003289103A (ja) 半導体装置と半導体実装装置
JPH09181260A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050825

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060923

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060929

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080812

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081124

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121212

Year of fee payment: 4

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121212

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees