KR101202429B1 - 저항체를 이용한 비휘발성 메모리 장치 - Google Patents

저항체를 이용한 비휘발성 메모리 장치 Download PDF

Info

Publication number
KR101202429B1
KR101202429B1 KR1020070102659A KR20070102659A KR101202429B1 KR 101202429 B1 KR101202429 B1 KR 101202429B1 KR 1020070102659 A KR1020070102659 A KR 1020070102659A KR 20070102659 A KR20070102659 A KR 20070102659A KR 101202429 B1 KR101202429 B1 KR 101202429B1
Authority
KR
South Korea
Prior art keywords
voltage
word line
decoder
coupled
main
Prior art date
Application number
KR1020070102659A
Other languages
English (en)
Other versions
KR20090037160A (ko
Inventor
최준용
최병길
김두응
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070102659A priority Critical patent/KR101202429B1/ko
Priority to US12/244,042 priority patent/US7835199B2/en
Publication of KR20090037160A publication Critical patent/KR20090037160A/ko
Application granted granted Critical
Publication of KR101202429B1 publication Critical patent/KR101202429B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

저항체를 이용한 비휘발성 메모리 장치이 제공된다. 상기 비휘발성 메모리 장치는 비휘발성 메모리 셀들의 행렬을 포함하는 메모리 셀 어레이, 워드 라인들로서, 각 워드 라인은 비휘발성 메모리 셀들의 행과 커플링된 워드 라인들, 비트 라인들로서, 각 비트 라인은 비휘발성 메모리 셀들의 열과 커플링된 비트 라인들, 및 스탠바이 기간동안, 전원 전압보다 낮은 레벨의 감압 전압을 워드 라인들에 제공하는 로우 디코더를 포함한다.
스탠바이 전류

Description

저항체를 이용한 비휘발성 메모리 장치{Nonvolatile memory device using variable resistive element}
본 발명은 저항체를 이용한 비휘발성 메모리 장치에 관한 것이다.
저항체(resistance material)를 이용한 비휘발성 메모리 장치에는 상변화 메모리 장치(PRAM: Phase change Random Access Memory), 저항 메모리 장치(RRAM: Resistive RAM), 자기 메모리 장치(MRAM: Magnetic RAM) 등 있다. 동적 메모리 장치(DRAM: Dynamic RAM)나 플래시 메모리 장치는 전하(charge)를 이용하여 데이터를 저장하는 반면, 저항체를 이용한 비휘발성 메모리 장치는 캘코제나이드 합금(chalcogenide alloy)과 같은 상변화 물질의 상태 변화(PRAM), 가변 저항체의 저항 변화(RRAM), 강자성체의 자화상태에 따른 MTJ(Magnetic Tunnel Junction) 박막의 저항 변화(MRAM) 등을 이용하여 데이터를 저장한다.
여기서, 상변화 메모리 장치를 예를 들어 설명하면, 상변화 물질은 가열 후 냉각되면서 결정 상태 또는 비정질 상태로 변화되는데, 결정 상태의 상변화 물질은 저항이 낮고 비정질 상태의 상변화 물질은 저항이 높다. 따라서, 결정 상태는 셋(set) 데이터 또는 0데이터로 정의하고 비정질 상태는 리셋(reset) 데이터 또는 1데이터로 정의할 수 있다.
상변화 메모리 셀은 상변화 물질을 구비하는 가변 저항 소자와, 가변 저항 소자에 흐르는 전류를 제어하는 억세스 소자를 포함한다. 억세스 소자로는 트랜지스터, 다이오드 등을 사용할 수 있다. 트랜지스터를 억세스 소자로 사용한 상변화 메모리 셀을 트랜지스터 제어 상변화 메모리 셀(transistor-controlled PRAM cell)라고 하고, 다이오드를 억세스 소자로 사용한 상변화 메모리 셀을 다이오드 제어 상변화 메모리 셀(diode-controlled PRAM cell)이라고 한다.
본 발명이 해결하고자 하는 과제는, 스탠바이 전류(standby current)를 감소한 비휘발성 메모리 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 비휘발성 메모리 장치의 일 태양은 비휘발성 메모리 셀들의 행렬을 포함하는 메모리 셀 어레이, 워드 라인들로서, 각 워드 라인은 비휘발성 메모리 셀들의 행과 커플링된 워드 라인들, 비트 라인들로서, 각 비트 라인은 비휘발성 메모리 셀들의 열과 커플링된 비트 라인들, 및 스탠바이 기간동안, 전원 전압보다 낮은 레벨의 감압 전압을 워드 라인들에 제공하는 로우 디코더를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 비휘발성 메모리 장치의 다른 태양은 비휘발성 메모리 셀들의 행렬을 포함하는 메모리 셀 어레이, 워드 라인들로서, 각 워드 라인은 비휘발성 메모리 셀들의 행과 커플링된 워드 라인들, 비트 라인들로서, 각 비트 라인은 비휘발성 메모리 셀들의 열과 커플링된 비트 라인들, 및 제1 기간동안 워드 라인들 중 적어도 하나의 워드 라인에 제1 전압을 제공하고, 제2 기간동안 워드 라인들 중 적어도 하나의 워드 라인에 제1 전압보다 낮은 레벨의 제2 전압을 제공하고, 제3 기간동안 워드 라인들에 제2 전압보다 낮은 레벨의 제3 전압을 제공하는 로우 디코더를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 비휘발성 메모리 장치의 또 다른 태양은 서브 워드 라인들과 커플링된 메인 워드 라인, 메인 워드 라인과 커플링된 메인 디코더, 리드 기간동안 메인 디코더에 제1 전압을 전달하고, 스탠바이 기간동안 메인 디코더에 제1 전압보다 낮은 레벨의 제2 전압을 전달하는 전압 스위치를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 비휘발성 메모리 장치의 또 다른 태양은 메모리 블록들로, 각 메모리 블록은 다수의 비휘발성 메모리 셀을 포함하는 메모리 블록들, 메모리 블록들에 공통되도록 배치된 메인 워드 라인, 각 메모리 블록에 대응되도록 배치된 서브 워드 라인들, 메인 워드 라인과 커플링된 메인 디코더, 메인 워드 라인과 각 서브 워드 라인 사이에 커플링된 서브 디코더들, 메인 디코더와 커플링되고, 적어도 2개의 전압 중 하나를 메인 디코더에 선택적으로 전달하는 제1 전압 스위치, 및 서브 디코더들과 커플링되고, 적어도 2개의 전압 중 하나를 서브 디코더들에 선택적으로 전달하는 제2 전압 스위치를 포함한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
상기한 바와 같은 비휘발성 메모리 장치는, 스탠바이 전류를 감소시킬 수 있다. 뿐만 아니라, 스탠바이 상태에서 액티브 상태로 전환될 때의 스피드를 향상시킬 수 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에 서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 본 발명의 실시예들은 상변화 메모리 장치(PRAM: Phase change Random Access Memory)를 이용하여 설명할 것이다. 그러나, 본 발명은 저항성 메모리 장치(RRAM: Resistive RAM), 강유전체 메모리 장치(FRAM: Ferroelectric RAM)과 같이 저항체를 이용한 비휘발성 메모리 장치에 모두 적용될 수 있음은 본 발명이 속하는 기술의 당업자에게 자명하다.
도 1은 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 블록도이다. 도 2는 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치의 동작을 설명하기 위한 타이밍도이다.
도 1을 참조하면, 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치는 메 모리 셀 어레이(10), 워드 라인들(WL0~WLm), 비트 라인들(BL0~BLn), 컬럼 선택 블록(20), 디스차지 블록(30), 로우 디코더(40), 컬럼 디코더(50) 등을 포함한다.
메모리 셀 어레이(10)는 비휘발성 메모리 셀들(MC)의 행렬을 포함한다. 비휘발성 메모리 셀들(MC)의 행(row)은 각 워드 라인(WL0~WLm)과 커플링되고, 비휘발성 메모리 셀들(MC)의 열(column)은 각 비트 라인(BL0~BLn)과 커플링되어 있다.
또한, 비휘발성 메모리 셀(MC)은 결정 상태 또는 비정질 상태에 따라 서로 다른 저항값을 갖는 상변화 물질을 구비하는 가변 저항 소자(RC)와, 가변 저항 소자(RC)에 흐르는 전류를 제어하는 억세스 소자(AC)를 포함할 수 있다. 여기서, 억세스 소자(AC)는 가변 저항 소자(RC)와 직렬로 커플링된 다이오드, 트랜지스터 등일 수 있다. 도 1에서는 예시적으로 가변 저항 소자(RC)로서 다이오드를 도시하였으나, 이에 한정되는 것은 아니다. 이와 같이 억세스 소자(AC)로서 다이오드를 사용하는 상변화 메모리 셀을 다이오드 제어 상변화 메모리 셀(diode-controlled PRAM cell)이라고 한다. 또한, 상변화 물질은 2개의 원소를 화합한 GaSb, InSb, InSe. Sb2Te3, GeTe, 3개의 원소를 화합한 GeSbTe, GaSeTe, InSbTe, SnSb2Te4, InSbGe, 4개의 원소를 화합한 AgInSbTe, (GeSn)SbTe, GeSb(SeTe), Te81Ge15Sb2S2 등 다양한 종류의 물질을 사용할 수 있다. 이 중에서 게르마늄(Ge), 안티모니(Sb), 텔루리움(Te)으로 이루어진 GeSbTe를 주로 이용할 수 있다.
컬럼 선택 블록(20)은 메모리 셀 어레이(10)의 일측 및/또는 양측에 배치될 수 있다. 도 1에서는 설명의 편의를 위해서 메모리 셀 어레이(10)의 일측(예를 들 어, 하측)에 배치된 경우를 도시하였으나, 이에 한정되는 것은 아니다. 컬럼 선택 블록(20)은 각 비트 라인(BL0~BLn)과 커플링된 컬럼 선택 트랜지스터들을 포함할 수 있다.
디스차지 블록(30)은 메모리 셀 어레이(10)의 일측 및/또는 양측에 배치될 수 있다. 도 1에서는 설명의 편의를 위해서 메모리 셀 어레이(10)의 일측(예를 들어, 하측)에 배치된 경우를 도시하였으나, 이에 한정되는 것은 아니다. 디스차지 블록(30)은 각 비트 라인(BL0~BLn)과 커플링된 디스차지 트랜지스터들을 포함할 수 있다.
로우 디코더(40)는 워드 라인들(WL0~WLm)의 전압 레벨을 조절함으로써, 워드 라인들(WL0~WLm) 중에서 적어도 하나의 워드 라인(WL0~WLm)을 선택한다. 컬럼 디코더(50)는 비트 라인들(BL0~BLn) 중에서 적어도 하나의 비트 라인(BL0~BLn)을 선택한다.
특히, 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치는, 스탠바이 전류를 감소시킬 수 있다. 여기서, 스탠바이 전류는 스탠바이 기간(standby period) 동안 비휘발성 메모리 장치 내에서 소모되는 전류를 의미한다.
구체적으로 설명하면, 스탠바이 전류를 최소화하기 위해서, 스탠바이 기간동안 비트 라인들(BL0~BLn)은 플로팅 될 수 있다. 그런데, 비트 라인들(BL0~BLn)이 플로팅된 상태라고 해도, 비휘발성 메모리 셀(MC)의 억세스 소자(AC)(즉, 다이오드)의 역방향 전류에 의해 시간이 지남에 따라 비트 라인들(BL0~BLn)은 워드 라인들(WL0~WLm)과 동일한 전압 레벨이 될 수 있다.
따라서, 스탠바이 기간동안 워드 라인들(WL0~WLm)의 전압 레벨이 높은 경우, 비트 라인들(BL0~BLn)의 전압 레벨도 높을 수 있다. 스탠바이 기간동안 비트 라인들(BL0~BLn)의 전압 레벨이 높아지면, 디스차지 블록(30) 내의 디스차지 트랜지스터의 드레인-소오스간 전압(VDS)이 높아져서, 디스차지 트랜지스터를 통해서 누설되는 스탠바이 전류가 증가하게 된다. 뿐만 아니라, 스탠바이 상태에서 액티브 상태로 전환될 때, 비트 라인들(BL0~BLn)을 디스차지하는 시간이 길어질 수 있다. 즉, 스탠바이 상태에서 액티브 상태로 전환할 때, 비트 라인들(BL0~BLn)을 예를 들어, 접지 전압 레벨까지 디스차지시켜야 하는데, 충전되어 있는 비트 라인들(BL0~BLn)의 전압 레벨이 높으면 접지 전압 레벨까지 디스차지하는데 오랜 시간이 걸릴 수 있다.
따라서, 본 발명의 제1 실시예에서는, 스탠바이 기간동안 워드 라인들(WL0~WLm)에 전원 전압보다 낮은 레벨의 감압 전압(VR)이 제공될 수 있다.
본 발명의 제1 실시예에서, 스탠바이 기간동안 워드 라인들(WL0~WLm)에는 감압 전압(VR)이 제공되기 때문에, 비트 라인들(BL0~BLn)도 감압 전압(VR) 레벨과 동일하게 된다. 비트 라인들(BL0~BLn)의 전압 레벨이 낮기 때문에, 디스차지 블록(30) 내의 디스차지 트랜지스터를 통해서 누설되는 스탠바이 전류(Istb1)가 줄어들게 된다.
또한, 스탠바이 상태에서 액티브 상태로 전환할 때 비트 라인들(BL0~BLn)을 예를 들어, 접지 전압 레벨까지 디스차지하는 데 걸리는 시간이 줄어들게 된다. 도 2를 참조하여 구체적으로 설명하면, a는 비트 라인(BL0)이 전원 전압(VCC) 레벨 또 는 그 이상의 전압 레벨로 충전되어 있는 경우이고, b는 비트 라인(BL0)이 감압 전압(VR) 레벨로 충전되어 있는 경우이다. 감압 전압(VR) 레벨에서 접지 전압 레벨로 디스차지되는 시간(D2)이, 전원 전압(VCC) 레벨에서 접지 전압 레벨로 디스차지되는 시간(D1)보다 짧음을 알 수 있다.
도 3는 본 발명의 제2 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 개념도이다.
도 3을 참조하면, 본 발명의 제2 실시예에서, 로우 디코더(42)는 동작 모드(operation mode)에 따라, 워드 라인들(WL0~WLm)의 전압 레벨을 다르게 조절할 수 있다.
구체적으로 설명하면, 라이트 기간 동안, 로우 디코더(42)는 워드 라인들(WL0~WLm) 중 적어도 하나의 워드 라인(예를 들어, WL0)에 제1 승압 전압(VPPX)을 제공하고, 다른 워드 라인(예를 들어, WLm)에 접지 전압(VSS)를 제공할 수 있다. 여기서, 접지 전압(VSS)이 제공되는 워드 라인(WLm)은 라이트될 비휘발성 메모리 셀과 커플링된 워드 라인(즉, 선택된 워드 라인)이고, 제1 승압 전압(VPPX)이 제공되는 워드 라인(WL0)은 비선택된 워드 라인일 수 있다.
리드 기간 동안, 로우 디코더(42)는 워드 라인들(WL0~WLm) 중 적어도 하나의 워드 라인(예를 들어, WL0)에 전원 전압(VCC)을 제공하고, 다른 워드 라인(예를 들어, WLm)에 접지 전압(VSS)를 제공할 수 있다. 여기서, 접지 전압(VSS)이 제공되는 워드 라인(WLm)은 리드될 비휘발성 메모리 셀과 커플링된 워드 라인(즉, 선택된 워드 라인)이고, 전원 전압(VCC)이 제공되는 워드 라인(WL0)은 비선택된 워드 라인일 수 있다.
스탠바이 기간 동안, 로우 디코더(42)는 워드 라인들(WL0~WLm)에 감압 전압(VR)을 제공한다.
여기서, 제1 승압 전압(VPPX)은 전원 전압(VCC)보다 높은 레벨을 갖고, 감압 전압(VR)은 전원 전압(VCC)보다 낮은 레벨을 갖는다. 예를 들어, 제1 승압 전압(VPPX)은 약 4V이고, 전원 전압(VCC)은 약 1.8V이고, 감압 전압(VR)은 약 0.8V 내지 1.4V 정도일 수 있다.
전술한 바와 같이, 스탠바이 기간 동안 워드 라인들(WL0~WLm)에는 감압 전압(VR)이 제공되기 때문에, 스탠바이 전류를 줄일 수 있고, 스탠바이 상태에서 액티브 상태로 전환될 때 비트 라인들(BL0~BLn)의 디스차지 시간이 줄어들 수 있다.
도 3에서는, 로우 디코더(42)가 라이트 기간, 리드 기간, 스탠바이 기간에 따라 워드 라인들(WL0~WLm)의 전압 레벨을 다르게 조절하는 것을 예로 들었으나, 이에 한정되는 것은 아니다. 즉, 로우 디코더(42)는 서로 다른 3개의 기간에 따라, 워드 라인들(WL0~WLm)의 전압 레벨을 조절할 수 있다.
또한, 도 3에서는, 제1 승압 전압(VPPX), 전원 전압(VCC), 감압 전압(VR)을 이용하여 설명하였으나, 이에 한정되는 것은 아니다. 즉, 로우 디코더(42)는 라이트 기간 동안 적어도 하나의 워드 라인(WL0)에 제1 전압을 제공하고, 리드 기간동안 적어도 하나의 워드 라인(WL0)에 제1 전압보다 낮은 레벨의 제2 전압을 제공하고, 스탠바이 기간동안 워드 라인들(WL0~WLm)에 제2 전압보다 낮은 레벨의 제3 전압을 제공할 수도 있다.
도 4는 본 발명의 제2 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 블록도이다. 도 5는 본 발명의 제2 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 회로도이다. 도 4는 도 3의 개념도를 구현한 예시적 블록도에 해당하고, 도 5는 도 4의 블록도를 구현한 예시적 회로도에 해당한다.
도 4 및 도 5를 참조하면, 비휘발성 메모리 장치가 대용량화, 고집적화됨에 따라, 비휘발성 메모리 장치는 메인 워드 라인과 서브 워드 라인을 이용한 계층적(hierarchical) 워드 라인 구조로 구현될 수 있는데, 도 4 및 도 5에 도시된 것은 계층적 워드 라인 구조를 바탕으로 구현한 것이다. 또한, 메모리 셀 어레이는 메모리 블록들을 포함하고, 메인 워드 라인은 메모리 블록들에 공통되도록 배치되고, 서브 워드 라인들은 각 메모리 블록에 대응되도록 배치될 수 있다. 도 4 및 도 5에서는 설명의 편의를 위해서, 메인 워드 라인(MWL0), 하나의 서브 워드 라인(SWL0), 하나의 메모리 블록(11)만을 도시하였다.
로우 디코더(42)는 메인 워드 라인(MWL0)과 커플링된 메인 디코더(44)와, 메인 워드 라인(MWL0)과 서브 워드 라인(SWL0) 사이에 커플링된 서브 디코더(46)를 포함한다. 구체적으로, 메인 디코더(44)는 도 5에 도시된 바와 같이, 로우 어드레스(XA)를 제공받아 어드레스 신호(XSEL)를 제공하는 입력부(44a)와, 어드레스 신호(XSEL)를 래치하여 메인 워드 라인(MWL0)으로 출력하는 래치부(44b)를 포함한다.
또한, 메인 디코더(44)에는 제1 전압 스위치(64)가 커플링되어 있고, 서브 디코더(46)는 제2 전압 스위치(66)가 커플링되어 있다.
제1 전압 스위치(64)는 적어도 2개의 전압 중 하나를 메인 디코더(44)에 선 택적으로 전달할 수 있다. 도 4 및 도 5에서, 제1 전압 스위치(64)는 동작 모드에 따라서 제1 승압 전압(VPPX) 또는 제2 승압 전압(VPPSA)를 제공할 수 있다. 도시된 바와 같이, 제1 승압 전압(VPPX) 또는 제2 승압 전압(VPPSA)는 메인 디코더(44) 내의 입력부(44a) 및/또는 래치부(44b)에 제공될 수 있다. 라이트 동작시에는 제1 승압 전압(VPPX)을 제공하고, 리드 동작, 스탠바이 동작시에는 제2 승압 전압(VPPSA)을 제공할 수 있다. 여기서, 제1 승압 전압(VPPX)은 제2 승압 전압(VPPSA)의 전압 레벨보다 높은 레벨을 가질 수 있다. 예를 들어, 제1 승압 전압(VPPX)은 약 4V이고, 제2 승압 전압(VPPSA)은 약 3V일 수 있다.
구체적으로, 제1 전압 스위치(64)는 제1 내지 제3 스위칭부(SW1, SW2, SW3)을 포함한다. 제1 스위칭부(SW1)는 라이트 신호(WR)에 응답하여, 제1 승압 전압(VPPX)를 메인 디코더(44)에 전달한다. 제2 스위칭부(SW2)는 리드 신호(RD)에 응답하여, 제2 승압 전압(VPPSA)을 메인 디코더(44)에 전달한다. 제3 스위칭부(SW3)는 스탠바이 신호(STB)에 응답하여, 제2 승압 전압(VPPSA)을 메인 디코더(44)에 전달한다.
도 5에 도시된 바와 같이, 제1 스위칭부(SW1)는 라이트 신호(WR)가 게이트로 입력되는 PMOS 트랜지스터로 구현할 수 있고, 제2 및 제3 스위칭부(SW2, SW3)는 리드 신호(RD) 및 스탠바이 신호(STB)를 이용하여 생성한 신호(RD&STB)가 게이트로 입력되는 PMOS 트랜지스터로 구현할 수 있다. 물론, 제2 및 제3 스위칭부(SW2, SW3)를 하나의 PMOS 트랜지스터로 구현하지 않고, 제2 스위칭부(SW2)는 리드 신호(RD)가 게이트로 입력되는 PMOS 트랜지스터로 구현하고, 제3 스위칭부(SW3)는 스 탠바이 신호(STB)가 게이트로 입력되는 PMOS 트랜지스터로 구현할 수 있다.
제2 전압 스위치(66)는 적어도 2개의 전압 중 하나를 서브 디코더(46)에 선택적으로 전달할 수 있다. 도 4 및 도 5에서, 제2 전압 스위치(66)는 동작 모드에 따라서 제1 승압 전압(VPPX), 전원 전압(VCC), 감압 전압(VR)를 제공할 수 있다. 라이트 동작시에는 제1 승압 전압(VPPX)을 제공하고, 리드 동작 동작시에는 전원 전압(VCC)을 제공하고, 스탠바이 동작시에는 감압 전압(VR)을 제공할 수 있다.
구체적으로, 제2 전압 스위치(66)는 제4 내지 제6 스위칭부(SW4, SW5, SW6), 감압부(70)을 포함한다. 제4 스위칭부(SW4)는 라이트 신호(WR)에 응답하여, 제1 승압 전압(VPPX)를 서브 디코더(46)에 전달한다. 제5 스위칭부(SW5)는 리드 신호(RD)에 응답하여, 전원 전압(VCC)을 서브 디코더(46)에 전달한다. 감압부(70)는 전원 전압(VCC)을 제공받아 감압하여 감압 전압(VR)을 생성한다. 제6 스위칭부(SW6)는 스탠바이 신호(STB)에 응답하여, 감압 전압(VR)를 서브 디코더(46)에 전달한다.
도 5에 도시된 바와 같이, 제4 스위칭부(SW4)는 라이트 신호(WR)가 게이트로 입력되는 PMOS 트랜지스터로 구현할 수 있고, 제5 스위칭부(SW5)는 리드 신호(RD)가 게이트로 입력되는 PMOS 트랜지스터로 구현할 수 있다. 제6 스위칭부(SW6)는 스탠바이 신호(STB)가 게이트로 입력되는 PMOS 트랜지스터로 구현할 수 있다.
감압부(70)는 다이오드 연결 NMOS 트랜지스터(diode-connected NMOS transistor)일 수 있다. 감압부(70)의 구현 방식은 여러가지일 수 있고, 다이오드 연결 트랜지스터에 한정되는 것은 아니다. 감압부(70)로 다이오드 연결 NMOS 트랜지스터를 사용할 경우에, 감압 전압(VR)은 VCC-Vth(단, Vth는 NMOS 트랜지스터의 문턱 전압)가 될 수 있다. 예를 들어, 전원 전압(VCC)이 약 1.8V, 문턱 전압(Vth)이 약 0.6V인 경우에, 감압 전압(VR)은 약 1.2V가 된다.
동작을 설명하면 다음과 같다. 여기서, 로우 어드레스(XA)는 비선택 워드 라인에 대응되는 어드레스(예를 들어, 로직 로우)로 가정한다.
라이트 기간 동안, 메인 디코더(44) 및 서브 디코더(46)는 제1 승압 전압(VPPX)을 제공받는다. 로우 어드레스(XA)가 비선택 워드 라인에 대응되는 어드레스이기 때문에 로우 어드레스(XA)는 로직 로우이고, 입력부(44a)는 제1 승압 전압(VPPX)을 이용하여 로직 하이의 어드레스 신호(XSEL)을 생성한다. 래치부(44b)는 메인 워드 라인(MWL0)에 접지 전압을 제공하고, 이에 따라, 서브 디코더(46)는 서브 워드 라인(SWL0)에 제1 승압 전압(VPPX)을 제공하게 된다.
리드 기간 동안, 메인 디코더(44) 및 서브 디코더(46)는 각각 제2 승압 전압(VPPSA), 전원 전압(VCC)을 제공받는다. 로우 어드레스(XA)는 로직 로우이고, 입력부(44a)는 제2 승압 전압(VPPSA)을 이용하여 로직 하이의 어드레스 신호(XSEL)을 생성한다. 래치부(44b)는 메인 워드 라인(MWL0)에 접지 전압을 제공하고, 이에 따라, 서브 디코더(46)는 서브 워드 라인(SWL0)에 전원 전압(VCC)을 제공하게 된다.
스탠바이 기간 동안, 메인 디코더(44) 및 서브 디코더(46)는 각각 제2 승압 전압(VPPSA), 감압 전압(VR)을 제공받는다. 로우 어드레스(XA)는 로직 로우이고, 입력부(44a)는 제2 승압 전압(VPPSA)을 이용하여 로직 하이의 어드레스 신호(XSEL)을 생성한다. 래치부(44b)는 메인 워드 라인(MWL0)에 접지 전압을 제공하고, 이에 따라, 서브 디코더(46)는 서브 워드 라인(SWL0)에 감압 전압(VR)을 제공하게 된다.
도 6은 본 발명의 제3 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 회로도이다.
도 6을 참조하면, 본 발명의 제3 실시예에서, 감압부(71)는 게이트로 정전압(DC)이 인가되는 NMOS 트랜지스터로 구현되었다. 정전압(DC)의 전압 레벨에 따라 NMOS 트랜지스터의 저항이 변하게 되고, 이에 따라 감압 전압(VR)의 전압 레벨이 변하게 된다. 정전압(DC)의 크기는 MRS(Mode Register Set) 또는 퓨즈 등을 이용하여 적절한 값으로 정할 수 있다.
도 7 및 도 8은 본 발명의 제4 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 블록도 및 회로도이다.
도 7 및 도 8을 참조하면, 본 발명의 제4 실시예에서, 제1 전압 스위치(64)는 리드 기간에는 제2 승압 전압(VPPSA)을 메인 디코더(44)에 제공하고, 스탠바이 기간에는 전원 전압(VCC)을 메인 디코더(44)에 제공한다. 제2 스위칭부(SW2)는 리드 신호(RD)가 게이트로 입력되는 PMOS 트랜지스터로 구현하고, 제3 스위칭부(SW3)는 스탠바이 신호(STB)가 게이트로 입력되는 PMOS 트랜지스터로 구현할 수 있다.
스탠바이 기간 동안 메인 디코더(44)에 전원 전압(VCC)을 제공함으로써, 스탠바이 전류(Istb2) 소모를 줄일 수 있다. 구체적으로, 스탠바이 기간 동안 래치부(44b)의 PMOS 트랜지스터(MP1)는 턴오프되고, NMOS 트랜지스터(MN1)은 턴온된다. 통상적으로 PMOS 트랜지스터의 오프 전류(off current)는 상당히 커서, NMOS 트랜지스터의 오프 전류의 약 4-5배 정도가 된다. 스탠바이 기간 동안, 턴오프된 PMOS 트랜지스터(MP1)를 통해서 흐르는 오프 전류가, 턴온된 NMOS 트랜지스터(MN1)를 통 해서 누설되게 된다. 정리하면, 턴오프된 PMOS 트랜지스터(MP1)와 턴온된 NMOS 트랜지스터(MN1)을 통해서, 스탠바이 전류(Istb2)가 발생하게 된다.
본 발명의 제4 실시예에서는, 이와 같은 스탠바이 전류(Istb2)를 줄이기 위해서 스탠바이 기간 동안 메인 디코더(44)에 제2 승압 전압(VPPSA)보다 낮은 레벨의 전원 전압(VCC)을 제공한다. 스탠바이 기간 동안 메인 디코더(44)에 제2 승압 전압(VPPSA)이 제공된 경우(도 5 참조)와, 전원 전압(VCC)이 제공된 경우(도 8 참조)를 비교해 보면, 전원 전압(VCC)이 제공된 경우에 스탠바이 전류(Istb2)가 적게 된다.
도면에는 도시하지 않았으나, 스탠바이 전류(Istb2)를 더 줄이기 위해서, 제1 전압 스위치(64)는 스탠바이 기간에 전원 전압(VCC) 대신 감압 전압(VR)을 메인 디코더(44)에 제공하여도 무방하다.
도 9는 본 발명의 제5 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 회로도이다.
도 9를 참조하면, 본 발명의 제5 실시예가 제4 실시예와 다른 점은, 제2 전압 스위치(66)가 리드 기간 및 스탠바이 기간에 전원 전압(VCC)을 서브 디코더(46)에 제공한다는 점이다. 제5 및 제6 스위칭부(SW5, SW6)는 리드 신호(RD) 및 스탠바이 신호(STB)를 이용하여 생성한 신호(RD&STB)가 게이트로 입력되는 PMOS 트랜지스터로 구현할 수 있다. 제5 실시예가 제4 실시예에 비해서 스탠바이 전류 소모는 다소 더 클 수는 있다.
도 10은 본 발명의 실시예들에 따른 비휘발성 메모리 장치를 포함하는 휴대 용 미디어 시스템(portable media system)를 설명하기 위한 개략 블록도이다. 본 발명의 일 실시예에서는 휴대용 미디어 시스템으로 휴대 전화기를 예로 들었으나, 이에 제한되지 않는다. 즉, 양방향 라디오 커뮤니케이션 시스템(two-way communication system), 일방향 페이저(one way pager), 양방향 페이저(two-way pager), 개인용 커뮤니케이션 시스템(personal communication system), 휴대용 컴퓨터(portable computer), 개인 정보 관리기(PDA; Personal Data Assistance), MP3(MPEG audio layer-3) 플레이어, 디지털 카메라(digital camera) 등의 다른 시스템에도 적용될 수 있음은 자명하다.
도 10을 참조하면, 본 발명의 실시예들에 따른 비휘발성 메모리 장치를 포함하는 휴대용 미디어 시스템(100)은 컨트롤러(controller; 110), 메모리부(120), 입출력 장치(I/O device; 130), 트랜시버(transceiver; 140) 등을 포함한다.
컨트롤러(110)는 예를 들어, 마이크로프로세서(microprocessors), 디지털 시그널 프로세서(digital signal processors), 마이크로컨트롤러(microcontrollers) 등이 될 수 있다.
메모리부(120)는 휴대용 미디어 시스템(100)에 전달되거나, 외부로 전달하기 위한 메시지(message)를 저장한다. 즉, 메모리부(120)는 휴대용 미디어 시스템(100)이 동작하는 동안 컨트롤러(110)에 의해 수행되는 명령을 저장하거나, 데이터를 저장하는 역할을 한다. 메모리부(120)는 하나 이상의 서로 다른 종류의 메모리로 구성된다. 예를 들어, 메모리부(120)는 휘발성 메모리 장치, 플래시 메모리 장치 및/또는 상변화 메모리 장치와 같은 비휘발성 메모리 장치를 사용할 수 있다. 여기서, 상변화 메모리 장치는 본 발명의 실시예들에 따른 비휘발성 메모리 장치가 사용될 수 있다.
특히, 휴대용 미디어 시스템(100)는 사용되는 전류의 소모를 최소화하는 것이 중요 과제이다. 본 발명의 실시예들에서와 같이, 스탠바이 기간에 워드 라인들에 감압 전압을 제공함으로써 스탠바이 전류의 소모를 줄일 수 있다.
입출력 장치(130)는 사용자의 조작에 의해 메시지가 생성한다. 입출력 장치(130)는 키패드(keypad), 모니터 등을 포함할 수 있다.
휴대용 미디어 시스템(100)은 안테나(미도시)와 연결된 트랜시버(140)를 통해서 무선 통신 방법으로 메시지를 전달하거나, 전달받을 수 있다. 여기서, 휴대용 미디어 시스템(100)은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), NADC(North American Digital Cellular), TDMA(Time Division Multiple Access), ETDMA(Extended TDMA), 3세대 WCDMA(Wideband CDMA), CDMA-2000 등의 프로토콜(protocol)을 이용하여 메시지를 전달하거나, 전달받을 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 제1 실시예는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
도 1은 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 블록도이다.
도 2는 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치의 동작을 설명하기 위한 타이밍도이다.
도 3는 본 발명의 제2 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 개념도이다.
도 4는 본 발명의 제2 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 블록도이다.
도 5는 본 발명의 제2 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 회로도이다.
도 6은 본 발명의 제3 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 회로도이다.
도 7 및 도 8은 본 발명의 제4 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 블록도 및 회로도이다.
도 9는 본 발명의 제5 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 회로도이다.
도 10은 본 발명의 실시예들에 따른 비휘발성 메모리 장치를 포함하는 휴대용 미디어 시스템(portable media system)를 설명하기 위한 개략 블록도이다.
(도면의 주요부분에 대한 부호의 설명)
10 : 메모리 셀 어레이 20 : 컬럼 선택 블록
30 : 디스차지 블록 40, 42 : 로우 디코더
44 : 메인 디코더 44a : 입력부
44b : 래치부 46 : 서브 디코더
64 : 제1 전압 스위치 66 : 제2 전압 스위치
SW1~SW6 : 제1 내지 제6 스위칭부

Claims (24)

  1. 비휘발성 메모리 셀들의 행렬을 포함하는 메모리 셀 어레이;
    워드 라인들로서, 상기 각 워드 라인은 상기 비휘발성 메모리 셀들의 행과 커플링된 워드 라인들;
    비트 라인들로서, 상기 각 비트 라인은 상기 비휘발성 메모리 셀들의 열과 커플링된 비트 라인들; 및
    스탠바이 기간동안, 전원 전압보다 낮은 레벨의 감압 전압을 상기 워드 라인들에 제공하는 로우 디코더를 포함하는 비휘발성 메모리 장치.
  2. 제 1항에 있어서,
    상기 스탠바이 기간동안, 상기 비트 라인들은 플로팅되는(floated) 비휘발성 메모리 장치.
  3. 삭제
  4. 삭제
  5. 제 1항에 있어서,
    상기 워드 라인은 메인 워드 라인과, 서브 워드 라인을 포함하고,
    상기 로우 디코더는 상기 메인 워드 라인과 커플링된 메인 디코더와, 상기 메인 워드 라인과 상기 서브 워드 라인 사이에 커플링된 서브 디코더를 포함하는 비휘발성 메모리 장치.
  6. 제 5항에 있어서,
    상기 서브 디코더와 커플링된 제1 전압 스위치를 더 포함하고,
    상기 제1 전압 스위치는 전원 전압을 제공받아 감압하여 감압 전압을 생성하는 감압부와,
    스탠바이 신호에 응답하여, 상기 감압 전압을 상기 서브 디코더에 전달하는 제1 스위칭부를 포함하는 비휘발성 메모리 장치.
  7. 삭제
  8. 삭제
  9. 제 5항에 있어서,
    상기 메인 디코더와 커플링된 제2 전압 스위치를 더 포함하고,
    상기 제2 전압 스위치는 스탠바이 신호에 응답하여, 상기 전원 전압을 상기 메인 디코더에 전달하는 제2 스위칭부를 포함하는 비휘발성 메모리 장치.
  10. 삭제
  11. 비휘발성 메모리 셀들의 행렬을 포함하는 메모리 셀 어레이;
    워드 라인들로서, 상기 각 워드 라인은 상기 비휘발성 메모리 셀들의 행과 커플링된 워드 라인들;
    비트 라인들로서, 상기 각 비트 라인은 상기 비휘발성 메모리 셀들의 열과 커플링된 비트 라인들; 및
    제1 기간동안 상기 워드 라인들 중 적어도 하나의 워드 라인에 제1 전압을 제공하고, 제2 기간동안 상기 워드 라인들 중 적어도 하나의 워드 라인에 상기 제1 전압보다 낮은 레벨의 제2 전압을 제공하고, 제3 기간동안 상기 워드 라인들에 상기 제2 전압보다 낮은 레벨의 제3 전압을 제공하는 로우 디코더를 포함하는 비휘발성 메모리 장치.
  12. 제 11항에 있어서,
    상기 제1 기간은 라이트 기간이고, 상기 제2 기간은 리드 기간이고, 상기 제3 기간은 스탠바이 기간인 비휘발성 메모리 장치.
  13. 제 11항에 있어서,
    상기 제1 전압은 전원 전압보다 높은 레벨의 승압 전압이고, 상기 제2 전압은 상기 전원 전압이고, 상기 제3 전압은 상기 전원 전압보다 낮은 레벨의 감압 전압인 비휘발성 메모리 장치.
  14. 삭제
  15. 삭제
  16. 서브 워드 라인들과 커플링된 메인 워드 라인;
    상기 메인 워드 라인과 커플링된 메인 디코더; 및
    리드 기간동안 상기 메인 디코더에 제1 전압을 전달하고, 스탠바이 기간동안 상기 메인 디코더에 상기 제1 전압보다 낮은 레벨의 제2 전압을 전달하는 전압 스위치를 포함하는 비휘발성 메모리 장치.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 메모리 블록들로, 각 메모리 블록은 다수의 비휘발성 메모리 셀을 포함하는 메모리 블록들;
    상기 메모리 블록들에 공통되도록 배치된 메인 워드 라인;
    상기 각 메모리 블록에 대응되도록 배치된 서브 워드 라인들;
    상기 메인 워드 라인과 커플링된 메인 디코더;
    상기 메인 워드 라인과 각 서브 워드 라인 사이에 커플링된 서브 디코더들;
    상기 메인 디코더와 커플링되고, 적어도 2개의 전압 중 하나를 상기 메인 디코더에 선택적으로 전달하는 제1 전압 스위치; 및
    상기 서브 디코더들과 커플링되고, 적어도 2개의 전압 중 하나를 상기 서브 디코더들에 선택적으로 전달하는 제2 전압 스위치를 포함하는 비휘발성 메모리 장치.
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
KR1020070102659A 2007-10-11 2007-10-11 저항체를 이용한 비휘발성 메모리 장치 KR101202429B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070102659A KR101202429B1 (ko) 2007-10-11 2007-10-11 저항체를 이용한 비휘발성 메모리 장치
US12/244,042 US7835199B2 (en) 2007-10-11 2008-10-02 Nonvolatile memory using resistance material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070102659A KR101202429B1 (ko) 2007-10-11 2007-10-11 저항체를 이용한 비휘발성 메모리 장치

Publications (2)

Publication Number Publication Date
KR20090037160A KR20090037160A (ko) 2009-04-15
KR101202429B1 true KR101202429B1 (ko) 2012-11-16

Family

ID=40534048

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070102659A KR101202429B1 (ko) 2007-10-11 2007-10-11 저항체를 이용한 비휘발성 메모리 장치

Country Status (2)

Country Link
US (1) US7835199B2 (ko)
KR (1) KR101202429B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010176731A (ja) * 2009-01-27 2010-08-12 Toshiba Corp 不揮発性半導体メモリ
US7902857B1 (en) * 2010-04-08 2011-03-08 The United States Of America As Represented By The Secretary Of The Air Force Reconfigurable electronic circuit
KR101150543B1 (ko) * 2010-05-27 2012-05-31 에스케이하이닉스 주식회사 상 변화 메모리 장치
KR101528180B1 (ko) * 2010-11-19 2015-06-11 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 멤리스터 디바이스를 스위칭하기 위한 방법 및 회로
JP2013004136A (ja) * 2011-06-15 2013-01-07 Elpida Memory Inc 半導体装置
US9299395B2 (en) 2012-03-26 2016-03-29 Intel Corporation Methods and systems to selectively boost an operating voltage of, and controls to an 8T bit-cell array and/or other logic blocks
US9053784B2 (en) * 2012-04-12 2015-06-09 Micron Technology, Inc. Apparatuses and methods for providing set and reset voltages at the same time
KR20150098121A (ko) * 2014-02-19 2015-08-27 에스케이하이닉스 주식회사 반도체 장치
US9449655B1 (en) 2015-08-31 2016-09-20 Cypress Semiconductor Corporation Low standby power with fast turn on for non-volatile memory devices
KR102634322B1 (ko) 2016-10-10 2024-02-07 삼성전자주식회사 양방향 스위치를 갖는 가변 저항 메모리 장치, 메모리 시스템, 그리고 그것의 동작 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5051959A (en) * 1985-08-14 1991-09-24 Fujitsu Limited Complementary semiconductor memory device including cell access transistor and word line driving transistor having channels of different conductivity type
US5416747A (en) * 1992-07-15 1995-05-16 Kawasaki Steel Corporation Semiconductor memory driven at low voltage
JP3337564B2 (ja) * 1994-09-16 2002-10-21 松下電器産業株式会社 半導体記憶装置
US5761148A (en) * 1996-12-16 1998-06-02 Cypress Semiconductor Corp. Sub-word line driver circuit for memory blocks of a semiconductor memory device
JP3223877B2 (ja) * 1998-03-27 2001-10-29 日本電気株式会社 半導体記憶装置
JP3859912B2 (ja) * 1999-09-08 2006-12-20 株式会社東芝 不揮発性半導体記憶装置
KR100313787B1 (ko) * 1999-12-30 2001-11-26 박종섭 반도체 메모리 장치의 워드라인 구동 회로
JP3607575B2 (ja) * 2000-06-16 2005-01-05 沖電気工業株式会社 書込可能な読出専用メモリ
KR100381962B1 (ko) * 2000-08-07 2003-05-01 삼성전자주식회사 비휘발성 메모리 장치의 로우 디코더
US6522171B2 (en) * 2001-01-11 2003-02-18 International Business Machines Corporation Method of reducing sub-threshold leakage in circuits during standby mode
JP4228683B2 (ja) * 2002-06-04 2009-02-25 沖電気工業株式会社 半導体装置
EP1624558B1 (en) * 2003-05-13 2010-11-24 Fujitsu Semiconductor Limited Semiconductor integrated circuit device
KR100744114B1 (ko) 2005-05-12 2007-08-01 삼성전자주식회사 상 변화 메모리 장치 및 그 워드라인 구동방법
KR100640651B1 (ko) * 2005-07-07 2006-11-01 삼성전자주식회사 워드라인 드라이버
KR100674983B1 (ko) 2005-07-13 2007-01-29 삼성전자주식회사 구동전압 레벨을 변경할 수 있는 상 변화 메모리 장치
US7397708B2 (en) * 2005-08-03 2008-07-08 Infineon Technologies Ag Technique to suppress leakage current
KR100674997B1 (ko) 2005-10-15 2007-01-29 삼성전자주식회사 상 변화 메모리 장치 및 상 변화 메모리 장치의 독출 동작제어방법
US7313050B2 (en) * 2006-04-18 2007-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Word-line driver for memory devices
JP4869006B2 (ja) * 2006-09-27 2012-02-01 株式会社東芝 半導体記憶装置の制御方法

Also Published As

Publication number Publication date
US20090097304A1 (en) 2009-04-16
KR20090037160A (ko) 2009-04-15
US7835199B2 (en) 2010-11-16

Similar Documents

Publication Publication Date Title
KR101202429B1 (ko) 저항체를 이용한 비휘발성 메모리 장치
US7633100B2 (en) Phase change random access memory device
KR101415877B1 (ko) 저항체를 이용한 비휘발성 메모리 장치
KR101237005B1 (ko) 저항체를 이용한 비휘발성 메모리 장치, 이를 포함하는메모리 시스템, 및 이의 구동 방법
US7577024B2 (en) Streaming mode programming in phase change memories
US8279664B2 (en) Phase change memory device, memory system, and programming method using variable verification pulses
US8228720B2 (en) Nonvolatile memory devices including variable resistive elements
US8077507B2 (en) Phase-change memory device
US10102897B2 (en) Memory device and method of operating the same
US10818352B2 (en) Resistive memory devices having address-dependent parasitic resistance compensation during programming
KR101246833B1 (ko) 저항체를 이용한 비휘발성 메모리 장치, 이를 포함하는메모리 시스템, 및 이의 구동 방법
KR20200009460A (ko) 저항 변화 메모리 장치 및 그것의 구동 방법
US8385109B2 (en) Nonvolatile memory device and method for controlling the same
US7817479B2 (en) Nonvolatile memory device using a variable resistive element and associated operating method
US8369136B2 (en) Resistive memory employing different pulse width signals for reading different memory cells
KR101416834B1 (ko) 저항체를 이용한 비휘발성 메모리 장치
US8194447B2 (en) Non-volatile memory device using variable resistance element with an improved write performance
US10083746B2 (en) Memory device and method for operating memory device
US8964488B2 (en) Non-volatile memory device using variable resistance element with an improved write performance
US8050079B2 (en) Nonvolatile memory device using variable resistive element

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181031

Year of fee payment: 7