KR100640651B1 - 워드라인 드라이버 - Google Patents

워드라인 드라이버 Download PDF

Info

Publication number
KR100640651B1
KR100640651B1 KR1020050061239A KR20050061239A KR100640651B1 KR 100640651 B1 KR100640651 B1 KR 100640651B1 KR 1020050061239 A KR1020050061239 A KR 1020050061239A KR 20050061239 A KR20050061239 A KR 20050061239A KR 100640651 B1 KR100640651 B1 KR 100640651B1
Authority
KR
South Korea
Prior art keywords
word line
signal
driver
node
wordline
Prior art date
Application number
KR1020050061239A
Other languages
English (en)
Inventor
정인철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050061239A priority Critical patent/KR100640651B1/ko
Priority to US11/482,209 priority patent/US20070008807A1/en
Application granted granted Critical
Publication of KR100640651B1 publication Critical patent/KR100640651B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes

Abstract

워드라인 드라이버가 개시된다. 워드라인 드라이버는, 제1 워드라인 신호에 응답하여 전원 전압과 접지 전압 사이에서 스윙하는 선택 신호를 출력시키기 위한 선택 신호 드라이버, 제2 워드라인 신호에 응답하여 전원 전압과 접지 전압 사이에서 스윙하는 메인 워드라인 신호를 출력시키기 위한 메인 워드라인 드라이버, 및 메인 워드라인 신호에 응답하여 선택 신호와 저전압 사이에서 스윙하는 서브 워드라인을 출력하기 위한 서브 워드라인 드라이버를 포함한다. 본 발명에 따른 워드라인 드라이버는 외부 공급 접지 전압보다 낮은 음의 전압으로 워드라인을 오프시키는 기존의 네거티브 워드라인 스킴을 개량하여 외부에서 공급되는 접지 전압만을 사용하여 네거티브 워드라인을 효율적으로 제어할 수 있게 한다.
워드라인 드라이버, 네거티브 워드 라인 스킴

Description

워드라인 드라이버{Word line driver}
도 1은 종래의 워드라인 드라이버를 나타낸다.
도 2는 본 발명에 따른 워드라인 드라이버를 간략하게 나타난 블록도이다.
도 3은 본 발명에 따른 워드라인 드라이버의 제1 실시예를 나타낸 회로도이다.
도 4는 도 3의 서브 워드라인 드라이버의 동작 조건 별 트랜지스터들의 상태를 나타낸다.
도 5은 본 발명에 따른 워드라인 드라이버의 제2 실시예를 나타낸 회로도이다.
도 6은 본 발명에 따른 워드라인 드라이버의 제3 실시예를 나타낸 회로도이다.
도 7은 본 발명에 따른 워드라인 드라이버의 제4 실시예를 나타낸 회로도이다.
본 발명은 반도체 메모리 장치에 관한 것으로, 구체적으로는, 반도체 메모리 장치의 메모리 셀에 접속된 워드라인을 구동하는 워드라인 드라이버에 관한 것이다.
워드라인 드라이버는 로우 어드레스에 의해 여러 개의 워드라인 중 상기 로우 어드레스에 해당하는 워드라인을 인에이블 시키기 위한 회로이다.
도 1은 종래의 워드라인 드라이버를 나타낸다.
도 1을 참조하면, 워드라인 드라이버(10)는 레벨 변환 PX 드라이버(또는 선택 신호 드라이버; 11), 레벨 변환 NX 드라이버(또는 메인 워드라인 드라이버; 13), 및 서브 워드라인 드라이버(15)를 포함한다.
레벨 변환 PX 드라이버(11)는 로우 디코더(미도시)에서 출력되는 제1 워드라인 신호(PXB)를 입력받고 제1 워드라인 신호(PXB)가 반전되고 전압 레벨이 변경된 선택 신호(PX)를 출력한다. 레벨 변환 NX 드라이버(13)는 로우 디코더(미도시)에서 출력되는 제2 워드라인 신호(NXB)를 입력받고 제2 워드라인 신호(NXB)가 반전되고 전압 레벨이 변경된 메인 워드라인 신호(NX)를 출력한다.
이때, 제1 워드라인 신호(PXB) 및 제2 워드라인 신호(NXB)는 전원 전압(VPP)에서 접지 전압(VSS) 사이에서 스윙하며, 선택 신호(PX)와 메인 워드라인 시호(NX)는 전원 전압(VPP)과 저전압(VSSW) 사이에서 스윙한다. 저전압(VSSW) 레벨은 접지전압(VSS) 보다 더 낮은 음의 전압 레벨이다. 저전압(VSSW)은 외부 공급 전압으로부터 음의 전압을 생성하는 저전압 생성회로(미도시)에서 공급된다.
이때, 제1 워드라인 신호(PXB) 및 제2 워드라인 신호(NXB)는 서로 상보적인 관계를 갖는다.
로우 어드레스에 의해, 여러 개의 워드라인들 중 도 1에 도시된 워드라인(WL)이 선택되는 경우, 로우 디코더에서 출력되는 제1 워드라인 신호(PXB)는 논리 로우 레벨을 갖고, 제2 워드라인 신호(NXB)는 논리 하이 레벨을 갖는다. 이 경우, 서브 워드라인 드라이버의 PMOS 트랜지스터(P1)는 턴 온 되고, NMOS 트랜지스터(N1)는 턴 오프 되어 워드라인(WL)은 인에이블 상태가 된다.
한편, 선택되지 않은 워드라인들은 디스에이블 상태가 된다. 이때, 셀 트랜지스터의 누설 전류는 워드라인의 디스에이블 상태에 따라 달라지는데, 워드라인을 디스에이블 시키기 위한 전압(VSSW)이 음의 전압이 될수록 셀 누설 전류는 감소하게 된다. 따라서, 대부분의 워드라인 신호(WL)는 전원 전압(VPP)와 저전압(VSSW) 사이를 스윙하도록 설계된다. 이에 따라, 도 1에 도시된 레벨 변환 PX 드라이버(11) 및 레벨 변환 NX 드라이버(13)은 전원 전압(VPP)과 접지전압(VSS) 사이를 스윙하는 전압을 전원 전압(VPP)과 저전압(VSSW) 사이에서 스윙하는 전압으로 전압 레벨을 쉬프트하도록 설계된다.
하지만, 이러한 종래 기술에 따른 워드 라인 드라이버는 레벨 변환을 위해 사용되는 추가 면적의 필요 때문에 메모리 장치의 면적 효율이 떨어지게 된다.
또한, 음의 전위를 유지하기 위해 전압 펌프 회로를 구동해야 하는데, 기본적으로 펌프 회로의 효율은 높은 편이 아니므로 회로가 직접 소모하는 전류보다 더 많은 전류를 외부 전원에서 공급해야 하는 문제가 있다.
이러한 회로 동작 환경에서는 음의 전위로 동작하는 회로를 최소로 줄여야 하는 필요가 있다. 그런데 종래의 기술에서는 최종적으로 음의 전위를 가져야 하 는 워드라인(WL) 이외에도 이 워드라인(WL)을 제어하는 신호들도 음의 전위를 가지므로 추가적인 전류 소모가 있게 된다.
본 발명이 이루고자 하는 기술적 과제는, 음의 전위로 동작하는 회로를 최소로 줄여, 메모리 장치의 면적 효율을 향상시키고 불필요한 전류 소모를 줄일 수 있는 반도체 메모리 장치의 워드라인 드라이버를 제공하는 것이다.
상술한 바와 같은 본 발명의 목적을 달성하기 위해, 본 발명의 특징에 의하면, 복수의 메모리 셀에 접속된 워드라인에 접속되고, 로우 디코더의 출력에 의해 제어되는 워드라인 드라이버는, 제1 워드라인 신호에 응답하여 전원 전압과 접지 전압 사이에서 스윙하는 선택 신호를 출력시키기 위한 선택 신호 드라이버, 제2 워드라인 신호에 응답하여 상기 전원 전압과 상기 접지 전압 사이에서 스윙하는 메인 워드라인 신호를 출력시키기 위한 메인 워드라인 드라이버, 및 상기 메인 워드라인 신호에 응답하여 상기 선택 신호와 저전압 사이에서 스윙하는 서브 워드라인 신호를 출력하기 위한 서브 워드라인 드라이버를 포함한다.
상기 선택 신호 드라이버는, 상기 전원 전압과 제1 노드 사이에 연결되고, 게이트에는 상기 제1 워드라인 신호가 인가되는 제1 PMOS 트랜지스터, 및 상기 제1 노드와 상기 접지 전압 사이에 연결되고, 게이트에는 상기 제1 워드라인 신호가 인가되는 제1 NMOS 트랜지스터를 포함하며, 상기 제1 노드의 출력은 상기 선택 신호이다. 상기 메인 워드라인 드라이버는, 상기 전원 전압과 제2 노드 사이에 연결되 고, 게이트에는 상기 제2 워드라인 신호가 인가되는 제2 PMOS 트랜지스터, 및 상기 제2 노드와 상기 접지 전압 사이에 연결되고, 게이트에는 상기 제2 워드라인 신호가 인가되는 제2 NMOS 트랜지스터를 포함하며, 상기 제2 노드의 출력은 상기 메인 워드라인 신호이다. 상기 서브 워드라인 드라이버는, 상기 선택 신호가 인가되는 제1 노드와 제3 노드 사이에 연결되고, 게이트에는 상기 메인 워드라인 신호가 인가되는 제3 PMOS 트랜지스터, 및 상기 제3 노드와 상기 저전압 사이에 연결되고, 게이트에는 상기 메인 워드라인 신호가 인가되는 제3 NMOS 트랜지스터를 포함하며, 상기 제3 노드의 출력은 상기 서브 워드라인 신호이다.
바람직하게는, 상기 제3 NMOS 트랜지스터는 다른 트랜지스터들보다 더 높은 문턱 전압을 갖는 트랜지스터이다.
본 발명이 다른 특징에 따르면, 복수의 메모리 셀에 접속된 워드라인에 접속되고, 로우 디코더의 출력에 의해 제어되는 워드라인 드라이버는, 제1 워드라인 신호에 응답하여 전원 전압과 접지 전압 사이에서 스윙하는 선택 신호를 출력시키기 위한 선택 신호 드라이버, 제2 워드라인 신호에 응답하여 상기 전원 전압과 상기 접지 전압 사이에서 스윙하는 메인 워드라인 신호를 출력시키기 위한 메인 워드라인 드라이버, 및 상기 메인 워드라인 신호 및 상기 제1 워드라인 신호에 응답하여 상기 선택 신호와 저전압 사이에서 스윙하는 서브 워드라인 신호를 출력하기 위한 서브 워드라인 드라이버를 포함한다.
상기 선택 신호 드라이버는, 상기 전원 전압과 제1 노드 사이에 연결되고, 게이트에는 상기 제1 워드라인 신호가 인가되는 제1 PMOS 트랜지스터, 및 상기 제1 노드와 상기 접지 전압 사이에 연결되고, 게이트에는 상기 제1 워드라인 신호가 인가되는 제1 NMOS 트랜지스터를 포함하며, 상기 제1 노드의 출력은 상기 선택 신호이다. 상기 메인 워드라인 드라이버는, 상기 전원 전압과 제2 노드 사이에 연결되고, 게이트에는 상기 제2 워드라인 신호가 인가되는 제2 PMOS 트랜지스터, 및 상기 제2 노드와 상기 접지 전압 사이에 연결되고, 게이트에는 상기 제2 워드라인 신호가 인가되는 제2 NMOS 트랜지스터를 포함하며, 상기 제2 노드의 출력은 상기 메인 워드라인 신호이다. 상기 서브 워드라인 드라이버는, 상기 선택 신호가 인가되는 제1 노드와 제3 노드 사이에 연결되고, 게이트에는 상기 메인 워드라인 신호가 인가되는 제3 PMOS 트랜지스터, 상기 제3 노드와 상기 저전압 사이에 연결되고, 게이트에는 상기 메인 워드라인 신호가 인가되는 제3 NMOS 트랜지스터, 및 상기 제3 노드와 상기 저전압 사이에 연결되고, 게이트에는 상기 제1 워드라인 신호가 인가되는 제4 NMOS 트랜지스터를 포함하며, 상기 제3 노드의 출력은 상기 서브 워드라인 신호이다.
바람직하게는, 상기 제3 NMOS 트랜지스터 및 제4 NMOS 트랜지스터는 다른 트랜지스터들보다 더 높은 문턱 전압을 갖는 트랜지스터이다.
본 발명과 본 발명의 동작성의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명에 따른 워드라인 드라이버를 간략하게 나타난 블록도이다.
도 2를 참조하면, 본 발명에 따른 워드라인 드라이버(20)는 PX 드라이버(또는 선택 신호 드라이버; 21), NX 드라이버(또는 메인 워드라인 드라이버; 23) 및 서브 워드라인 드라이버(25)를 포함한다. PX 드라이버(21)는 로우 디코더(미도시)에서 제1 워드라인 신호(PXB)를 입력받고, 전원전압(VPP)과 접지전압(VSS) 사이를 스윙하는 선택 신호(PX)를 출력한다. NX 드라이버(23)는 로우 디코더에서 제2 워드라인 신호(NXB)를 입력받고, 전원전압(VPP)와 접지전압(VSS) 사이를 스윙하는 메인 워드라인 신호(NX)를 출력한다. 서브 워드라인 드라이버(25)는 선택 신호(PX) 및 메인 워드라인 신호(NX)에 응답하여 전원 전압(VPP)과 저전압(VSSW) 사이에서 스윙하는 서브 워드라인 신호(WL)를 출력한다. 이 서브 워드라인 신호(WL)는 워드라인에 인가되는 신호이다. 한편, 서브 워드라인 드라이버(25)는 전원으로 선택 신호를 입력받기 때문에 서브 워드라인 신호(WL)는 선택 신호(PX)의 전압과 저전압(VSSW) 사이를 스윙한다.
도 2에 도시된 본 발명에 따른 워드라인 드라이버(20)는, PX 드라이버(21) 및 NX 드라이버(23)가 각각 전원전압(VPP)과 접지전압(VSS)으로 구동되고, 여기에서 출력되는 선택 신호(PX) 및 메인 워드라인 신호(NX)도 전원전압(VPP)와 접지전압(VSS) 사이에서 스윙한다. 따라서, 종래에 저전압(VSSW)으로 전압 레벨을 변경하기 위해 필요했던 레벨 쉬프터 회로가 불필요하다. 그 결과, 구동 드라이버가 차지하는 면적이 현저히 줄어들고, 저전압을 발생회로로 인한 전류 소모도 그 만큼 줄일 수 있게 된다.
도 3은 본 발명에 따른 워드라인 드라이버의 제1 실시예를 나타낸 회로도이다.
도 3을 참조하면, PX 드라이버(31)는 제1 PMOS 트랜지스터(P1) 및 제1 NMOS 트랜지스터(N1)로 구성된 인버터 회로로 구성된다. 제1 PMOS 트랜지스터(P1)는 전원 전압(VPP)과 제1 노드(D1) 사이에 연결되고, 게이트에는 제1 워드라인 신호(PXB)가 인가된다. 제1 NMOS 트랜지스터(N1)는 제1 노드(D1)와 접지 전압(VSS) 사이에 연결되고, 게이트에는 제1 워드라인 신호(PXB)가 인가된다. 제1 노드(D1)의 출력은 선택 신호(PX)가 된다.
NX 드라이버(33)는 제2 PMOS 트랜지스터(P2) 및 제2 NMOS 트랜지스터(N2)로 구성된 인버터 회로로 구성된다. 제2 PMOS 트랜지스터(P2)는 전원전압(VPP)과 제2 노드(D2) 사이에 연결되고, 게이트에는 제2 워드라인 신호(NXB)가 인가된다. 제2 NMOS 트랜지스터(N2)는 제2 노드와 접지전압(VSS) 사이에 연결되고 게이트에는 제2 워드라인 신호(NXB)가 인가된다. 제2 노드(D2)의 출력은 메인 워드라인 신호(NX)가 된다.
서브 워드라인 드라이버(35)는 제3 PMOS 트랜지스터(P3) 및 제3 NMOS 트랜지스터(N3)로 구성된 인버터 회로로 구성된다. 제3 PMOS 트랜지스터(P3)는 제1 노드(D1)와 제3 노드(D3) 사이에 연결되고, 게이트에는 메인 워드라인 신호(NX)가 인가된다. 제3 NMOS 트랜지스터(N3)는 제3 노드와 저전압(VSSW) 사이에 연결되고 게이트에는 메인 워드라인 신호(NX)가 인가된다. 제3 노드(D3)의 출력은 서브 워드라 인 신호(WL)가 된다.
즉, 도 3의 PX 드라이버(31) 및 NX 드라이버(33)는 고 전위 전원으로 서브워드라인(WL) 온 전압인 VPP를 사용하고 저 전위 전원으로 외부에서 입력되는 접지 전원인 VSS를 사용한다.
도 3을 참조하며 본 발명에 따른 워드라인 드라이버(30)의 동작을 설명하면, 로우 디코더(미도시)에서 제1 워드라인 신호(PXB)에 논리 하이, 제2 워드라인 신호(NXB)에 논리 로우 신호를 인가하면, 제1 PMOS 트랜지스터(P1)는 턴 오프, 제1 NMOS 트랜지스터(N1)는 턴 온 되어 접지전압(VSS)의 레벨을 갖는 논리 로우 신호인 선택 신호(PX)가 출력된다. 그리고, 제2 PMOS 트랜지스터(P2)는 턴 온, 제2 NMOS 트랜지스터(N2)는 턴 오프 되어 전원전압(VPP)의 레벨을 갖는 논리 하이 신호인 메인 워드라인 신호(NX)가 출력된다. 그러면, 제3 PMOS 트랜지스터(P3)는 턴 오프 되고, 제3 NMOS 트랜지스터(N3)는 턴 온 되어, 서브 워드라인(WL) 신호는 음의 전압 레벨을 갖는 저전압(VSSW)의 레벨을 갖고, 이에 따라 대응되는 워드라인은 디스에이블 상태(또는 스탠 바이 상태)가 된다.
또한, 로우 디코더에서 제1 워드라인 신호(PXB)에 논리 로우, 제2 워드라인 신호(NXB)에 논리 하이 신호를 인가하면, 제1 PMOS 트랜지스터(P1)는 턴 온, 제1 NMOS 트랜지스터(N1)는 턴 오프 되어 전원전압(VPP)의 레벨을 갖는 논리 하이 신호인 선택 신호(PX)가 출력된다. 그리고, 제2 PMOS 트랜지스터(P2)는 턴 오프, 제2 NMOS 트랜지스터(N2)는 턴 온 되어 접지전압(VSS)의 레벨을 갖는 논리 로우 신호인 메인 워드라인 신호(NX)가 출력된다. 그러면, 제3 PMOS 트랜지스터(P3)는 턴 온 되고, 제3 NMOS 트랜지스터(N3)는 턴 오프 되어, 서브 워드라인(WL) 신호는 전원전압(VPP)의 전압 레벨을 갖고, 이에 따라 대응되는 워드라인은 인에이블 상태(또는 액티브 상태)가 된다.
도 4는 도 3의 서브 워드라인 드라이버의 동작 조건 별 트랜지스터들의 상태를 나타낸다.
도 4를 참조하면, 워드라인이 스탠 바이 상태(즉, 디스에이블 상태)일 때는, 메인 워드라인 신호(NX)는 VPP 전압 레벨, 선택 신호(PX)는 VSS 전압 레벨, 서브 워드라인 신호(WL)는 VSSW 전압 레벨을 갖고, 워드라인이 액티브 상태(즉, 인에이블 상태)일 때는, 메인 워드라인 신호(NX)는 VSS 전압 레벨, 선택 신호(PX)와 서브 워드라인 신호(WL)는 VPP 전압 레벨을 갖는다.
도 4에 도시된 바와 같이, 메모리 셀에 연결된 서브 워드라인(WL)을 제외한 메인 워드라인 신호(NX) 및 선택 신호(PX)는 VPP 전압 레벨과 VSS 전압 레벨 사이를 스윙하고, VSS 전압 보다 낮은 음의 전압(즉, VSSW 전압 레벨)을 사용하지 않기 때문에, 저전압 사용으로 인한 전류 소모를 방지할 수 있다. 또한, 도 3에 도시된 바와 같은 간단한 인버터 회로로 각 드라이버를 구성하여 워드라인 드라이버를 구성하는 면적을 줄일 수 있다.
한편, 도 4에서 워드라인이 액티브 상태일 때 선택 신호(PX)가 VPP, 메인 워드라인 신호(NX)가 VSS 인 경우, 서브 워드라인 드라이버(35)의 제3 NMOS 트랜지스터(N3)는 게이트 전압이 VSS로 소스 전압인 음의 값을 갖는 저전압(VSSW)보다 높은 상태에 있게 된다. 즉, 제3 NMOS 트랜지스터(N3)의 게이트-소스간 전압(Vgs)이 0V 가 아닌 양의 값을 가지게 되어 off 특성에 따라 누설 전류가 문제될 수도 있다. 하지만, 이 경우 서브 워드라인(WL)의 입장에서 보면 VPP 레벨을 가지는 액티브 상태이므로 전체 메모리 장치의 8k-64k 개의 워드라인 중 1-8 개의 워드 라인만이 이 상태에 놓이게 된다. 그리고 누설 전류가 프리차지 스탠바이 전류가 아닌 액티브 스탠바이 전류에 기여하는 성분이 되므로 위험도가 떨어진다.
도 5은 본 발명에 따른 워드라인 드라이버의 제2 실시예를 나타낸 회로도이다.
도 5에 도시된 제2 실시예에 따른 워드라인 드라이버(50)는 도 3에 도시된 워드라인 드라이버(30)와 유사한 구성을 갖는다. 다만, 워드라인 드라이버(50)의 서브 워드라인 드라이버(51)는 워드라인 드라이버(30)의 서브 워드라인 드라이버(35)와는 다른 구성을 갖는다.
제2 실시예에 따른 서브 워드라인 드라이버(51)는 제3 PMOS 트랜지스터(P3) 및 제4 NMOS 트랜지스터(N4)로 구성된 인버터 회로이다. 이때, 제4 NMOS 트랜지스터(N4)는 다른 트랜지스터들에 비해 상대적으로 높은 문턱전압(Vt)을 갖는다. 따라서, 워드라인이 액티브 상태일 때도 누설 전류를 차단할 수 있다.
도 6은 본 발명에 따른 워드라인 드라이버의 제3 실시예를 나타낸 회로도이다.
도 6에 도시된 제3 실시예에 따른 워드라인 드라이버(60)는 PX 드라이버(31), NX 드라이버(33) 및 서브 워드라인 드라이버(61)를 포함한다. PX 드라이버(31) 및 NX 드라이버(33)는 도 3 및 도 5에 도시된 PX 드라이버, NX 드라이버와 동 일하다. 다만, 서브 워드라인 드라이버(61)는 메인 워드라인 신호(NX)를 게이트로 입력받는 제3 PMOS 트랜지스터(P3) 및 제3 NMOS 트랜지스터(N3) 외에 제1 워드라인 신호(PXB)를 게이트로 입력받는 제4 NMOS 트랜지스터(N4)를 더 포함한다.
제3 PMOS 트랜지스터(P3)는 제1 노드(D1)와 제3 노드(D3) 사이에 연결되고 게이트에 메인 워드라인 신호(NX)를 인가받고, 제3 NMOS 트랜지스터(N3)는 제3 노드(D3)와 저전압(VSSW) 사이에 연결되고 게이트에 메인 워드라인 신호(NX)를 인가받으며, 제4 NMOS 트랜지스터(N4)는 제3 노드(D3)와 저전압(VSSW) 사이에 연결되고 게이트에는 로우 디코더(미도시)에서 출력되는 제1 워드라인 신호(PXB)를 인가받는다.
워드라인이 디스에이블 상태인 경우에는, 메인 워드라인 신호(NX)는 VPP 레벨, 선택 신호(PX)는 VSS 레벨, 그리고 제1 워드라인 신호(PXB)는 VPP 레벨을 갖는다. 그러면, 제3 PMOS 트랜지스터(P3)는 턴 오프, 제3 NMOS 트랜지스터(N3)는 턴 온이 되어, 서브 워드라인(WL)은 VSSW 전압 레벨을 갖는다.
워드라인이 액티브 상태인 경우에는, 메인 워드라인 신호(NX)는 VSS 레벨, 선택 신호(PX)는 VPP 레벨, 그리고 제1 워드라인 신호(PXB)는 VSS 레벨을 갖는다. 그러면, 제3 PMOS 트랜지스터(P3)는 턴 온, 제3 NMOS 트랜지스터(N3)는 턴 오프가 되어, 서브 워드라인(WL)은 VPP 전압 레벨을 갖는다.
반면에, 메인 워드라인 신호(NX)는 VSS 레벨, 선택 신호(PX)는 VSS 레벨, 그리고 제1 워드라인 신호(PXB)는 VPP 레벨을 가지면, 제3 PMOS 트랜지스터(P3)와 제3 NMOS 트랜지스터(N3)는 모두 턴 오프된다. 이 경우, 서브 워드라인(WL)은 플로팅 상태가 된다. 또한, 이때, 제4 NMOS 트랜지스터(N4)는 턴 온이 되어, 서브 워드라인(WL)을 VSSW 레벨로 유지함으로써 서브 워드라인(WL)이 플로팅되는 것을 방지한다.
도 7은 본 발명에 따른 워드라인 드라이버의 제4 실시예를 나타낸 회로도이다.
도 7에 도시된 제4 실시예에 따른 워드라인 드라이버(70)는 도 6에 도시된 워드라인 드라이버(60)와 유사한 구성을 갖는다. 다만 워드라인 드라이버(70)의 서브 워드라인 드라이버(71)는 워드라인 드라이버(60)의 서브 워드라인 드라이버 (61)와 다른 구성을 갖는다.
제4 실시예에 따른 서브 워드라인 드라이버(71)에서는 문턱 전압이 상대적으로 높은 제5 NMOS 트랜지스터(N5) 및 제6 NMOS 트랜지스터(N6)가 제3 NMOS 트랜지스터(N3) 및 제4 NMOS 트랜지스터(N4)를 대체한다. 제5 NMOS 트랜지스터(N5) 및 제6 NMOS 트랜지스터(N6)는 상대적으로 높은 문턱전압으로 인해, 게이트에 인가되는 접지전압 레벨이 소스 전압(즉, VSSW 전압)보다 높은경우에도, 워드라인이 액티브 상태일 때 누설 전류가 발생되는 문제를 방지할 수 있다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명에 따른 메모리 장치의 워드라인 드라이버에 따르면, 음의 전압을 사용하는 회로부분을 최소한으로 줄일 수 있게 디어 음의 전압을 생성하기 위한 네거티브 차지 펌프의 역할을 줄일 수 있어, 불필요한 전류 소모를 줄일 수 있다. 또한, 이로 인해, 워드 라인의 온 전압으로 사용되는 전원전압 또한 사용량이 줄어들게 된다.
네거티브 워드라인 스킴을 사용하면 VPP 의 레벨을 낮출 수는 있지만, 종래의 기술에서는 워드라인 뿐만 아니라 제어 신호인 선택 신호(PX), 메인 워드라인 신호(NX) 등 모든 신호를 음의 전압인 워드라인 오프 전압 즉, VSSW 레벨에서 VPP 레벨까지 스윙해야 하므로 VPP 전류 소모량을 줄일 수 없었다. 하지만, 본 발명에 따른 워드라인 드라이버를 이용하면, 워드라인을 제외한 선택 신호(PX) 및 메인 워드라인 신호(NX)는 VSS에서 VPP 까지만 스윙시키면 충분하기 때문에 VPP 소모 전류를 줄일 수 있다.

Claims (14)

  1. 복수의 메모리 셀에 접속된 워드라인에 접속되고, 로우 디코더의 출력에 의해 제어되는 워드라인 드라이버에 있어서,
    제1 워드라인 신호에 응답하여 전원 전압과 접지 전압 사이에서 스윙하는 선택 신호를 출력시키기 위한 선택 신호 드라이버;
    제2 워드라인 신호에 응답하여 상기 전원 전압과 상기 접지 전압 사이에서 스윙하는 메인 워드라인 신호를 출력시키기 위한 메인 워드라인 드라이버; 및
    상기 메인 워드라인 신호에 응답하여 상기 선택 신호와 저전압 사이에서 스윙하는 서브 워드라인 신호를 출력하기 위한 서브 워드라인 드라이버를 포함하는 것을 특징으로 하는 워드라인 드라이버.
  2. 제 1 항에 있어서,
    상기 저전압 레벨은 상기 접지 전압 레벨보다 더 낮은 전압 레벨을 갖는 것을 특징으로 하는 워드라인 드라이버.
  3. 제 2 항에 있어서,
    상기 선택 신호 드라이버, 상기 메인 워드라인 드라이버 및 상기 서브 워드라인 드라이버는 인버터들로 구성되는 것을 특징으로 하는 워드라인 드라이버.
  4. 제 1 항에 있어서
    상기 선택 신호 드라이버는,
    상기 전원 전압과 제1 노드 사이에 연결되고, 게이트에는 상기 제1 워드라인 신호가 인가되는 제1 PMOS 트랜지스터; 및
    상기 제1 노드와 상기 접지 전압 사이에 연결되고, 게이트에는 상기 제1 워드라인 신호가 인가되는 제1 NMOS 트랜지스터를 포함하며,
    상기 제1 노드의 출력은 상기 선택 신호인 것을 특징으로 하는 워드라인 드라이버.
  5. 제 1 항에 있어서
    상기 메인 워드라인 드라이버는,
    상기 전원 전압과 제2 노드 사이에 연결되고, 게이트에는 상기 제2 워드라인 신호가 인가되는 제2 PMOS 트랜지스터; 및
    상기 제2 노드와 상기 접지 전압 사이에 연결되고, 게이트에는 상기 제2 워드라인 신호가 인가되는 제2 NMOS 트랜지스터를 포함하며,
    상기 제2 노드의 출력은 상기 메인 워드라인 신호인 것을 특징으로 하는 워드라인 드라이버.
  6. 제 1 항에 있어서
    상기 서브 워드라인 드라이버는,
    상기 선택 신호가 인가되는 제1 노드와 제3 노드 사이에 연결되고, 게이트에는 상기 메인 워드라인 신호가 인가되는 제3 PMOS 트랜지스터; 및
    상기 제3 노드와 상기 저전압 사이에 연결되고, 게이트에는 상기 메인 워드라인 신호가 인가되는 제3 NMOS 트랜지스터를 포함하며,
    상기 제3 노드의 출력은 상기 서브 워드라인 신호인 것을 특징으로 하는 워드라인 드라이버.
  7. 제 6 항에 있어서,
    상기 제3 NMOS 트랜지스터는 다른 트랜지스터들보다 더 높은 문턱 전압을 갖는 트랜지스터인 것을 특징으로 하는 워드라인 드라이버.
  8. 복수의 메모리 셀에 접속된 워드라인에 접속되고, 로우 디코더의 출력에 의해 제어되는 워드라인 드라이버에 있어서,
    제1 워드라인 신호에 응답하여 전원 전압과 접지 전압 사이에서 스윙하는 선택 신호를 출력시키기 위한 선택 신호 드라이버;
    제2 워드라인 신호에 응답하여 상기 전원 전압과 상기 접지 전압 사이에서 스윙하는 메인 워드라인 신호를 출력시키기 위한 메인 워드라인 드라이버; 및
    상기 메인 워드라인 신호 및 상기 제1 워드라인 신호에 응답하여 상기 선택 신호와 저전압 사이에서 스윙하는 서브 워드라인 신호를 출력하기 위한 서브 워드라인 드라이버를 포함하는 것을 특징으로 하는 워드라인 드라이버.
  9. 제 8 항에 있어서,
    상기 저전압 레벨은 상기 접지 전압 레벨보다 더 낮은 전압 레벨을 갖는 것을 특징으로 하는 워드라인 드라이버.
  10. 제 8 항에 있어서,
    상기 선택 신호 드라이버 및 상기 메인 워드라인 드라이버는 인버터들로 구성되는 것을 특징으로 하는 워드라인 드라이버.
  11. 제 8 항에 있어서,
    상기 선택 신호 드라이버는,
    상기 전원 전압과 제1 노드 사이에 연결되고, 게이트에는 상기 제1 워드라인 신호가 인가되는 제1 PMOS 트랜지스터; 및
    상기 제1 노드와 상기 접지 전압 사이에 연결되고, 게이트에는 상기 제1 워드라인 신호가 인가되는 제1 NMOS 트랜지스터를 포함하며,
    상기 제1 노드의 출력은 상기 선택 신호인 것을 특징으로 하는 워드라인 드라이버.
  12. 제 8 항에 있어서,
    상기 메인 워드라인 드라이버는,
    상기 전원 전압과 제2 노드 사이에 연결되고, 게이트에는 상기 제2 워드라인 신호가 인가되는 제2 PMOS 트랜지스터; 및
    상기 제2 노드와 상기 접지 전압 사이에 연결되고, 게이트에는 상기 제2 워드라인 신호가 인가되는 제2 NMOS 트랜지스터를 포함하며,
    상기 제2 노드의 출력은 상기 메인 워드라인 신호인 것을 특징으로 하는 워드라인 드라이버.
  13. 제 8 항에 있어서,
    상기 서브 워드라인 드라이버는,
    상기 선택 신호가 인가되는 제1 노드와 제3 노드 사이에 연결되고, 게이트에는 상기 메인 워드라인 신호가 인가되는 제3 PMOS 트랜지스터;
    상기 제3 노드와 상기 저전압 사이에 연결되고, 게이트에는 상기 메인 워드라인 신호가 인가되는 제3 NMOS 트랜지스터; 및
    상기 제3 노드와 상기 저전압 사이에 연결되고, 게이트에는 상기 제1 워드라인 신호가 인가되는 제4 NMOS 트랜지스터를 포함하며,
    상기 제3 노드의 출력은 상기 서브 워드라인 신호인 것을 특징으로 하는 워드라인 드라이버.
  14. 제 13 항에 있어서,
    상기 제3 NMOS 트랜지스터 및 제4 NMOS 트랜지스터는 다른 트랜지스터들보다 더 높은 문턱 전압을 갖는 트랜지스터인 것을 특징으로 하는 워드라인 드라이버.
KR1020050061239A 2005-07-07 2005-07-07 워드라인 드라이버 KR100640651B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050061239A KR100640651B1 (ko) 2005-07-07 2005-07-07 워드라인 드라이버
US11/482,209 US20070008807A1 (en) 2005-07-07 2006-07-07 Wordline driver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050061239A KR100640651B1 (ko) 2005-07-07 2005-07-07 워드라인 드라이버

Publications (1)

Publication Number Publication Date
KR100640651B1 true KR100640651B1 (ko) 2006-11-01

Family

ID=37618180

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050061239A KR100640651B1 (ko) 2005-07-07 2005-07-07 워드라인 드라이버

Country Status (2)

Country Link
US (1) US20070008807A1 (ko)
KR (1) KR100640651B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8553479B2 (en) 2011-01-28 2013-10-08 Hynix Semiconductor Inc. Semiconductor memory device

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101202429B1 (ko) * 2007-10-11 2012-11-16 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치
KR101623080B1 (ko) * 2010-01-18 2016-05-23 삼성전자주식회사 백 바이어스 전압의 리플 노이즈를 줄이는 반도체 메모리 장치 및 그 구동 방법
US8995219B2 (en) * 2012-03-28 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Word line driver
JP2017147005A (ja) 2016-02-16 2017-08-24 ルネサスエレクトロニクス株式会社 フラッシュメモリ
US10847207B2 (en) 2019-04-08 2020-11-24 Micron Technology, Inc. Apparatuses and methods for controlling driving signals in semiconductor devices
US10910027B2 (en) 2019-04-12 2021-02-02 Micron Technology, Inc. Apparatuses and methods for controlling word line discharge
US10937476B2 (en) * 2019-06-24 2021-03-02 Micron Technology, Inc. Apparatuses and methods for controlling word line discharge
US10854272B1 (en) 2019-06-24 2020-12-01 Micron Technology, Inc. Apparatuses and methods for controlling word line discharge
US10854273B1 (en) 2019-06-24 2020-12-01 Micron Technology, Inc. Apparatuses and methods for controlling word drivers
US10957369B2 (en) * 2019-08-21 2021-03-23 Micron Technology, Inc. Word line drivers sharing a transistor, and related memory devices and systems
US10854274B1 (en) 2019-09-26 2020-12-01 Micron Technology, Inc. Apparatuses and methods for dynamic timing of row pull down operations
KR20210110012A (ko) * 2020-02-28 2021-09-07 에스케이하이닉스 주식회사 서브 워드라인 드라이버
US11205470B2 (en) 2020-04-20 2021-12-21 Micron Technology, Inc. Apparatuses and methods for providing main word line signal with dynamic well
CN117594087A (zh) * 2024-01-18 2024-02-23 长鑫存储技术(西安)有限公司 字线驱动电路及其控制方法、存储器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11260054A (ja) * 1998-01-08 1999-09-24 Mitsubishi Electric Corp ダイナミック型半導体記憶装置
US6545923B2 (en) * 2001-05-04 2003-04-08 Samsung Electronics Co., Ltd. Negatively biased word line scheme for a semiconductor memory device
JP4245147B2 (ja) * 2003-10-28 2009-03-25 エルピーダメモリ株式会社 階層ワード線方式の半導体記憶装置と、それに使用されるサブワードドライバ回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8553479B2 (en) 2011-01-28 2013-10-08 Hynix Semiconductor Inc. Semiconductor memory device

Also Published As

Publication number Publication date
US20070008807A1 (en) 2007-01-11

Similar Documents

Publication Publication Date Title
KR100640651B1 (ko) 워드라인 드라이버
JP5128499B2 (ja) 電圧レベルシフト回路
US6842382B2 (en) Internal voltage generating circuit for periphery, semiconductor memory device having the circuit and method thereof
EP0649146B1 (en) Semiconductor integrated circuit device
US6477091B2 (en) Method, apparatus, and system to enhance negative voltage switching
US8391097B2 (en) Memory word-line driver having reduced power consumption
US7940580B2 (en) Voltage shifting word-line driver and method therefor
US9112488B2 (en) Semiconductor memory device with a clock circuit for reducing power consumption in a standby state
US8879304B2 (en) Memory circuit and word line control circuit
KR100510484B1 (ko) 워드라인 방전방법 및 이를 이용하는 반도체 메모리장치
JP2008118582A (ja) 電圧切替回路
KR20030084145A (ko) 이중 전압 포트를 갖는 메모리 장치 및 이를 포함하는메모리 시스템
US7426151B2 (en) Device and method for performing a partial array refresh operation
US8427889B2 (en) Memory device and associated main word line and word line driving circuit
KR100357425B1 (ko) 반도체기억장치
KR100816728B1 (ko) 반도체 메모리 장치
US7649801B2 (en) Semiconductor memory apparatus having column decoder for low power consumption
KR20060135366A (ko) 고전압 발생회로 및 이를 구비한 반도체 메모리 장치
KR100307638B1 (ko) 반도체 메모리 장치의 칼럼 디코더
US8068377B2 (en) Semiconductor memory device to reduce off-current in standby mode
KR100357180B1 (ko) 비휘발성 메모리 장치의 로우 디코더
KR20100038003A (ko) 반도체 메모리 장치
KR20050119235A (ko) 반도체 메모리 장치의 셀 구동전압 제어회로 및 그 방법
KR20050113303A (ko) 반도체 메모리 장치의 서브 워드 라인 드라이버
KR20000030915A (ko) 플래시 이이피롬의 워드라인 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee