JP2002353325A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2002353325A JP2002353325A JP2001156197A JP2001156197A JP2002353325A JP 2002353325 A JP2002353325 A JP 2002353325A JP 2001156197 A JP2001156197 A JP 2001156197A JP 2001156197 A JP2001156197 A JP 2001156197A JP 2002353325 A JP2002353325 A JP 2002353325A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor
- power supply
- semiconductor device
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【課題】 開発，設計の手間を適切に低減できる半導体
装置を得る。 【解決手段】 電源供給回路のみを有している第１の半
導体チップ２と、任意の機能を有した第２の半導体チッ
プ３とを電気的に接続してパッケージ封止するようにし
た。
装置を得る。 【解決手段】 電源供給回路のみを有している第１の半
導体チップ２と、任意の機能を有した第２の半導体チッ
プ３とを電気的に接続してパッケージ封止するようにし
た。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置、特
に、半導体チップおよびマルチチップ型半導体素子に関
するものであり、半導体素子の構成に関するものであ
る。
に、半導体チップおよびマルチチップ型半導体素子に関
するものであり、半導体素子の構成に関するものであ
る。
【０００２】
【従来の技術】図８は、従来のＬＳＩ回路の一例をブロ
ック図で示したものである。従来のＬＳＩ回路は、メモ
リセルアレイ部，ロウデコーダ，カラムデコーダ，プリ
デコーダ，制御回路，入力バッファ，アドレスバッフ
ァ，入出力回路，電源供給回路(基板電圧回路、降圧電
源回路、昇圧電源回路等の内部電源電圧回路)から構成
されている。
ック図で示したものである。従来のＬＳＩ回路は、メモ
リセルアレイ部，ロウデコーダ，カラムデコーダ，プリ
デコーダ，制御回路，入力バッファ，アドレスバッフ
ァ，入出力回路，電源供給回路(基板電圧回路、降圧電
源回路、昇圧電源回路等の内部電源電圧回路)から構成
されている。
【０００３】これらの回路は、ひとつの半導体基板上に
形成される。ＬＳＩは集積度をあげるため、製造プロセ
スの微細化を進める。このとき、微細化の必要のない電
源供給回路も再設計，再開発して、その製造プロセスに
最適化される。これによって生じる電源供給回路の設
計，開発，評価の手間は大きい。また、半導体素子に供
給される外部電源電圧はユーザーにより様々であるた
め、外部電源電圧が変わるたびに半導体素子の再設計が
必要となり、その際の開発の手間も大きい。
形成される。ＬＳＩは集積度をあげるため、製造プロセ
スの微細化を進める。このとき、微細化の必要のない電
源供給回路も再設計，再開発して、その製造プロセスに
最適化される。これによって生じる電源供給回路の設
計，開発，評価の手間は大きい。また、半導体素子に供
給される外部電源電圧はユーザーにより様々であるた
め、外部電源電圧が変わるたびに半導体素子の再設計が
必要となり、その際の開発の手間も大きい。
【０００４】
【発明が解決しようとする課題】ＬＳＩ回路を搭載する
半導体素子においては、ＬＳＩの微細化が進むたびにそ
の製造プロセスにあわせて、内部電源発生回路の再設計
が必要である。また、半導体素子に供給される外部電源
電圧は様々であるため、外部電源電圧が変わるたびに半
導体素子の再設計が必要となる。
半導体素子においては、ＬＳＩの微細化が進むたびにそ
の製造プロセスにあわせて、内部電源発生回路の再設計
が必要である。また、半導体素子に供給される外部電源
電圧は様々であるため、外部電源電圧が変わるたびに半
導体素子の再設計が必要となる。
【０００５】この発明は、開発，設計の手間を適切に低
減できる半導体装置を得ようとするものである。
減できる半導体装置を得ようとするものである。
【０００６】
【課題を解決するための手段】第１の発明に係る半導体
装置では、所定の外部供給電圧に対応した電源供給回路
のみを有している第１の半導体チップと、任意の機能を
有した第２の半導体チップとを電気的に接続してパッケ
ージ封止し、前記所定の外部供給電圧で動作するように
したものである。
装置では、所定の外部供給電圧に対応した電源供給回路
のみを有している第１の半導体チップと、任意の機能を
有した第２の半導体チップとを電気的に接続してパッケ
ージ封止し、前記所定の外部供給電圧で動作するように
したものである。
【０００７】第２の発明に係る半導体装置では、第１の
発明において、前記第１の半導体チップは第２の半導体
チップが必要とする電源電圧を供給するようにしたもの
である。
発明において、前記第１の半導体チップは第２の半導体
チップが必要とする電源電圧を供給するようにしたもの
である。
【０００８】第３の発明に係る半導体装置では、第１の
発明において、前記第１の半導体チップと第２の半導体
チップとは、第１の半導体チップの電極と第２の半導体
チップの電極を対向する位置に形成し、金属バンプ部材
を用いて電気的に接続したものである。
発明において、前記第１の半導体チップと第２の半導体
チップとは、第１の半導体チップの電極と第２の半導体
チップの電極を対向する位置に形成し、金属バンプ部材
を用いて電気的に接続したものである。
【０００９】第４の発明に係る半導体装置では、第１の
発明において、外部供給電圧を所望の電圧に変換し前記
第２の半導体チップへ供給するための電圧変換回路を有
する第１の半導体チップと、任意の機能を有した第２の
半導体チップとを電気的に接続してパッケージ封止した
ものである。
発明において、外部供給電圧を所望の電圧に変換し前記
第２の半導体チップへ供給するための電圧変換回路を有
する第１の半導体チップと、任意の機能を有した第２の
半導体チップとを電気的に接続してパッケージ封止した
ものである。
【００１０】第５の発明に係る半導体装置では、第４の
発明において、前記第１の半導体チップは第２の半導体
チップが必要とする電源電圧を供給するようにしたもの
である。
発明において、前記第１の半導体チップは第２の半導体
チップが必要とする電源電圧を供給するようにしたもの
である。
【００１１】第６の発明に係る半導体装置では、第１な
いし第５の発明において、前記第１の半導体チップを少
なくとも二つ設け、前記第２の半導体チップと接続した
ものである。
いし第５の発明において、前記第１の半導体チップを少
なくとも二つ設け、前記第２の半導体チップと接続した
ものである。
【００１２】
【発明の実施の形態】実施の形態１．この発明による実
施の形態１を図１ないし図４について説明する。図１は
実施の形態１における半導体チップ２の構成を示すブロ
ック図である。図２は実施の形態１における半導体チッ
プ３の構成を示すブロック図である。図３は実施の形態
１における全体構成を示す断面図である。図４は実施の
形態１における金属バンプ部分を示す拡大断面図であ
る。
施の形態１を図１ないし図４について説明する。図１は
実施の形態１における半導体チップ２の構成を示すブロ
ック図である。図２は実施の形態１における半導体チッ
プ３の構成を示すブロック図である。図３は実施の形態
１における全体構成を示す断面図である。図４は実施の
形態１における金属バンプ部分を示す拡大断面図であ
る。
【００１３】図において、２は電源用半導体チップ、３
は機能用半導体チップ、４は接続用金属バンプ、５ａ，
５ｂは電極パッド（ＰＡＤ）である。
は機能用半導体チップ、４は接続用金属バンプ、５ａ，
５ｂは電極パッド（ＰＡＤ）である。
【００１４】図１における半導体チップ２は、一つの半
導体基板上に形成された電圧発生回路や電源電圧変換回
路等の電源電圧に関する回路を搭載しており、図８に示
す半導体素子１の内部電圧発生回路や電源電圧変換回路
等の半導体素子内部で使用される電源供給回路にあた
る。
導体基板上に形成された電圧発生回路や電源電圧変換回
路等の電源電圧に関する回路を搭載しており、図８に示
す半導体素子１の内部電圧発生回路や電源電圧変換回路
等の半導体素子内部で使用される電源供給回路にあた
る。
【００１５】図２における半導体チップ３は、半導体チ
ップ２とは別の半導体基板上に形成されており、メモリ
セルアレイ部，ロウデコーダ，カラムデコーダ，プリデ
コーダ，制御回路，入力バッファ，アドレスバッファ，
入出力回路など図８の半導体素子１の電源供給回路以外
の部分にあたる回路を内蔵した半導体チップであり、図
８の電源供給回路以外の部分にあたる。
ップ２とは別の半導体基板上に形成されており、メモリ
セルアレイ部，ロウデコーダ，カラムデコーダ，プリデ
コーダ，制御回路，入力バッファ，アドレスバッファ，
入出力回路など図８の半導体素子１の電源供給回路以外
の部分にあたる回路を内蔵した半導体チップであり、図
８の電源供給回路以外の部分にあたる。
【００１６】図３では、前記半導体チップ２を前記半導
体チップ３上に重ね、金属バンプ４を用いて貼り合わせ
ることで電気的に接続し半導体素子を構成している。
体チップ３上に重ね、金属バンプ４を用いて貼り合わせ
ることで電気的に接続し半導体素子を構成している。
【００１７】図４はバンプ４を用いて接続したときの模
式図である。半導体チップ２の電極パッド５ａと半導体
チップ３の電極パッド５ｂを互いに対応する位置に形成
し、バンプ４を用いて互いの電極５ａ，５ｂを電気的に
接続する。
式図である。半導体チップ２の電極パッド５ａと半導体
チップ３の電極パッド５ｂを互いに対応する位置に形成
し、バンプ４を用いて互いの電極５ａ，５ｂを電気的に
接続する。
【００１８】上記のように半導体チップ２，３の２チッ
プで半導体素子を構成すると、ＬＳＩの集積化，微細化
を進めるときは、半導体チップ３部分のみ最新の微細加
工技術を用いた製造プロセスの設計，開発をすればよ
く、半導体チップ２は既存の製造プロセスを使用すれば
よく、新たに設計，開発をする必要はない。
プで半導体素子を構成すると、ＬＳＩの集積化，微細化
を進めるときは、半導体チップ３部分のみ最新の微細加
工技術を用いた製造プロセスの設計，開発をすればよ
く、半導体チップ２は既存の製造プロセスを使用すれば
よく、新たに設計，開発をする必要はない。
【００１９】この発明による実施の形態１によれば、所
定の外部供給電圧に対応した電源供給回路のみを有して
いる第１の半導体チップ２と、任意の機能を有した第２
の半導体チップ３とを電気的に接続してパッケージ封止
し、前記所定の外部供給電圧で動作するようにしたもの
であって、前記第１の半導体チップ２は第２の半導体チ
ップ３が必要とする電源電圧を供給するとともに、前記
第１の半導体チップ２と第２の半導体チップ３とは、第
１の半導体チップ２の電極パッド５ａと第２の半導体チ
ップ３の電極パッド５ｂを対向する位置に形成し、金属
バンプ部材４を用いて電気的に接続したので、開発，設
計の手間を適切に低減できる半導体装置を得ることがで
きる。
定の外部供給電圧に対応した電源供給回路のみを有して
いる第１の半導体チップ２と、任意の機能を有した第２
の半導体チップ３とを電気的に接続してパッケージ封止
し、前記所定の外部供給電圧で動作するようにしたもの
であって、前記第１の半導体チップ２は第２の半導体チ
ップ３が必要とする電源電圧を供給するとともに、前記
第１の半導体チップ２と第２の半導体チップ３とは、第
１の半導体チップ２の電極パッド５ａと第２の半導体チ
ップ３の電極パッド５ｂを対向する位置に形成し、金属
バンプ部材４を用いて電気的に接続したので、開発，設
計の手間を適切に低減できる半導体装置を得ることがで
きる。
【００２０】実施の形態２．この発明による実施の形態
２を図５および図６について説明する。図５は実施の形
態２における半導体チップ２−ａの構成を示すブロック
図である。図６は実施の形態２における半導体チップ２
−ｂの構成を示すブロック図である。この実施の形態２
において、ここで説明する特有の構成以外の構成につい
ては、先に説明した実施の形態１の構成と同一の構成を
有し、同一の作用を奏するものである。同一または相当
部分には、同一の符号を付けている。
２を図５および図６について説明する。図５は実施の形
態２における半導体チップ２−ａの構成を示すブロック
図である。図６は実施の形態２における半導体チップ２
−ｂの構成を示すブロック図である。この実施の形態２
において、ここで説明する特有の構成以外の構成につい
ては、先に説明した実施の形態１の構成と同一の構成を
有し、同一の作用を奏するものである。同一または相当
部分には、同一の符号を付けている。
【００２１】図において、２−ａ，２−ｂは、それぞれ
電圧変換回路を有する電源用半導体チップである。
電圧変換回路を有する電源用半導体チップである。
【００２２】図５における半導体チップ２ａは、３．３
Ｖ→１．８Ｖの電圧変換回路を有している半導体チップ
である。図６における半導体チップ２ｂは、２．５Ｖ→
１．８Ｖの電圧変換回路を有している半導体チップであ
る。
Ｖ→１．８Ｖの電圧変換回路を有している半導体チップ
である。図６における半導体チップ２ｂは、２．５Ｖ→
１．８Ｖの電圧変換回路を有している半導体チップであ
る。
【００２３】ユーザーが外部電源電圧３．３Ｖを要求し
ている場合、半導体チップ３と半導体チップ２ａをバン
プを用いて貼り合わせることで電気的に接続し、ひとつ
のパッケージ内に封入することで、外部電源電圧３．３
Ｖ対応の半導体素子が実現できる。
ている場合、半導体チップ３と半導体チップ２ａをバン
プを用いて貼り合わせることで電気的に接続し、ひとつ
のパッケージ内に封入することで、外部電源電圧３．３
Ｖ対応の半導体素子が実現できる。
【００２４】同様に、ユーザーが外部電源電圧２．５Ｖ
を要求している場合、半導体チップ３と半導体チップ２
ｂをバンプを用いて貼り合わせることで電気的に接続
し、ひとつのパッケージ内に封入することで、外部電源
電圧２．５Ｖ対応の半導体素子が実現できる。
を要求している場合、半導体チップ３と半導体チップ２
ｂをバンプを用いて貼り合わせることで電気的に接続
し、ひとつのパッケージ内に封入することで、外部電源
電圧２．５Ｖ対応の半導体素子が実現できる。
【００２５】このように、電源電圧回路とＬＳＩ回路と
を別半導体チップとしてわけることで、ＬＳＩ回路の再
設計をする必要なく外部電源電圧の違いに対応できる。
を別半導体チップとしてわけることで、ＬＳＩ回路の再
設計をする必要なく外部電源電圧の違いに対応できる。
【００２６】この発明による実施の形態２によれば、実
施の形態１における構成において、外部供給電圧を所望
の電圧に変換し前記第２の半導体チップ３へ供給するた
めの電圧変換回路を有する第１の半導体チップ２と、任
意の機能を有した第２の半導体チップ３とを電気的に接
続してパッケージ封止したものであって、前記第１の半
導体チップ２は第２の半導体チップ３が必要とする電源
電圧を供給するようにしたので、開発，設計の手間を適
切に低減できる半導体装置を得ることができる。
施の形態１における構成において、外部供給電圧を所望
の電圧に変換し前記第２の半導体チップ３へ供給するた
めの電圧変換回路を有する第１の半導体チップ２と、任
意の機能を有した第２の半導体チップ３とを電気的に接
続してパッケージ封止したものであって、前記第１の半
導体チップ２は第２の半導体チップ３が必要とする電源
電圧を供給するようにしたので、開発，設計の手間を適
切に低減できる半導体装置を得ることができる。
【００２７】実施の形態３．この発明による実施の形態
３を図７について説明する。図７は実施の形態３におけ
る全体構成を示す断面図である。この実施の形態３にお
いて、ここで説明する特有の構成以外の構成について
は、先に説明した実施の形態１の構成と同一の構成を有
し、同一の作用を奏するものである。同一または相当部
分には、同一の符号を付けている。
３を図７について説明する。図７は実施の形態３におけ
る全体構成を示す断面図である。この実施の形態３にお
いて、ここで説明する特有の構成以外の構成について
は、先に説明した実施の形態１の構成と同一の構成を有
し、同一の作用を奏するものである。同一または相当部
分には、同一の符号を付けている。
【００２８】図において、２は複数の半導体チップから
なる電源用半導体チップ、３は機能用半導体チップであ
る。
なる電源用半導体チップ、３は機能用半導体チップであ
る。
【００２９】前記半導体チップ３の必要とする電源容量
が大きくなった場合、図７のように半導体チップ３に半
導体チップ２を半導体チップ３が必要とするだけ複数個
のせ、バンプを用いて電気的に接続し、ひとつのパッケ
ージ内に封入することで半導体素子を構成する。
が大きくなった場合、図７のように半導体チップ３に半
導体チップ２を半導体チップ３が必要とするだけ複数個
のせ、バンプを用いて電気的に接続し、ひとつのパッケ
ージ内に封入することで半導体素子を構成する。
【００３０】このように、電源容量の不足が生じた場合
でも、電源供給回路を別チップとして構成することで容
易に電源容量の強化をすることができる。
でも、電源供給回路を別チップとして構成することで容
易に電源容量の強化をすることができる。
【００３１】この発明による実施の形態３によれば、実
施の形態１または実施の形態２における構成において、
前記第１の半導体チップ２を少なくとも二つ設け、前記
第２の半導体チップ３と接続するようにしたので、開
発，設計の手間を適切に低減でき、しかも、電源容量を
十分に確保できる半導体装置を得ることができる。
施の形態１または実施の形態２における構成において、
前記第１の半導体チップ２を少なくとも二つ設け、前記
第２の半導体チップ３と接続するようにしたので、開
発，設計の手間を適切に低減でき、しかも、電源容量を
十分に確保できる半導体装置を得ることができる。
【００３２】この発明による実施の形態においては、Ｌ
ＳＩの世代(微細化)が進んでも、電源供給回路の再設計
の必要がない。外部から供給される電源電圧が変わって
も、ＬＳＩ回路を再設計する必要がない。そして、電源
容量が足りない場合、半導体チップ２を複数個のせるこ
とで対応できる。
ＳＩの世代(微細化)が進んでも、電源供給回路の再設計
の必要がない。外部から供給される電源電圧が変わって
も、ＬＳＩ回路を再設計する必要がない。そして、電源
容量が足りない場合、半導体チップ２を複数個のせるこ
とで対応できる。
【００３３】
【発明の効果】第１の発明によれば、所定の外部供給電
圧に対応した電源供給回路のみを有している第１の半導
体チップと、任意の機能を有した第２の半導体チップと
を電気的に接続してパッケージ封止し、前記所定の外部
供給電圧で動作するようにしたので、開発，設計の手間
を適切に低減できる半導体装置を得ることができる。
圧に対応した電源供給回路のみを有している第１の半導
体チップと、任意の機能を有した第２の半導体チップと
を電気的に接続してパッケージ封止し、前記所定の外部
供給電圧で動作するようにしたので、開発，設計の手間
を適切に低減できる半導体装置を得ることができる。
【００３４】第２の発明によれば、第１の発明におい
て、前記第１の半導体チップは第２の半導体チップが必
要とする電源電圧を供給するようにしたので、開発，設
計の手間を適切に低減できる半導体装置を得ることがで
きる。
て、前記第１の半導体チップは第２の半導体チップが必
要とする電源電圧を供給するようにしたので、開発，設
計の手間を適切に低減できる半導体装置を得ることがで
きる。
【００３５】第３の発明によれば、第１の発明におい
て、前記第１の半導体チップと第２の半導体チップと
は、第１の半導体チップの電極と第２の半導体チップの
電極を対向する位置に形成し、金属バンプ部材を用いて
電気的に接続したので、開発，設計の手間を適切に低減
できる半導体装置を得ることができる。
て、前記第１の半導体チップと第２の半導体チップと
は、第１の半導体チップの電極と第２の半導体チップの
電極を対向する位置に形成し、金属バンプ部材を用いて
電気的に接続したので、開発，設計の手間を適切に低減
できる半導体装置を得ることができる。
【００３６】第４の発明によれば、第１の発明におい
て、外部供給電圧を所望の電圧に変換し前記第２の半導
体チップへ供給するための電圧変換回路を有する第１の
半導体チップと、任意の機能を有した第２の半導体チッ
プとを電気的に接続してパッケージ封止するようにした
ので、開発，設計の手間を適切に低減できる半導体装置
を得ることができる。
て、外部供給電圧を所望の電圧に変換し前記第２の半導
体チップへ供給するための電圧変換回路を有する第１の
半導体チップと、任意の機能を有した第２の半導体チッ
プとを電気的に接続してパッケージ封止するようにした
ので、開発，設計の手間を適切に低減できる半導体装置
を得ることができる。
【００３７】第５の発明によれば、第４の発明におい
て、前記第１の半導体チップは第２の半導体チップが必
要とする電源電圧を供給するようにしたので、開発，設
計の手間を適切に低減できる半導体装置を得ることがで
きる。
て、前記第１の半導体チップは第２の半導体チップが必
要とする電源電圧を供給するようにしたので、開発，設
計の手間を適切に低減できる半導体装置を得ることがで
きる。
【００３８】第６の発明によれば、第１ないし第５の発
明において、前記第１の半導体チップを少なくとも二つ
設け、前記第２の半導体チップと接続するようにしたの
で、開発，設計の手間を適切に低減でき、しかも、電源
容量を十分に確保できる半導体装置を得ることができ
る。
明において、前記第１の半導体チップを少なくとも二つ
設け、前記第２の半導体チップと接続するようにしたの
で、開発，設計の手間を適切に低減でき、しかも、電源
容量を十分に確保できる半導体装置を得ることができ
る。
【図１】 この発明による実施の形態１における半導体
素子を２チップ構成にしたときの半導体チップ２のブロ
ック図。
素子を２チップ構成にしたときの半導体チップ２のブロ
ック図。
【図２】 この発明による実施の形態１における半導体
素子を２チップ構成にしたときの半導体チップ３のブロ
ック図。
素子を２チップ構成にしたときの半導体チップ３のブロ
ック図。
【図３】 この発明による実施の形態１における半導体
素子を２チップ構成にしたときの半導体チップ２と半導
体チップ３の全体構成を示す断面図。
素子を２チップ構成にしたときの半導体チップ２と半導
体チップ３の全体構成を示す断面図。
【図４】 この発明による実施の形態１における半導体
素子を２チップ構成にしたときの半導体チップ２と半導
体チップ３の金属バンプ部分の構成を示す詳細断面図。
素子を２チップ構成にしたときの半導体チップ２と半導
体チップ３の金属バンプ部分の構成を示す詳細断面図。
【図５】 この発明による実施の形態２における半導体
素子を２チップ構成にしたときの半導体チップ（３．３
Ｖ→１．８Ｖ）のブロック図。
素子を２チップ構成にしたときの半導体チップ（３．３
Ｖ→１．８Ｖ）のブロック図。
【図６】 この発明による実施の形態２における半導体
素子を２チップ構成にしたときの半導体チップ（２．５
Ｖ→１．８Ｖ）のブロック図。
素子を２チップ構成にしたときの半導体チップ（２．５
Ｖ→１．８Ｖ）のブロック図。
【図７】 この発明による実施の形態３における複数の
半導体チップ２と半導体チップ３を接続し一つのパッケ
ージ内に封入した半導体素子の断面図。
半導体チップ２と半導体チップ３を接続し一つのパッケ
ージ内に封入した半導体素子の断面図。
【図８】 従来例としての半導体素子のブロック図。
２ 電源用半導体チップ、３ 機能用半導体チップ、４
接続用金属バンプ、５ａ，５ｂ パッド（ＰＡＤ）。
接続用金属バンプ、５ａ，５ｂ パッド（ＰＡＤ）。
Claims (6)
- 【請求項１】 所定の外部供給電圧に対応した電源供給
回路のみを有している第１の半導体チップと、任意の機
能を有した第２の半導体チップとを電気的に接続してパ
ッケージ封止し、前記所定の外部供給電圧で動作するよ
うにしたことを特徴とする半導体装置。 - 【請求項２】 前記第１の半導体チップは第２の半導体
チップが必要とする電源電圧を供給することを特徴とす
る請求項１に記載の半導体装置。 - 【請求項３】 前記第１の半導体チップと第２の半導体
チップとは、第１の半導体チップの電極と第２の半導体
チップの電極を対向する位置に形成し、金属バンプ部材
を用いて電気的に接続したことを特徴とする請求項１に
記載の半導体装置。 - 【請求項４】 外部供給電圧を所望の電圧に変換し前記
第２の半導体チップへ供給するための電圧変換回路を有
する第１の半導体チップと、任意の機能を有した第２の
半導体チップとを電気的に接続してパッケージ封止した
ことを特徴とする請求項１に記載の半導体装置。 - 【請求項５】 前記第１の半導体チップは第２の半導体
チップが必要とする電源電圧を供給することを特徴とす
る請求項４に記載の半導体装置。 - 【請求項６】 前記第１の半導体チップを少なくとも二
つ設け、前記第２の半導体チップと接続したことを特徴
とする請求項１ないし請求項５のいずれかに記載の半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001156197A JP2002353325A (ja) | 2001-05-25 | 2001-05-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001156197A JP2002353325A (ja) | 2001-05-25 | 2001-05-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002353325A true JP2002353325A (ja) | 2002-12-06 |
Family
ID=19000236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001156197A Pending JP2002353325A (ja) | 2001-05-25 | 2001-05-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002353325A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006261603A (ja) * | 2005-03-18 | 2006-09-28 | Ricoh Co Ltd | マルチチップ型半導体装置及びその製造方法 |
| EP1878050A1 (en) * | 2005-04-28 | 2008-01-16 | Nxp B.V. | Integrated circuit assembly with passive integration substrate for power and ground line routing on top of an integrated circuit chip |
| JP2008515242A (ja) * | 2004-09-30 | 2008-05-08 | インテル コーポレイション | Ｃｐｕ電力配送システム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000028590A1 (en) * | 1998-11-12 | 2000-05-18 | Sarnoff Corporation | Integrated circuit power supply |
-
2001
- 2001-05-25 JP JP2001156197A patent/JP2002353325A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000028590A1 (en) * | 1998-11-12 | 2000-05-18 | Sarnoff Corporation | Integrated circuit power supply |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008515242A (ja) * | 2004-09-30 | 2008-05-08 | インテル コーポレイション | Ｃｐｕ電力配送システム |
| JP2013047956A (ja) * | 2004-09-30 | 2013-03-07 | Intel Corp | Ｃｐｕ電力配送システム |
| JP2006261603A (ja) * | 2005-03-18 | 2006-09-28 | Ricoh Co Ltd | マルチチップ型半導体装置及びその製造方法 |
| EP1878050A1 (en) * | 2005-04-28 | 2008-01-16 | Nxp B.V. | Integrated circuit assembly with passive integration substrate for power and ground line routing on top of an integrated circuit chip |
| JP2008538865A (ja) * | 2005-04-28 | 2008-11-06 | エヌエックスピー ビー ヴィ | 集積回路チップ上における電源及びグランドラインルーティングのための受動集積基板を有する集積回路組立体 |
| JP4904601B2 (ja) * | 2005-04-28 | 2012-03-28 | エスティー‐エリクソン、ソシエテ、アノニム | 集積回路チップ上における電源及びグランドラインルーティングのための受動集積基板を有する集積回路組立体 |
| US8178901B2 (en) | 2005-04-28 | 2012-05-15 | St-Ericsson Sa | Integrated circuit assembly with passive integration substrate for power and ground line routing on top of an integrated circuit chip |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6537789B2 (ja) | 混合アナログおよびデジタル集積回路 | |
| US6351040B1 (en) | Method and apparatus for implementing selected functionality on an integrated circuit device | |
| CN100442504C (zh) | 多芯片模块半导体器件 | |
| JP2008028004A (ja) | 半導体装置 | |
| US6602735B2 (en) | Method of fabricating a semiconductor chip package with a lead frame and multiple integrated circuit chips | |
| US5451814A (en) | Multi-chip module integrated circuit | |
| US6646342B2 (en) | Semiconductor chip and multi-chip module | |
| JP2002353325A (ja) | 半導体装置 | |
| JPH03272166A (ja) | 半導体集積回路 | |
| JP2002009198A (ja) | 電源配線を統合したボールグリッドアレイパッケージ半導体装置 | |
| JPS6159762A (ja) | 半導体装置 | |
| KR100842907B1 (ko) | 멀티 칩 패키지 | |
| JP2009070967A (ja) | 半導体集積回路 | |
| JP2006156814A (ja) | マルチチップパッケージ半導体装置 | |
| JPH1140739A (ja) | 電子回路装置 | |
| JP2004303949A (ja) | Ｍｏｓトランジスタ装置 | |
| JPS61112338A (ja) | 半導体装置 | |
| CN112435991A (zh) | 半导体存储装置及其制造方法 | |
| JPH1022409A (ja) | 集積回路用パッケージ | |
| JPH10200047A (ja) | 単一パッケージ半導体メモリ・デバイスとそのメモリ容量を２倍にする方法 | |
| JP2010245413A (ja) | 半導体集積回路装置 | |
| JP2002246541A (ja) | マルチチップモジュール | |
| JPH08264673A (ja) | 集積回路装置 | |
| JPH04162735A (ja) | 半導体集積回路用パッケージ | |
| JPH03196649A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071101 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080430 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100526 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110418 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110823 |