JP2006261603A - マルチチップ型半導体装置及びその製造方法 - Google Patents
マルチチップ型半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2006261603A JP2006261603A JP2005080527A JP2005080527A JP2006261603A JP 2006261603 A JP2006261603 A JP 2006261603A JP 2005080527 A JP2005080527 A JP 2005080527A JP 2005080527 A JP2005080527 A JP 2005080527A JP 2006261603 A JP2006261603 A JP 2006261603A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- integrated circuit
- semiconductor integrated
- circuit chip
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/0042—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries characterised by the mechanical construction
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
【解決手段】 実装用基板上に搭載した半導体チップ3と、ACアダプタ10より供給される電源を受けて、該半導体チップ3に電力を供給するための定電圧電源回路を集積した定電圧チップ2とを備え、該定電圧チップ2は、前記半導体チップ3上に重ねられた後、定電圧チップ2及び半導体チップ3は、樹脂でモールドされるようにした。
【選択図】 図1
Description
また、他の方法としては、耐電圧の低い半導体装置とACアダプタの間に、耐電圧の高い降圧型シリーズレギュレータ回路を集積した半導体装置を接続することが考えられる。
しかし、このように半導体チップを平面に並べて配置する方法では、ハイブリッドICの面積が大きくなり、小型化を図ることができなかった。
そこで、半導体装置の実装面積を小さくするために、半導体チップの表面に、更に別の半導体チップを重ねて実装するチップオンチップ方式が知られている。
外部より供給される電源を受けて、前記第1の半導体集積回路チップに電力を供給するための電源回路を集積した第2の半導体集積回路チップと、
を備え、
前記第2の半導体集積回路チップが、前記第1の半導体集積回路チップ上に重ねられた後、該第1及び第2の各半導体集積回路チップは、樹脂でモールドされるものである。
外部より供給される電源を受けて、前記第1の半導体集積回路チップに電力を供給するための電源回路を集積した第2の半導体集積回路チップと、
を備えたマルチチップ型半導体装置の製造方法において、
前記第1の半導体集積回路チップ上に前記第2の半導体集積回路チップを重ね、
該第1及び第2の各半導体集積回路チップを樹脂でモールドするようにした。
第1の実施の形態.
図1は、本発明の第1の実施の形態におけるマルチチップ型半導体装置の構成例を示したブロック図である。
マルチチップ型半導体装置1は、高電圧プロセスで製造された定電圧電源回路が集積された定電圧チップ2と、低電圧プロセスで製造された半導体チップ3とで構成され、Vdd端子とGND端子との間に、電源をなすACアダプタ10が接続されている。定電圧チップ2は、降圧型シリーズレギュレータであり、ACアダプタ10からVdd端子に出力された電圧Vddは定電圧チップ2の電源入力端子PVinに入力される。なお、定電圧チップ2は第2の半導体集積回路チップをなし、半導体チップ3は第1の半導体集積回路チップをなす。
定電圧チップ2は、高電圧プロセスを用いて製造されているため、例えば26V程度の耐電圧を有している。このため、例えばACアダプタ10から24V程度の電圧を受けても不具合が発生することはない。これに対して、半導体チップ3は、低電圧プロセスを用いて製造された高集積の多機能半導体であり、例えば定格電圧が5Vで最大印加電圧が8V程度である。
定電圧チップ2の定格出力電圧は、半導体チップ3の最大印加電圧8Vよりもやや小さい電圧に設定されており、これは、できるだけ定電圧チップ2内での消費電力を小さくするためである。
図2において、定電圧チップ2の縦及び横の各寸法は、共に半導体チップ3よりも十分に小さく、定電圧チップ2は、半導体チップ3の上面の任意の位置に載せることができる。定電圧チップ2及び半導体チップ3の上面周囲には複数の外部接続用のパッド11及び12がそれぞれ設けられている。
また、半導体チップ3に形成された回路の中で、温度依存性の低い回路が形成されている個所の上に定電圧チップ2を搭載することで、温度変化に対する特性を悪化させないようにすることができる。
また、半導体チップ3が仕様に基づいて動作を選択するオプション回路を含んでおり、半導体チップ3に、動作を行わないオプション回路部分がある場合は、半導体チップ3のオプション回路でかつ動作が禁止された回路が形成されている個所の上に定電圧チップ2を搭載することで、熱や応力の影響を最小限にすることができる。
このようにすることで、定電圧チップ2のチップ面積を小さくすると共に発熱も少なくなると、半導体チップ3上における定電圧チップ2の搭載位置に関する自由度が増し、定電圧チップ2を半導体チップ3上の最適な位置に搭載しやすくなる。
このようにすることで、半導体チップ3での発熱が少なくなり、放熱用の特別な配慮、例えば半導体装置に金属板等を貼り付ける必要がなくなる。
2 定電圧チップ
3 半導体チップ
10 ACアダプタ
11,12 パッド
13 実装用基板
14 接続端子
15 ランド
16 ボンディングワイヤ
17 封止用樹脂
20 2次電池
Q1 出力電圧制御用のトランジスタ
Q2 2次電池充電電流供給用パワートランジスタ
Claims (21)
- 実装用基板上に搭載された所定の機能を有する第1の半導体集積回路チップと、
外部より供給される電源を受けて、前記第1の半導体集積回路チップに電力を供給するための電源回路を集積した第2の半導体集積回路チップと、
を備え、
前記第2の半導体集積回路チップが、前記第1の半導体集積回路チップ上に重ねられた後、該第1及び第2の各半導体集積回路チップは、樹脂でモールドされることを特徴とするマルチチップ型半導体装置。 - 前記第2の半導体集積回路チップは、前記第1の半導体集積回路チップよりも小さいことを特徴とする請求項1記載のマルチチップ型半導体装置。
- 前記第2の半導体集積回路チップに集積されている回路素子は、前記第1の半導体集積回路チップに集積されている回路素子よりも耐電圧が大きいことを特徴とする請求項1又は2記載のマルチチップ型半導体装置。
- 前記第2の半導体集積回路チップは、前記第1の半導体集積回路チップに形成された回路の内、作動中の発熱が少ない回路が形成されている部分の上に配置されることを特徴とする請求項1、2又は3記載のマルチチップ型半導体装置。
- 前記第2の半導体集積回路チップは、前記第1の半導体集積回路チップに形成された回路の内、温度依存性の低い回路が形成されている部分の上に配置されることを特徴とする請求項1、2又は3記載のマルチチップ型半導体装置。
- 前記第1の半導体集積回路チップは、アナログ回路部とデジタル回路部を有し、前記第2の半導体集積回路チップは、第1の半導体集積回路チップの該デジタル回路部が形成されている部分の上に配置されることを特徴とする請求項1、2又は3記載のマルチチップ型半導体装置。
- 前記第1の半導体集積回路チップは、仕様に基づいて動作の可否が決定されるオプション回路を有し、前記第2の半導体集積回路チップは、第1の半導体集積回路チップの該オプション回路の内、動作が禁止された回路が形成されている部分の上に配置されることを特徴とする請求項1、2又は3記載のマルチチップ型半導体装置。
- 前記第2の半導体集積回路チップに集積された電源回路は、降圧型シリーズレギュレータであることを特徴とする請求項1、2、3、4、5、6又は7記載のマルチチップ型半導体装置。
- 前記降圧型シリーズレギュレータは、入力電圧が所定の定電圧よりも大きい場合は、該所定の定電圧を出力し、前記入力電圧が前記所定の定電圧よりも小さい場合は、該入力電圧とほぼ等しい電圧を出力することを特徴とする請求項8記載のマルチチップ型半導体装置。
- 前記降圧型シリーズレギュレータは、前記所定の定電圧が前記第1の半導体集積回路チップの最大入力電圧よりも小さく設定されることを特徴とする請求項9記載のマルチチップ型半導体装置。
- 前記降圧型シリーズレギュレータは、出力電圧制御用のトランジスタを備え、該出力電圧制御用のトランジスタは、前記第2の半導体集積回路チップに外付けされることを特徴とする請求項8、9又は10記載のマルチチップ型半導体装置。
- 前記実装用基板は、外部基板と接続を行うための接続端子、並びに前記第1及び第2の各半導体集積回路チップ上にそれぞれ設けられた外部接続用パッドと接続を行うためのランドを備え、前記第1及び第2の各半導体集積回路チップ上の前記外部接続用パッドと対応する該ランドはワイヤボンディングによって接続されることを特徴とする請求項1記載のマルチチップ型半導体装置。
- 前記第1の半導体集積回路チップは、2次電池充電制御用回路が集積されることを特徴とする請求項1記載のマルチチップ型半導体装置。
- 前記2次電池充電制御用回路は、2次電池充電電流供給用のトランジスタを備え、該2次電池充電電流供給用のトランジスタは、前記第2の半導体集積回路チップに外付けされることを特徴とする請求項13記載のマルチチップ型半導体装置。
- 実装用基板上に搭載された所定の機能を有する第1の半導体集積回路チップと、
外部より供給される電源を受けて、前記第1の半導体集積回路チップに電力を供給するための電源回路を集積した第2の半導体集積回路チップと、
を備えたマルチチップ型半導体装置の製造方法において、
前記第1の半導体集積回路チップ上に前記第2の半導体集積回路チップを重ね、
該第1及び第2の各半導体集積回路チップを樹脂でモールドすることを特徴とするマルチチップ型半導体装置の製造方法。 - 前記第2の半導体集積回路チップは、前記第1の半導体集積回路チップに形成された回路の内、作動中の発熱が少ない回路が形成されている部分の上に配置されることを特徴とする請求項15記載のマルチチップ型半導体装置の製造方法。
- 前記第2の半導体集積回路チップは、前記第1の半導体集積回路チップに形成された回路の内、温度依存性の低い回路が形成されている部分の上に配置されることを特徴とする請求項15記載のマルチチップ型半導体装置の製造方法。
- 前記第1の半導体集積回路チップは、アナログ回路部とデジタル回路部を有し、前記第2の半導体集積回路チップは、第1の半導体集積回路チップの該デジタル回路部が形成されている部分の上に配置されることを特徴とする請求項15記載のマルチチップ型半導体装置の製造方法。
- 前記第1の半導体集積回路チップは、仕様に基づいて動作の可否が決定されるオプション回路を有し、前記第2の半導体集積回路チップは、第1の半導体集積回路チップの該オプション回路の内、動作が禁止された回路が形成されている部分の上に配置されることを特徴とする請求項15記載のマルチチップ型半導体装置の製造方法。
- 前記第2の半導体集積回路チップに集積された電源回路は降圧型シリーズレギュレータであり、該降圧型シリーズレギュレータは出力電圧制御用のトランジスタを備え、該出力電圧制御用のトランジスタは、前記第2の半導体集積回路チップに外付けされることを特徴とする請求項15、16、17、18又は19記載のマルチチップ型半導体装置の製造方法。
- 前記第1の半導体集積回路チップは2次電池充電制御用回路が集積され、該2次電池充電制御用回路は2次電池充電電流供給用のトランジスタを備え、該2次電池充電電流供給用のトランジスタは、前記第2の半導体集積回路チップに外付けされることを特徴とする請求項15、16、17、18又は19記載のマルチチップ型半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005080527A JP4808979B2 (ja) | 2005-03-18 | 2005-03-18 | マルチチップ型半導体装置及びその製造方法 |
CNA2006100547983A CN1835232A (zh) | 2005-03-18 | 2006-03-10 | 多芯片型半导体装置及其制造方法 |
KR1020060024378A KR100799149B1 (ko) | 2005-03-18 | 2006-03-16 | 다중 칩형 반도체 장치 및 그 제조 방법 |
US11/378,670 US7399660B2 (en) | 2005-03-18 | 2006-03-17 | Multi-chip semiconductor device with high withstand voltage, and a fabrication method of the same |
US12/133,715 US7538439B2 (en) | 2005-03-18 | 2008-06-05 | Multi-chip semiconductor device with high withstand voltage, and a fabrication method of the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005080527A JP4808979B2 (ja) | 2005-03-18 | 2005-03-18 | マルチチップ型半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006261603A true JP2006261603A (ja) | 2006-09-28 |
JP4808979B2 JP4808979B2 (ja) | 2011-11-02 |
Family
ID=37002915
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005080527A Expired - Fee Related JP4808979B2 (ja) | 2005-03-18 | 2005-03-18 | マルチチップ型半導体装置及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7399660B2 (ja) |
JP (1) | JP4808979B2 (ja) |
KR (1) | KR100799149B1 (ja) |
CN (1) | CN1835232A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009128400A (ja) * | 2007-11-20 | 2009-06-11 | Sanyo Electric Co Ltd | マルチチップパッケージの半導体装置 |
JP2010073951A (ja) * | 2008-09-19 | 2010-04-02 | Renesas Technology Corp | 半導体装置 |
JP2011503832A (ja) * | 2006-12-14 | 2011-01-27 | インテル・コーポレーション | 窪んだデバイスを有するセラミックパッケージ基板 |
KR101094901B1 (ko) | 2007-10-04 | 2011-12-15 | 주식회사 하이닉스반도체 | 감소된 면적을 갖는 패드 구조체를 포함하는 반도체 장치 |
JP2012256862A (ja) * | 2011-04-28 | 2012-12-27 | Internatl Rectifier Corp | 集積電力段 |
JP2014154639A (ja) * | 2013-02-06 | 2014-08-25 | Denso Corp | 半導体装置 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4808979B2 (ja) * | 2005-03-18 | 2011-11-02 | 株式会社リコー | マルチチップ型半導体装置及びその製造方法 |
KR100939153B1 (ko) * | 2007-12-11 | 2010-01-28 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
US8040645B2 (en) * | 2008-08-12 | 2011-10-18 | Qualcomm Incorporated | System and method for excess voltage protection in a multi-die package |
US8897470B2 (en) | 2009-07-31 | 2014-11-25 | Macronix International Co., Ltd. | Method of fabricating integrated semiconductor device with MOS, NPN BJT, LDMOS, pre-amplifier and MEMS unit |
US9214415B2 (en) | 2013-04-11 | 2015-12-15 | Texas Instruments Incorporated | Integrating multi-output power converters having vertically stacked semiconductor chips |
JP2018133503A (ja) * | 2017-02-16 | 2018-08-23 | 東芝メモリ株式会社 | 半導体記憶装置 |
US10580762B1 (en) * | 2018-10-25 | 2020-03-03 | Infineon Technologies Ag | Integrated circuit (IC) chip arrangement |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6159762A (ja) * | 1984-08-30 | 1986-03-27 | Fujitsu Ltd | 半導体装置 |
JPH0637250A (ja) * | 1992-05-22 | 1994-02-10 | Natl Semiconductor Corp <Ns> | 積層マルチチップモジュール及び製造方法 |
JPH06112401A (ja) * | 1992-09-25 | 1994-04-22 | Nippon Telegr & Teleph Corp <Ntt> | マルチチップ実装回路 |
JPH113969A (ja) * | 1997-06-13 | 1999-01-06 | Matsushita Electric Ind Co Ltd | チップ部品が積層された基板部品 |
JP2001015680A (ja) * | 1999-04-28 | 2001-01-19 | Sharp Corp | 半導体集積回路装置 |
JP2001185676A (ja) * | 1999-12-24 | 2001-07-06 | Sharp Corp | 半導体装置 |
JP2002353325A (ja) * | 2001-05-25 | 2002-12-06 | Mitsubishi Electric Corp | 半導体装置 |
JP2003123472A (ja) * | 2001-08-09 | 2003-04-25 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2004048060A (ja) * | 2003-09-29 | 2004-02-12 | Oki Electric Ind Co Ltd | 半導体装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63175906A (ja) | 1987-01-16 | 1988-07-20 | Nec Corp | 電源監視回路付マルチチツプハイブリツドic |
JPH05326832A (ja) * | 1992-05-25 | 1993-12-10 | Sharp Corp | 直流電圧安定化素子 |
KR100264550B1 (ko) * | 1995-11-21 | 2000-10-02 | 정몽규 | 메모리 구동을 위한 전원 공급 단자 및 전압 레귤레이터 이상 상태 감지 장치 및 그 방법 |
KR100705521B1 (ko) * | 1998-12-02 | 2007-04-10 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치 |
JP3592130B2 (ja) | 1999-04-19 | 2004-11-24 | 富士通株式会社 | 電子回路 |
KR20010064907A (ko) * | 1999-12-20 | 2001-07-11 | 마이클 디. 오브라이언 | 와이어본딩 방법 및 이를 이용한 반도체패키지 |
JP2004103703A (ja) | 2002-09-06 | 2004-04-02 | Ricoh Co Ltd | 半導体装置及び当該半導体装置を用いた異なるレベルの信号の処理システム |
KR100664796B1 (ko) * | 2002-12-30 | 2007-01-04 | 동부일렉트로닉스 주식회사 | 사이드 브레이즈 패키지 |
JP2005039134A (ja) | 2003-07-18 | 2005-02-10 | Nec Electronics Corp | 半導体集積回路装置 |
JP4808979B2 (ja) * | 2005-03-18 | 2011-11-02 | 株式会社リコー | マルチチップ型半導体装置及びその製造方法 |
-
2005
- 2005-03-18 JP JP2005080527A patent/JP4808979B2/ja not_active Expired - Fee Related
-
2006
- 2006-03-10 CN CNA2006100547983A patent/CN1835232A/zh active Pending
- 2006-03-16 KR KR1020060024378A patent/KR100799149B1/ko not_active IP Right Cessation
- 2006-03-17 US US11/378,670 patent/US7399660B2/en not_active Expired - Fee Related
-
2008
- 2008-06-05 US US12/133,715 patent/US7538439B2/en not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6159762A (ja) * | 1984-08-30 | 1986-03-27 | Fujitsu Ltd | 半導体装置 |
JPH0637250A (ja) * | 1992-05-22 | 1994-02-10 | Natl Semiconductor Corp <Ns> | 積層マルチチップモジュール及び製造方法 |
JPH06112401A (ja) * | 1992-09-25 | 1994-04-22 | Nippon Telegr & Teleph Corp <Ntt> | マルチチップ実装回路 |
JPH113969A (ja) * | 1997-06-13 | 1999-01-06 | Matsushita Electric Ind Co Ltd | チップ部品が積層された基板部品 |
JP2001015680A (ja) * | 1999-04-28 | 2001-01-19 | Sharp Corp | 半導体集積回路装置 |
JP2001185676A (ja) * | 1999-12-24 | 2001-07-06 | Sharp Corp | 半導体装置 |
JP2002353325A (ja) * | 2001-05-25 | 2002-12-06 | Mitsubishi Electric Corp | 半導体装置 |
JP2003123472A (ja) * | 2001-08-09 | 2003-04-25 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2004048060A (ja) * | 2003-09-29 | 2004-02-12 | Oki Electric Ind Co Ltd | 半導体装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011503832A (ja) * | 2006-12-14 | 2011-01-27 | インテル・コーポレーション | 窪んだデバイスを有するセラミックパッケージ基板 |
KR101094901B1 (ko) | 2007-10-04 | 2011-12-15 | 주식회사 하이닉스반도체 | 감소된 면적을 갖는 패드 구조체를 포함하는 반도체 장치 |
JP2009128400A (ja) * | 2007-11-20 | 2009-06-11 | Sanyo Electric Co Ltd | マルチチップパッケージの半導体装置 |
JP2010073951A (ja) * | 2008-09-19 | 2010-04-02 | Renesas Technology Corp | 半導体装置 |
JP2012256862A (ja) * | 2011-04-28 | 2012-12-27 | Internatl Rectifier Corp | 集積電力段 |
JP2014154639A (ja) * | 2013-02-06 | 2014-08-25 | Denso Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4808979B2 (ja) | 2011-11-02 |
KR20060101317A (ko) | 2006-09-22 |
CN1835232A (zh) | 2006-09-20 |
US7538439B2 (en) | 2009-05-26 |
US7399660B2 (en) | 2008-07-15 |
KR100799149B1 (ko) | 2008-01-29 |
US20080246534A1 (en) | 2008-10-09 |
US20060220618A1 (en) | 2006-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4808979B2 (ja) | マルチチップ型半導体装置及びその製造方法 | |
US6469895B1 (en) | Integrated circuit mounting structure including a switching power supply | |
US20180190635A1 (en) | Electronic device package | |
EP1900022B1 (en) | Complete power management system implemented in a single surface mount package | |
US9406648B2 (en) | Power supply arrangement for semiconductor device | |
JP5781624B2 (ja) | スタック電力変換器を有する半導体装置 | |
US20140070390A1 (en) | Multi-chip packaging structure and method | |
US20140159218A1 (en) | Chip packaging structure of a plurality of assemblies | |
CN103794591A (zh) | 半导体器件 | |
TW201539705A (zh) | 具有位於其他構件上方之橋接電感器的模製供電模組 | |
US7403399B2 (en) | Active primary-sided circuit arrangement for a switch-mode power supply | |
JP2008053319A (ja) | 半導体装置 | |
US9054088B2 (en) | Multi-component chip packaging structure | |
US9717146B2 (en) | Circuit module such as a high-density lead frame array (HDA) power module, and method of making same | |
US20150249068A1 (en) | Chip package structure | |
EP1294023B1 (en) | Semiconductor integrated circuit modules, manufacturing methods and usage thereof | |
CN103827775B (zh) | 用于半导体器件的电力增强电路 | |
JP2012009717A (ja) | 半導体チップ及びそれを搭載した半導体モジュール | |
US11605959B2 (en) | Battery control system-in-package and method of fabricating the same | |
JP2006032827A (ja) | 半導体装置及びそれを用いた電源回路装置 | |
US11915987B2 (en) | Semiconductor device | |
CN113749295A (zh) | 电子烟的控制电路模块封装件 | |
CN109906509B (zh) | 模块以及电力转换装置 | |
US20210257283A1 (en) | Notebook battery protection circuit package and method of fabricating the same | |
CN219958250U (zh) | 封装芯片和u盘 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071127 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080131 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091005 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100126 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110419 |
|
RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20110511 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110614 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110816 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110818 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140826 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |