JP2006261603A - マルチチップ型半導体装置及びその製造方法 - Google Patents

マルチチップ型半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2006261603A
JP2006261603A JP2005080527A JP2005080527A JP2006261603A JP 2006261603 A JP2006261603 A JP 2006261603A JP 2005080527 A JP2005080527 A JP 2005080527A JP 2005080527 A JP2005080527 A JP 2005080527A JP 2006261603 A JP2006261603 A JP 2006261603A
Authority
JP
Japan
Prior art keywords
chip
integrated circuit
semiconductor integrated
circuit chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005080527A
Other languages
English (en)
Other versions
JP4808979B2 (ja
Inventor
Hiroshi Fujito
弘志 藤戸
Yasuhiro Takamori
靖博 高森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2005080527A priority Critical patent/JP4808979B2/ja
Priority to CNA2006100547983A priority patent/CN1835232A/zh
Priority to KR1020060024378A priority patent/KR100799149B1/ko
Priority to US11/378,670 priority patent/US7399660B2/en
Publication of JP2006261603A publication Critical patent/JP2006261603A/ja
Priority to US12/133,715 priority patent/US7538439B2/en
Application granted granted Critical
Publication of JP4808979B2 publication Critical patent/JP4808979B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0042—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries characterised by the mechanical construction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

【課題】 低電圧プロセスで製造した半導体チップと、該半導体チップに電源を供給する、高電圧プロセスで製造した定電圧電源回路を集積した定電圧チップを、チップオンチップ形式の半導体パッケージに収納することにより、実装面積を増やすことなく入力電圧に対する高耐圧化を図ることができるマルチチップ型半導体装置及びその製造方法を得る。
【解決手段】 実装用基板上に搭載した半導体チップ３と、ＡＣアダプタ１０より供給される電源を受けて、該半導体チップ３に電力を供給するための定電圧電源回路を集積した定電圧チップ２とを備え、該定電圧チップ２は、前記半導体チップ３上に重ねられた後、定電圧チップ２及び半導体チップ３は、樹脂でモールドされるようにした。
【選択図】 図１

Description

本発明は、降圧型シリーズレギュレータ回路を集積した半導体チップを内蔵したマルチチップ型半導体装置及びその製造方法に関し、特に、耐電圧の低い半導体集積回路チップと、この半導体集積回路チップに、外部電源電圧を降圧した電源電圧を供給する、降圧型シリーズレギュレータ回路を集積した半導体チップを、チップオンチップで構成したマルチチップ型半導体装置及びその製造方法に関する。
近年、電子機器の高機能化・小型化・軽量化及び低コスト化が急速に進んでいる。これらの要求を満たすため、半導体装置においては、より小さいチップに、より多くの回路を搭載するため、設計ルールの微細化が進んでいる。一方、微細化に伴って半導体装置の耐電圧が低下してきているため、誤って半導体装置に過電圧が印加される場合が増えてきた。特に、ＡＣアダプタを使用する機器においては、出力電圧の高いＡＣアダプタが誤って接続されて低電圧プロセスで製造した半導体装置に不具合が発生する場合があった。
電圧の高いＡＣアダプタが接続されても故障しないように、更には、電圧の高いＡＣアダプタでも使用可能なようにするには、半導体装置を高電圧プロセスで製造する必要があった。しかし、高電圧プロセスで半導体装置を製造した場合は、チップサイズは現状のものよりもかなり大きくなり、しかも新たに半導体を開発するための開発費及び開発期間がかかることになる。
また、他の方法としては、耐電圧の低い半導体装置とＡＣアダプタの間に、耐電圧の高い降圧型シリーズレギュレータ回路を集積した半導体装置を接続することが考えられる。
従来は、電源回路を集積した半導体チップと、その出力電圧で動作する半導体チップがある場合は、各半導体チップを平面に並べてハイブリッドＩＣとして１つのパッケージに組み込む方法が知られている（例えば、特許文献１参照。）。
しかし、このように半導体チップを平面に並べて配置する方法では、ハイブリッドＩＣの面積が大きくなり、小型化を図ることができなかった。
そこで、半導体装置の実装面積を小さくするために、半導体チップの表面に、更に別の半導体チップを重ねて実装するチップオンチップ方式が知られている。
特開昭６３−１７５９０６号公報
しかし、チップオンチップ方式では、半導体チップの貼り付けに伴う応力の影響で、半導体チップに形成された回路素子の特性が変化したり、発熱の大きい半導体チップを重ねて実装した場合は、重ねた半導体チップ同士の発熱の影響を受けて特性が変化したりするため、実装できる半導体の種類はある程度限られていた。また、発熱を抑制するためには、パッケージに金属板などを密着させる等の放熱手段が必要であった。
本発明は、上記のような問題を解決するためになされたものであり、低電圧プロセスで製造した半導体チップと、該半導体チップに電源を供給する、高電圧プロセスで製造した定電圧電源回路を集積した定電圧チップを、チップオンチップ形式の半導体パッケージに収納することにより、実装面積を増やすことなく入力電圧に対する高耐圧化を図ることができるマルチチップ型半導体装置及びその製造方法を得ることを目的とする。
この発明に係るマルチチップ型半導体装置は、実装用基板上に搭載された所定の機能を有する第１の半導体集積回路チップと、
外部より供給される電源を受けて、前記第１の半導体集積回路チップに電力を供給するための電源回路を集積した第２の半導体集積回路チップと、
を備え、
前記第２の半導体集積回路チップが、前記第１の半導体集積回路チップ上に重ねられた後、該第１及び第２の各半導体集積回路チップは、樹脂でモールドされるものである。
具体的には、前記第２の半導体集積回路チップは、前記第１の半導体集積回路チップよりも小さい。
また、前記第２の半導体集積回路チップに集積されている回路素子は、前記第１の半導体集積回路チップに集積されている回路素子よりも耐電圧が大きい。
また、前記第２の半導体集積回路チップは、前記第１の半導体集積回路チップに形成された回路の内、作動中の発熱が少ない回路が形成されている部分の上に配置されるようにした。
また、前記第２の半導体集積回路チップは、前記第１の半導体集積回路チップに形成された回路の内、温度依存性の低い回路が形成されている部分の上に配置されるようにした。
また、前記第１の半導体集積回路チップは、アナログ回路部とデジタル回路部を有し、前記第２の半導体集積回路チップは、第１の半導体集積回路チップの該デジタル回路部が形成されている部分の上に配置されるようにした。
また、前記第１の半導体集積回路チップは、仕様に基づいて動作の可否が決定されるオプション回路を有し、前記第２の半導体集積回路チップは、第１の半導体集積回路チップの該オプション回路の内、動作が禁止された回路が形成されている部分の上に配置されるようにした。
具体的には、前記第２の半導体集積回路チップに集積された電源回路は、降圧型シリーズレギュレータである。
この場合、前記降圧型シリーズレギュレータは、入力電圧が所定の定電圧よりも大きい場合は、該所定の定電圧を出力し、前記入力電圧が前記所定の定電圧よりも小さい場合は、該入力電圧とほぼ等しい電圧を出力するようにした。
また、前記降圧型シリーズレギュレータは、前記所定の定電圧が前記第１の半導体集積回路チップの最大入力電圧よりも小さく設定されるようにした。
また、前記降圧型シリーズレギュレータは、出力電圧制御用のトランジスタを備え、該出力電圧制御用のトランジスタは、前記第２の半導体集積回路チップに外付けされるようにしてもよい。
また、前記実装用基板は、外部基板と接続を行うための接続端子、並びに前記第１及び第２の各半導体集積回路チップ上にそれぞれ設けられた外部接続用パッドと接続を行うためのランドを備え、前記第１及び第２の各半導体集積回路チップ上の前記外部接続用パッドと対応する該ランドはワイヤボンディングによって接続されるようにした。
また具体的には、前記第１の半導体集積回路チップは、２次電池充電制御用回路が集積されるようにした。
この場合、前記２次電池充電制御用回路は、２次電池充電電流供給用のトランジスタを備え、該２次電池充電電流供給用のトランジスタは、前記第２の半導体集積回路チップに外付けされるようにしてもよい。
また、この発明に係るマルチチップ型半導体装置の製造方法は、実装用基板上に搭載された所定の機能を有する第１の半導体集積回路チップと、
外部より供給される電源を受けて、前記第１の半導体集積回路チップに電力を供給するための電源回路を集積した第２の半導体集積回路チップと、
を備えたマルチチップ型半導体装置の製造方法において、
前記第１の半導体集積回路チップ上に前記第２の半導体集積回路チップを重ね、
該第１及び第２の各半導体集積回路チップを樹脂でモールドするようにした。
具体的には、前記第２の半導体集積回路チップは、前記第１の半導体集積回路チップに形成された回路の内、作動中の発熱が少ない回路が形成されている部分の上に配置されるようにした。
また、前記第２の半導体集積回路チップは、前記第１の半導体集積回路チップに形成された回路の内、温度依存性の低い回路が形成されている部分の上に配置されるようにしてもよい。
また、前記第１の半導体集積回路チップは、アナログ回路部とデジタル回路部を有し、前記第２の半導体集積回路チップは、第１の半導体集積回路チップの該デジタル回路部が形成されている部分の上に配置されるようにしてもよい。
また、前記第１の半導体集積回路チップは、仕様に基づいて動作の可否が決定されるオプション回路を有し、前記第２の半導体集積回路チップは、第１の半導体集積回路チップの該オプション回路の内、動作が禁止された回路が形成されている部分の上に配置されるようにしてもよい。
また、前記第２の半導体集積回路チップに集積された電源回路は降圧型シリーズレギュレータであり、該降圧型シリーズレギュレータは出力電圧制御用のトランジスタを備え、該出力電圧制御用のトランジスタは、前記第２の半導体集積回路チップに外付けされるようにしてもよい。
前記第１の半導体集積回路チップは２次電池充電制御用回路が集積され、該２次電池充電制御用回路は２次電池充電電流供給用のトランジスタを備え、該２次電池充電電流供給用のトランジスタは、前記第２の半導体集積回路チップに外付けされるようにしてもよい。
本発明のマルチチップ型半導体装置によれば、例えば高電圧プロセスで製造した降圧型シリーズレギュレータといった電源回路が集積された第２の半導体集積回路チップを、該電源回路の出力電圧で動作する第１の半導体集積回路チップの上に重ねてモールドし、チップオンチップ方式によるマルチチップ型半導体装置にしたことから、実装面積を増やすことなく入力電圧に対する高耐圧化を図ることができる。
また、降圧型シリーズレギュレータチップの大きさを、前記半導体チップに比べて十分に小さくしたことから、半導体チップ上で、発熱や応力の受けにくい位置を選んで搭載することが可能となり、性能を犠牲にすることなく、小型で高耐電圧の半導体装置を得ることができる。
また、第１及び第２の各半導体集積回路チップに汎用の半導体チップを使用することができるため、多額の開発費用や長期の開発期間も不要となり、安価な半導体装置が短期間で入手することができる。
また、降圧型シリーズレギュレータの出力電圧制御用のトランジスタや、２次電池充電制御用回路の２次電池充電電流供給用のトランジスタといった作動時に発熱する素子を外付けにしたことから、パッケージに特別な放熱手段を設ける必要をなくすことができる。
また、本発明のマルチチップ型半導体装置の製造方法によれば、例えば高電圧プロセスで製造した降圧型シリーズレギュレータといった電源回路が集積された第２の半導体集積回路チップを、該電源回路の出力電圧で動作する第１の半導体集積回路チップの上に重ねてモールドしたことから、実装面積を増やすことなく入力電圧に対する高耐圧化を図ることができる、マルチチップ型半導体装置の製造方法を得ることができる。
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態におけるマルチチップ型半導体装置の構成例を示したブロック図である。
マルチチップ型半導体装置１は、高電圧プロセスで製造された定電圧電源回路が集積された定電圧チップ２と、低電圧プロセスで製造された半導体チップ３とで構成され、Ｖｄｄ端子とＧＮＤ端子との間に、電源をなすＡＣアダプタ１０が接続されている。定電圧チップ２は、降圧型シリーズレギュレータであり、ＡＣアダプタ１０からＶｄｄ端子に出力された電圧Ｖｄｄは定電圧チップ２の電源入力端子ＰＶｉｎに入力される。なお、定電圧チップ２は第２の半導体集積回路チップをなし、半導体チップ３は第１の半導体集積回路チップをなす。
定電圧チップ２は、入力された電圧Ｖｄｄを半導体チップ３の作動電圧範囲以内の電圧まで降圧して出力端子Ｖｏから半導体チップ３の電源入力端子ＣＶｉｎに出力し、半導体チップ３は、電源入力端子ＣＶｉｎに供給された電圧を電源にして作動する。また、ＧＮＤ端子には、定電圧チップ２のグラウンド端子ＰＧＮＤと、半導体チップ３のグラウンド端子ＣＧＮＤがそれぞれ接続されている。
定電圧チップ２は、高電圧プロセスを用いて製造されているため、例えば２６Ｖ程度の耐電圧を有している。このため、例えばＡＣアダプタ１０から２４Ｖ程度の電圧を受けても不具合が発生することはない。これに対して、半導体チップ３は、低電圧プロセスを用いて製造された高集積の多機能半導体であり、例えば定格電圧が５Ｖで最大印加電圧が８Ｖ程度である。
また、定電圧チップ２は、ＡＣアダプタ１０の出力電圧Ｖｄｄが、定電圧チップ２の定格出力電圧よりも大きい場合は、該定格出力電圧を出力端子Ｖｏから出力する。逆に、ＡＣアダプタ１０の出力電圧Ｖｄｄが、定電圧チップ２の定格出力電圧よりも小さくなると、ＡＣアダプタ１０の出力電圧Ｖｄｄよりも若干小さい電圧を出力する構成になっている。
定電圧チップ２の定格出力電圧は、半導体チップ３の最大印加電圧８Ｖよりもやや小さい電圧に設定されており、これは、できるだけ定電圧チップ２内での消費電力を小さくするためである。
マルチチップ型半導体装置１には、通常、６〜７Ｖの電圧を出力するＡＣアダプタ１０を接続するが、誤って２４Ｖの電圧を出力するＡＣアダプタを接続しても正常に作動することができる。なお、ＡＣアダプタ１０の出力電圧が、通常の６〜７Ｖのように、定電圧チップ２の定格出力電圧よりも小さい電圧であれば、定電圧チップ２内の出力電圧制御用のトランジスタが完全にオンした状態で作動するため、定電圧チップ２での消費電力は小さく、チップの発熱を最小限にすることができる。
ここで、図２は、図１のマルチチップ型半導体装置１の内部構造例を示した図であり、図２（ａ）は、マルチチップ型半導体装置１を横から見た透視図であり、図２(ｂ)は、マルチチップ型半導体装置１を上面から見た透視図である。
図２において、定電圧チップ２の縦及び横の各寸法は、共に半導体チップ３よりも十分に小さく、定電圧チップ２は、半導体チップ３の上面の任意の位置に載せることができる。定電圧チップ２及び半導体チップ３の上面周囲には複数の外部接続用のパッド１１及び１２がそれぞれ設けられている。
また、半導体チップ３は実装用基板１３上にあり、実装用基板１３には、外部基板と接続を行うための複数の接続端子１４と、定電圧チップ２及び半導体チップ３を接続するための複数のランド１５がそれぞれ設けられている。なお、対応する接続端子１４とランド１５は実装用基板１３に設けられた配線パターン（図示せず）によってそれぞれ電気的に接続されている。定電圧チップ２及び半導体チップ３の各パッド１１及び１２は、ボンディングワイヤ１６で、それぞれ対応する実装用基板１３のランド１５に接続されている。また、実装用基板１３上の半導体チップ３、半導体チップ３上の定電圧チップ２及び各ボンディングワイヤ１６は、封止用樹脂１７でモールドされている。
ここで、定電圧チップ２は発熱することがあるため、半導体チップ３に形成された回路の中で、作動中の発熱が少ない回路が形成されている個所の上に定電圧チップ２を搭載することで、定電圧チップ２と半導体チップ３によって発生する熱の極端な集中を避けることができる。
また、半導体チップ３に形成された回路の中で、温度依存性の低い回路が形成されている個所の上に定電圧チップ２を搭載することで、温度変化に対する特性を悪化させないようにすることができる。
また、半導体チップ３がアナログ回路部とデジタル回路部を含んでいる場合は、定電圧チップ２を半導体チップ３におけるデジタル回路部が形成されている個所の上に搭載することで、定電圧チップ２と半導体チップ３を重ねたときに発生する応力の影響による半導体素子の特性変化の影響を回避することができる。
また、半導体チップ３が仕様に基づいて動作を選択するオプション回路を含んでおり、半導体チップ３に、動作を行わないオプション回路部分がある場合は、半導体チップ３のオプション回路でかつ動作が禁止された回路が形成されている個所の上に定電圧チップ２を搭載することで、熱や応力の影響を最小限にすることができる。
なお、図１では、定電圧チップ２内に出力電圧制御用のトランジスタを形成するようにしたが、図３で示すように、出力電圧制御用のトランジスタＱ１をマルチチップ型半導体装置１に外付けすることで、定電圧チップ２のチップ面積を小さくすることができると共に、作動時の定電圧チップ２の発熱を低減させることができる。このようにすることにより、図３のマルチチップ型半導体装置１では、定電圧チップ２から出力電圧制御用のトランジスタＱ１にベース信号を供給するためのＥＸＴ端子と、出力電圧制御用のトランジスタＱ１のコレクタを定電圧チップ２の出力端子Ｖｏに接続するためのＶｏ端子が、図１から新たに設けられている。
このようにすることで、定電圧チップ２のチップ面積を小さくすると共に発熱も少なくなると、半導体チップ３上における定電圧チップ２の搭載位置に関する自由度が増し、定電圧チップ２を半導体チップ３上の最適な位置に搭載しやすくなる。
また、半導体チップ３に２次電池充電制御用回路が搭載されている場合、図４で示すように、２次電池２０の充電を制御するための２次電池充電制御用回路における２次電池充電電流供給用パワートランジスタＱ２を、マルチチップ型半導体装置１に外付けする。このようにすることにより、図４のマルチチップ型半導体装置１では、定電圧チップ２から出力電圧制御用のトランジスタＱ１にベース信号を供給するためのＥＸＴ端子と、出力電圧制御用のトランジスタＱ１のコレクタ及び２次電池充電電流供給用パワートランジスタＱ２のエミッタを定電圧チップ２の出力端子Ｖｏに接続するためのＶｏ端子と、半導体チップ３から２次電池充電電流供給用パワートランジスタＱ２にベース信号を供給するためのＣＨＧ端子が、図１から新たに設けられている。
このようにすることで、半導体チップ３での発熱が少なくなり、放熱用の特別な配慮、例えば半導体装置に金属板等を貼り付ける必要がなくなる。
このように、本第１の実施の形態におけるマルチチップ型半導体装置は、定電圧チップ２と半導体チップ３を１つのパッケージに収納しているため、誤って高電圧出力タイプのＡＣアダプタが接続された場合でも、ＡＣアダプタからの高電圧が直接半導体チップ３に入力されることがなく、半導体チップ３の不具合の発生を防止することができる。更に、チップオンチップ方式を用いることで、半導体チップ３のパッケージの実装面積を増やすことなく、入力耐圧の高い半導体装置を実現することができる。また、定電圧チップ２と半導体チップ３は、共に汎用の半導体装置用として開発されたものを使用することができるため、多額の開発費用や長期の開発期間も不要となり、安価な半導体装置が短期間で入手することができる。
本発明の第１の実施の形態におけるマルチチップ型半導体装置の構成例を示したブロック図である。 図１のマルチチップ型半導体装置１の内部構造例を示した図である。 本発明の第１の実施の形態におけるマルチチップ型半導体装置の他の構成例を示したブロック図である。 本発明の第１の実施の形態におけるマルチチップ型半導体装置の他の構成例を示したブロック図である。
符号の説明
１ マルチチップ型半導体装置
２ 定電圧チップ
３ 半導体チップ
１０ ＡＣアダプタ
１１，１２ パッド
１３ 実装用基板
１４ 接続端子
１５ ランド
１６ ボンディングワイヤ
１７ 封止用樹脂
２０ ２次電池
Ｑ１ 出力電圧制御用のトランジスタ
Ｑ２ ２次電池充電電流供給用パワートランジスタ

Claims (21)

  1. 実装用基板上に搭載された所定の機能を有する第１の半導体集積回路チップと、
    外部より供給される電源を受けて、前記第１の半導体集積回路チップに電力を供給するための電源回路を集積した第２の半導体集積回路チップと、
    を備え、
    前記第２の半導体集積回路チップが、前記第１の半導体集積回路チップ上に重ねられた後、該第１及び第２の各半導体集積回路チップは、樹脂でモールドされることを特徴とするマルチチップ型半導体装置。
  2. 前記第２の半導体集積回路チップは、前記第１の半導体集積回路チップよりも小さいことを特徴とする請求項１記載のマルチチップ型半導体装置。
  3. 前記第２の半導体集積回路チップに集積されている回路素子は、前記第１の半導体集積回路チップに集積されている回路素子よりも耐電圧が大きいことを特徴とする請求項１又は２記載のマルチチップ型半導体装置。
  4. 前記第２の半導体集積回路チップは、前記第１の半導体集積回路チップに形成された回路の内、作動中の発熱が少ない回路が形成されている部分の上に配置されることを特徴とする請求項１、２又は３記載のマルチチップ型半導体装置。
  5. 前記第２の半導体集積回路チップは、前記第１の半導体集積回路チップに形成された回路の内、温度依存性の低い回路が形成されている部分の上に配置されることを特徴とする請求項１、２又は３記載のマルチチップ型半導体装置。
  6. 前記第１の半導体集積回路チップは、アナログ回路部とデジタル回路部を有し、前記第２の半導体集積回路チップは、第１の半導体集積回路チップの該デジタル回路部が形成されている部分の上に配置されることを特徴とする請求項１、２又は３記載のマルチチップ型半導体装置。
  7. 前記第１の半導体集積回路チップは、仕様に基づいて動作の可否が決定されるオプション回路を有し、前記第２の半導体集積回路チップは、第１の半導体集積回路チップの該オプション回路の内、動作が禁止された回路が形成されている部分の上に配置されることを特徴とする請求項１、２又は３記載のマルチチップ型半導体装置。
  8. 前記第２の半導体集積回路チップに集積された電源回路は、降圧型シリーズレギュレータであることを特徴とする請求項１、２、３、４、５、６又は７記載のマルチチップ型半導体装置。
  9. 前記降圧型シリーズレギュレータは、入力電圧が所定の定電圧よりも大きい場合は、該所定の定電圧を出力し、前記入力電圧が前記所定の定電圧よりも小さい場合は、該入力電圧とほぼ等しい電圧を出力することを特徴とする請求項８記載のマルチチップ型半導体装置。
  10. 前記降圧型シリーズレギュレータは、前記所定の定電圧が前記第１の半導体集積回路チップの最大入力電圧よりも小さく設定されることを特徴とする請求項９記載のマルチチップ型半導体装置。
  11. 前記降圧型シリーズレギュレータは、出力電圧制御用のトランジスタを備え、該出力電圧制御用のトランジスタは、前記第２の半導体集積回路チップに外付けされることを特徴とする請求項８、９又は１０記載のマルチチップ型半導体装置。
  12. 前記実装用基板は、外部基板と接続を行うための接続端子、並びに前記第１及び第２の各半導体集積回路チップ上にそれぞれ設けられた外部接続用パッドと接続を行うためのランドを備え、前記第１及び第２の各半導体集積回路チップ上の前記外部接続用パッドと対応する該ランドはワイヤボンディングによって接続されることを特徴とする請求項１記載のマルチチップ型半導体装置。
  13. 前記第１の半導体集積回路チップは、２次電池充電制御用回路が集積されることを特徴とする請求項１記載のマルチチップ型半導体装置。
  14. 前記２次電池充電制御用回路は、２次電池充電電流供給用のトランジスタを備え、該２次電池充電電流供給用のトランジスタは、前記第２の半導体集積回路チップに外付けされることを特徴とする請求項１３記載のマルチチップ型半導体装置。
  15. 実装用基板上に搭載された所定の機能を有する第１の半導体集積回路チップと、
    外部より供給される電源を受けて、前記第１の半導体集積回路チップに電力を供給するための電源回路を集積した第２の半導体集積回路チップと、
    を備えたマルチチップ型半導体装置の製造方法において、
    前記第１の半導体集積回路チップ上に前記第２の半導体集積回路チップを重ね、
    該第１及び第２の各半導体集積回路チップを樹脂でモールドすることを特徴とするマルチチップ型半導体装置の製造方法。
  16. 前記第２の半導体集積回路チップは、前記第１の半導体集積回路チップに形成された回路の内、作動中の発熱が少ない回路が形成されている部分の上に配置されることを特徴とする請求項１５記載のマルチチップ型半導体装置の製造方法。
  17. 前記第２の半導体集積回路チップは、前記第１の半導体集積回路チップに形成された回路の内、温度依存性の低い回路が形成されている部分の上に配置されることを特徴とする請求項１５記載のマルチチップ型半導体装置の製造方法。
  18. 前記第１の半導体集積回路チップは、アナログ回路部とデジタル回路部を有し、前記第２の半導体集積回路チップは、第１の半導体集積回路チップの該デジタル回路部が形成されている部分の上に配置されることを特徴とする請求項１５記載のマルチチップ型半導体装置の製造方法。
  19. 前記第１の半導体集積回路チップは、仕様に基づいて動作の可否が決定されるオプション回路を有し、前記第２の半導体集積回路チップは、第１の半導体集積回路チップの該オプション回路の内、動作が禁止された回路が形成されている部分の上に配置されることを特徴とする請求項１５記載のマルチチップ型半導体装置の製造方法。
  20. 前記第２の半導体集積回路チップに集積された電源回路は降圧型シリーズレギュレータであり、該降圧型シリーズレギュレータは出力電圧制御用のトランジスタを備え、該出力電圧制御用のトランジスタは、前記第２の半導体集積回路チップに外付けされることを特徴とする請求項１５、１６、１７、１８又は１９記載のマルチチップ型半導体装置の製造方法。
  21. 前記第１の半導体集積回路チップは２次電池充電制御用回路が集積され、該２次電池充電制御用回路は２次電池充電電流供給用のトランジスタを備え、該２次電池充電電流供給用のトランジスタは、前記第２の半導体集積回路チップに外付けされることを特徴とする請求項１５、１６、１７、１８又は１９記載のマルチチップ型半導体装置の製造方法。
JP2005080527A 2005-03-18 2005-03-18 マルチチップ型半導体装置及びその製造方法 Expired - Fee Related JP4808979B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005080527A JP4808979B2 (ja) 2005-03-18 2005-03-18 マルチチップ型半導体装置及びその製造方法
CNA2006100547983A CN1835232A (zh) 2005-03-18 2006-03-10 多芯片型半导体装置及其制造方法
KR1020060024378A KR100799149B1 (ko) 2005-03-18 2006-03-16 다중 칩형 반도체 장치 및 그 제조 방법
US11/378,670 US7399660B2 (en) 2005-03-18 2006-03-17 Multi-chip semiconductor device with high withstand voltage, and a fabrication method of the same
US12/133,715 US7538439B2 (en) 2005-03-18 2008-06-05 Multi-chip semiconductor device with high withstand voltage, and a fabrication method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005080527A JP4808979B2 (ja) 2005-03-18 2005-03-18 マルチチップ型半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006261603A true JP2006261603A (ja) 2006-09-28
JP4808979B2 JP4808979B2 (ja) 2011-11-02

Family

ID=37002915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005080527A Expired - Fee Related JP4808979B2 (ja) 2005-03-18 2005-03-18 マルチチップ型半導体装置及びその製造方法

Country Status (4)

Country Link
US (2) US7399660B2 (ja)
JP (1) JP4808979B2 (ja)
KR (1) KR100799149B1 (ja)
CN (1) CN1835232A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009128400A (ja) * 2007-11-20 2009-06-11 Sanyo Electric Co Ltd マルチチップパッケージの半導体装置
JP2010073951A (ja) * 2008-09-19 2010-04-02 Renesas Technology Corp 半導体装置
JP2011503832A (ja) * 2006-12-14 2011-01-27 インテル・コーポレーション 窪んだデバイスを有するセラミックパッケージ基板
KR101094901B1 (ko) 2007-10-04 2011-12-15 주식회사 하이닉스반도체 감소된 면적을 갖는 패드 구조체를 포함하는 반도체 장치
JP2012256862A (ja) * 2011-04-28 2012-12-27 Internatl Rectifier Corp 集積電力段
JP2014154639A (ja) * 2013-02-06 2014-08-25 Denso Corp 半導体装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4808979B2 (ja) * 2005-03-18 2011-11-02 株式会社リコー マルチチップ型半導体装置及びその製造方法
KR100939153B1 (ko) * 2007-12-11 2010-01-28 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US8040645B2 (en) * 2008-08-12 2011-10-18 Qualcomm Incorporated System and method for excess voltage protection in a multi-die package
US8897470B2 (en) 2009-07-31 2014-11-25 Macronix International Co., Ltd. Method of fabricating integrated semiconductor device with MOS, NPN BJT, LDMOS, pre-amplifier and MEMS unit
US9214415B2 (en) * 2013-04-11 2015-12-15 Texas Instruments Incorporated Integrating multi-output power converters having vertically stacked semiconductor chips
JP2018133503A (ja) * 2017-02-16 2018-08-23 東芝メモリ株式会社 半導体記憶装置
US10580762B1 (en) * 2018-10-25 2020-03-03 Infineon Technologies Ag Integrated circuit (IC) chip arrangement

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6159762A (ja) * 1984-08-30 1986-03-27 Fujitsu Ltd 半導体装置
JPH0637250A (ja) * 1992-05-22 1994-02-10 Natl Semiconductor Corp <Ns> 積層マルチチップモジュール及び製造方法
JPH06112401A (ja) * 1992-09-25 1994-04-22 Nippon Telegr & Teleph Corp <Ntt> マルチチップ実装回路
JPH113969A (ja) * 1997-06-13 1999-01-06 Matsushita Electric Ind Co Ltd チップ部品が積層された基板部品
JP2001015680A (ja) * 1999-04-28 2001-01-19 Sharp Corp 半導体集積回路装置
JP2001185676A (ja) * 1999-12-24 2001-07-06 Sharp Corp 半導体装置
JP2002353325A (ja) * 2001-05-25 2002-12-06 Mitsubishi Electric Corp 半導体装置
JP2003123472A (ja) * 2001-08-09 2003-04-25 Matsushita Electric Ind Co Ltd 半導体装置
JP2004048060A (ja) * 2003-09-29 2004-02-12 Oki Electric Ind Co Ltd 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63175906A (ja) 1987-01-16 1988-07-20 Nec Corp 電源監視回路付マルチチツプハイブリツドｉｃ
JPH05326832A (ja) * 1992-05-25 1993-12-10 Sharp Corp 直流電圧安定化素子
KR100264550B1 (ko) * 1995-11-21 2000-10-02 정몽규 메모리 구동을 위한 전원 공급 단자 및 전압 레귤레이터 이상 상태 감지 장치 및 그 방법
CN1187822C (zh) * 1998-12-02 2005-02-02 株式会社日立制作所 半导体装置及其制造方法和电子装置
JP3592130B2 (ja) 1999-04-19 2004-11-24 富士通株式会社 電子回路
KR20010064907A (ko) * 1999-12-20 2001-07-11 마이클 디. 오브라이언 와이어본딩 방법 및 이를 이용한 반도체패키지
JP2004103703A (ja) 2002-09-06 2004-04-02 Ricoh Co Ltd 半導体装置及び当該半導体装置を用いた異なるレベルの信号の処理システム
KR100664796B1 (ko) * 2002-12-30 2007-01-04 동부일렉트로닉스 주식회사 사이드 브레이즈 패키지
JP2005039134A (ja) 2003-07-18 2005-02-10 Nec Electronics Corp 半導体集積回路装置
JP4808979B2 (ja) * 2005-03-18 2011-11-02 株式会社リコー マルチチップ型半導体装置及びその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6159762A (ja) * 1984-08-30 1986-03-27 Fujitsu Ltd 半導体装置
JPH0637250A (ja) * 1992-05-22 1994-02-10 Natl Semiconductor Corp <Ns> 積層マルチチップモジュール及び製造方法
JPH06112401A (ja) * 1992-09-25 1994-04-22 Nippon Telegr & Teleph Corp <Ntt> マルチチップ実装回路
JPH113969A (ja) * 1997-06-13 1999-01-06 Matsushita Electric Ind Co Ltd チップ部品が積層された基板部品
JP2001015680A (ja) * 1999-04-28 2001-01-19 Sharp Corp 半導体集積回路装置
JP2001185676A (ja) * 1999-12-24 2001-07-06 Sharp Corp 半導体装置
JP2002353325A (ja) * 2001-05-25 2002-12-06 Mitsubishi Electric Corp 半導体装置
JP2003123472A (ja) * 2001-08-09 2003-04-25 Matsushita Electric Ind Co Ltd 半導体装置
JP2004048060A (ja) * 2003-09-29 2004-02-12 Oki Electric Ind Co Ltd 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011503832A (ja) * 2006-12-14 2011-01-27 インテル・コーポレーション 窪んだデバイスを有するセラミックパッケージ基板
KR101094901B1 (ko) 2007-10-04 2011-12-15 주식회사 하이닉스반도체 감소된 면적을 갖는 패드 구조체를 포함하는 반도체 장치
JP2009128400A (ja) * 2007-11-20 2009-06-11 Sanyo Electric Co Ltd マルチチップパッケージの半導体装置
JP2010073951A (ja) * 2008-09-19 2010-04-02 Renesas Technology Corp 半導体装置
JP2012256862A (ja) * 2011-04-28 2012-12-27 Internatl Rectifier Corp 集積電力段
JP2014154639A (ja) * 2013-02-06 2014-08-25 Denso Corp 半導体装置

Also Published As

Publication number Publication date
US7538439B2 (en) 2009-05-26
US20060220618A1 (en) 2006-10-05
KR100799149B1 (ko) 2008-01-29
US20080246534A1 (en) 2008-10-09
US7399660B2 (en) 2008-07-15
JP4808979B2 (ja) 2011-11-02
KR20060101317A (ko) 2006-09-22
CN1835232A (zh) 2006-09-20

Similar Documents

Publication Publication Date Title
JP4808979B2 (ja) マルチチップ型半導体装置及びその製造方法
US10424571B2 (en) Electronic device package
US6469895B1 (en) Integrated circuit mounting structure including a switching power supply
EP1900022B1 (en) Complete power management system implemented in a single surface mount package
US9406648B2 (en) Power supply arrangement for semiconductor device
JP5781624B2 (ja) スタック電力変換器を有する半導体装置
US20140070390A1 (en) Multi-chip packaging structure and method
US7403399B2 (en) Active primary-sided circuit arrangement for a switch-mode power supply
CN103794591A (zh) 半导体器件
TW201539705A (zh) 具有位於其他構件上方之橋接電感器的模製供電模組
JP2011513952A (ja) 一体化薄膜インダクタを含むマイクロモジュール及びその製造方法
JP2008053319A (ja) 半導体装置
CN104167401A (zh) 用于功率变换器的多芯片封装结构
US9054088B2 (en) Multi-component chip packaging structure
US9717146B2 (en) Circuit module such as a high-density lead frame array (HDA) power module, and method of making same
US20150249068A1 (en) Chip package structure
EP1294023B1 (en) Semiconductor integrated circuit modules, manufacturing methods and usage thereof
JP2012009717A (ja) 半導体チップ及びそれを搭載した半導体モジュール
CN103827775B (zh) 用于半导体器件的电力增强电路
US20220068734A1 (en) Semiconductor device
US11605959B2 (en) Battery control system-in-package and method of fabricating the same
JP2006032827A (ja) 半導体装置及びそれを用いた電源回路装置
CN109906509B (zh) 模块以及电力转换装置
US20210257283A1 (en) Notebook battery protection circuit package and method of fabricating the same
JP3165911U (ja) Ｄｃ／ｄｃコンバータ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071127

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110419

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20110511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110816

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110818

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140826

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees