JP3547146B2 - 集積回路用パッケージ - Google Patents

集積回路用パッケージ Download PDF

Info

Publication number
JP3547146B2
JP3547146B2 JP13794991A JP13794991A JP3547146B2 JP 3547146 B2 JP3547146 B2 JP 3547146B2 JP 13794991 A JP13794991 A JP 13794991A JP 13794991 A JP13794991 A JP 13794991A JP 3547146 B2 JP3547146 B2 JP 3547146B2
Authority
JP
Japan
Prior art keywords
integrated circuit
substrate
conductor
multilayer wiring
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13794991A
Other languages
English (en)
Other versions
JPH04361563A (ja
Inventor
隆治 今井
六郎 神戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP13794991A priority Critical patent/JP3547146B2/ja
Publication of JPH04361563A publication Critical patent/JPH04361563A/ja
Priority to US08/368,384 priority patent/US5468997A/en
Application granted granted Critical
Publication of JP3547146B2 publication Critical patent/JP3547146B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【０００１】
【産業上の利用分野】
本発明は、絶縁基板上に、低誘電率の絶縁膜を多数積層した多層配線部を介して集積回路を搭載する集積回路用パッケージに関するものである。
【０００２】
【従来の技術】
誘電率の小さい、例えばポリイミド樹脂を絶縁膜とした多層配線部を絶縁基板の上に備え、この多層配線部の上に集積回路を搭載して信号の高速化を図った集積回路用パッケージが知られている。搭載される集積回路と絶縁基板の基板配線とは、多層配線部内に形成された導体柱によって、電気的に接続される。従来の導体柱は、１本の導体柱によって、集積回路と絶縁基板の基板配線とを電気的に接続していた。
【０００３】
【発明が解決しようとする課題】
導体柱は、製造時の不具合等により、導通不良が発生する可能性がある。そして、導体柱に導通不良が発生すると、搭載される集積回路へ信号が伝わらなかったり、あるいは集積回路の信号を取り出すことができなくなるなどの不具合が発生する。特に、Ｉ／Ｏポート用の信号経路（Ｉ／Ｏ用ビア）に断線が発生すると、その集積回路用パッケージが使用不可能となってしまう。
【０００４】
【発明の目的】
本発明は、上記の事情に鑑みてなされたもので、その目的は、集積回路と絶縁基板との間で信号の伝達を行う導体柱の断線を無くした集積回路用パッケージの提供にある。
【０００５】
【課題を解決するための手段】
本発明の集積回路用パッケージは、次の技術的手段を採用した。
集積回路用パッケージは、低誘電率の樹脂材料よりなる絶縁膜と導体膜とからなる配線層を多数積層し、表面に集積回路が搭載される多層配線部と、この多層配線部を表面に搭載し、前記多層配線部を介して前記集積回路と電気的に接続される基板配線を備えた前記多層配線部と材料の異なるアルミナ、窒化アルミニウムまたはムライトからなる絶縁性の材料よりなる絶縁基板とを備える。
そして、前記集積回路と前記絶縁基板の前記基板配線との電気的な接続は、前記多層配線部に設けられた導体柱によってなされ、前記多層配線部に形成された前記導体柱のうち、前記絶縁基板の前記基板配線と接続されるＩ／Ｏ用ビアが、一部または全てが複数の導体柱を並列接続して設けられる。
【０００６】
【発明の作用および効果】
もし、樹脂材料よりなる絶縁膜を有する多層配線部の導体柱（Ｉ／Ｏ用ビア）に導通不良が発生しても、その導体柱に他に導体柱が並列に接続されていると、この他の導体柱も同時に導通不良となる可能性は大変小さい。つまり、あるＩ／Ｏ用ビアの導体柱に導通不良が発生しても、並列接続された他の導体柱によって導通される。このため、導体柱を介した導通不良の発生を抑え、結果的に集積回路用パッケージの不良の発生を抑えることができる。
【０００７】
【実施例】
次に、本発明の集積回路用パッケージを、図に示す一実施例に基づき説明する。
〔実施例の構成〕
図１は本発明の実施例を示す集積回路を搭載した集積回路用パッケージの断面図を示す。
集積回路用パッケージ１は、絶縁基板２と、この絶縁基板２の表面に形成された多層配線部３とを備え、この多層配線部３の表面に集積回路４が複数搭載されている。
【０００８】
絶縁基板２は、アルミナ、窒化アルミニウム、ムライト等の絶縁性材料よりなる多層配線基板である。具体的には、アルミナを主原料として作成されたグリーンシートに基板配線５をプリントする。次いで、このグリーンシートを複数積層し、加湿雰囲気の水素炉中で、高温焼成して形成されている。そして、絶縁基板２の基板配線５は、下述する多層配線部３の導体柱と任意に接続される。また、絶縁基板２の基板配線５は、絶縁基板２の表面周囲にろう付け接合された外部リード６に電気的に接続されている。
【０００９】
多層配線部３は、低誘電率の絶縁材料（例えばポリイミド樹脂）よりなる絶縁膜７と、導体膜８とからなる配線層９を、多数積層したものである。
この多層配線部３には、集積回路４が搭載される表面から、絶縁基板２と接する裏面まで貫通する導電性の導体柱１０が形成されている。この導体柱１０は集積回路４や絶縁基板２の基板配線５と接続されるもので、集積回路４に接続される導体柱１０と、基板配線５に接続される導体柱１０（Ｉ／Ｏ用ビア）とは、導体膜８によって任意に電気的に接続されている。
本実施例では、多層配線部３に形成された導体柱１０のうち、絶縁基板２の基板配線５と接続されるＩ／Ｏ用ビア１１が、複数の導体柱１０によって並列接続されている。つまり、本実施例のＩ／Ｏ用ビア１１は、３本の導体柱１０を並列接続したものである。
【００１０】
〔実験例〕
次に、上記実施例の集積回路用パッケージ１を作成して、Ｉ／Ｏ用ビア１１の断線状態を確認した。実験に用いた集積回路用パッケージ１の絶縁基板２は、厚さが３ｍｍ、一辺が１００ｍｍの正方形を呈し、１５層のグリーンシートを積層、焼結したもので、９００本の外部リード６が接続されるものである。また、多層配線部３は、厚さが２５μｍの絶縁膜７を５層、導体膜８を６層積層して形成した、一辺が８０ｍｍの正方形を呈したもので、導体柱１０は一辺が約５０μｍの方形形状の導体膜と直径が約３０μｍの導体円柱とを接合、積層したものである。なお、Ｉ／Ｏ用ビア１１の数は、９００本の外部リード６に対応して９００組、つまり３本×９００のものを形成した。
集積回路用パッケージで、Ｉ／Ｏ用ビアを従来と同様に、１本の導体柱で形成したものは、９００のＩ／Ｏ用ビアの全てに導通が得られた集積回路用パッケージは、約５０％であった。一方、本実施例に示したように、Ｉ／Ｏ用ビア１１を３本並列接続したものは、９００のＩ／Ｏ用ビア１１の全てに導通が得られた集積回路用パッケージ１は、１００％であった。
【００１１】
〔実施例の効果〕
本実施例は、上記の実験例に示したように、Ｉ／Ｏ用ビア１１を３本の導体柱１０で並列接続することにより、Ｉ／Ｏ用ビア１１の導通不良の発生を無くすことができ、結果的に集積回路用パッケージ１の信頼性を向上させることができる。
【００１２】
〔変形例〕
上記の実施例では、Ｉ／Ｏ用ビアに本発明を適用したが、他の導体柱を複数並列接続したり、あるいは全ての導体柱を並列接続させても良い。
また、フラットパッケージに本発明を適用したが、ピングリットアレイタイプなど、他の形式の集積回路用パッケージに本発明を適用しても良い。
【図面の簡単な説明】
【図１】集積回路を搭載した集積回路用パッケージの断面図を示す。
【符号の説明】
１ 集積回路用パッケージ
２ 絶縁基板
３ 多層配線部
４ 集積回路
５ 基板配線
７ 絶縁膜
８ 導体膜
９ 配線層
１０ 導体柱

Claims (1)

  1. 低誘電率の樹脂材料よりなる絶縁膜と導体膜とからなる配線層を多数積層し、表面に集積回路が搭載される多層配線部と、
    この多層配線部を表面に搭載し、前記多層配線部を介して前記集積回路と電気的に接続される基板配線を備えた前記多層配線部と材料の異なるアルミナ、窒化アルミニウムまたはムライトからなる絶縁性の材料よりなる絶縁基板とを備え、前記集積回路と前記絶縁基板の前記基板配線との電気的な接続を前記多層配線部に設けられた導体柱によってなす集積回路用パッケージにおいて、
    前記多層配線部に形成された前記導体柱のうち、前記絶縁基板の前記基板配線と接続されるＩ／Ｏ用ビアが、一部または全てが複数の導体柱を並列接続して設けられたことを特徴とする集積回路用パッケージ。
JP13794991A 1991-06-10 1991-06-10 集積回路用パッケージ Expired - Fee Related JP3547146B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP13794991A JP3547146B2 (ja) 1991-06-10 1991-06-10 集積回路用パッケージ
US08/368,384 US5468997A (en) 1991-06-10 1994-12-30 Integrated circuit package having a multilayered wiring portion formed on an insulating substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13794991A JP3547146B2 (ja) 1991-06-10 1991-06-10 集積回路用パッケージ

Publications (2)

Publication Number Publication Date
JPH04361563A JPH04361563A (ja) 1992-12-15
JP3547146B2 true JP3547146B2 (ja) 2004-07-28

Family

ID=15210480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13794991A Expired - Fee Related JP3547146B2 (ja) 1991-06-10 1991-06-10 集積回路用パッケージ

Country Status (2)

Country Link
US (1) US5468997A (ja)
JP (1) JP3547146B2 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191484B1 (en) * 1995-07-28 2001-02-20 Stmicroelectronics, Inc. Method of forming planarized multilevel metallization in an integrated circuit
US5751165A (en) * 1995-08-18 1998-05-12 Chip Express (Israel) Ltd. High speed customizable logic array device
US5973396A (en) 1996-02-16 1999-10-26 Micron Technology, Inc. Surface mount IC using silicon vias in an area array format or same size as die array
US5789807A (en) * 1996-10-15 1998-08-04 International Business Machines Corporation On-chip power distribution for improved decoupling
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
JP2000208698A (ja) * 1999-01-18 2000-07-28 Toshiba Corp 半導体装置
US7157314B2 (en) 1998-11-16 2007-01-02 Sandisk Corporation Vertically stacked field programmable nonvolatile memory and method of fabrication
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
TW409330B (en) * 1999-03-20 2000-10-21 United Microelectronics Corp Repairable multi-chip module package
US6888750B2 (en) 2000-04-28 2005-05-03 Matrix Semiconductor, Inc. Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication
US8575719B2 (en) 2000-04-28 2013-11-05 Sandisk 3D Llc Silicon nitride antifuse for use in diode-antifuse memory arrays
KR100819730B1 (ko) 2000-08-14 2008-04-07 샌디스크 쓰리디 엘엘씨 밀집한 어레이 및 전하 저장 장치와, 그 제조 방법
SG97938A1 (en) * 2000-09-21 2003-08-20 Micron Technology Inc Method to prevent die attach adhesive contamination in stacked chips
US6506981B1 (en) 2000-11-22 2003-01-14 Janusz B. Liberkowski Interconnect structure having fuse or anti-fuse links between profiled apertures
US6501174B2 (en) * 2001-01-17 2002-12-31 International Business Machines Corporation Interconnect structure for surface mounted devices
US7352199B2 (en) 2001-02-20 2008-04-01 Sandisk Corporation Memory card with enhanced testability and methods of making and using the same
US6897514B2 (en) 2001-03-28 2005-05-24 Matrix Semiconductor, Inc. Two mask floating gate EEPROM and method of making
US6525953B1 (en) 2001-08-13 2003-02-25 Matrix Semiconductor, Inc. Vertically-stacked, field-programmable, nonvolatile memory and method of fabrication
US6841813B2 (en) 2001-08-13 2005-01-11 Matrix Semiconductor, Inc. TFT mask ROM and method for making same
US6593624B2 (en) 2001-09-25 2003-07-15 Matrix Semiconductor, Inc. Thin film transistors with vertically offset drain regions
US6843421B2 (en) 2001-08-13 2005-01-18 Matrix Semiconductor, Inc. Molded memory module and method of making the module absent a substrate support
US6624485B2 (en) 2001-11-05 2003-09-23 Matrix Semiconductor, Inc. Three-dimensional, mask-programmed read only memory
JP3875568B2 (ja) * 2002-02-05 2007-01-31 株式会社東芝 半導体装置及びその製造方法
US6731011B2 (en) * 2002-02-19 2004-05-04 Matrix Semiconductor, Inc. Memory module having interconnected and stacked integrated circuits
US6853049B2 (en) 2002-03-13 2005-02-08 Matrix Semiconductor, Inc. Silicide-silicon oxide-semiconductor antifuse device and method of making
US6737675B2 (en) 2002-06-27 2004-05-18 Matrix Semiconductor, Inc. High density 3D rail stack arrays
WO2006104613A2 (en) 2005-03-01 2006-10-05 X2Y Attenuators, Llc Conditioner with coplanar conductors
US9627395B2 (en) 2015-02-11 2017-04-18 Sandisk Technologies Llc Enhanced channel mobility three-dimensional memory structure and method of making thereof
US9478495B1 (en) 2015-10-26 2016-10-25 Sandisk Technologies Llc Three dimensional memory device containing aluminum source contact via structure and method of making thereof
WO2020045528A1 (ja) * 2018-08-31 2020-03-05 株式会社村田製作所 配線基板およびモジュール

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1311659A (en) * 1969-07-30 1973-03-28 Secr Defence Electrical device substrates
US4221047A (en) * 1979-03-23 1980-09-09 International Business Machines Corporation Multilayered glass-ceramic substrate for mounting of semiconductor device
US4649417A (en) * 1983-09-22 1987-03-10 International Business Machines Corporation Multiple voltage integrated circuit packaging substrate
JPH0632389B2 (ja) * 1986-11-04 1994-04-27 日本電気株式会社 多層配線基板
US4811082A (en) * 1986-11-12 1989-03-07 International Business Machines Corporation High performance integrated circuit packaging structure

Also Published As

Publication number Publication date
US5468997A (en) 1995-11-21
JPH04361563A (ja) 1992-12-15

Similar Documents

Publication Publication Date Title
JP3547146B2 (ja) 集積回路用パッケージ
JP2960276B2 (ja) 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法
KR870011690A (ko) 혼성 집적회로장치
US6696139B2 (en) Green sheet and manufacturing method thereof, manufacturing method of multi-layer wiring board and manufacturing method of double-sided wiring board
JP2715934B2 (ja) 多層印刷配線基板装置及びその製造方法
JPH0817965A (ja) 電子コンポーネントおよびその製造方法
JP2712295B2 (ja) 混成集積回路
JPH07162157A (ja) 多層基板
JPH08236940A (ja) 多層配線基板
JP2740028B2 (ja) 多層印刷配線基板
JPH06164151A (ja) 多層配線基板
JP2000068149A (ja) 積層電子部品及びその製造方法
JPH0750462A (ja) 電子回路基板
JPH09237855A (ja) セラミックス多層配線基板
TWI736014B (zh) 具有多層橋接結構的電路集成裝置
JPS5998597A (ja) 多層プリント配線板
JP3097877B2 (ja) 多層回路基板
JPH02168663A (ja) キヤリア基板
JPH0697660A (ja) 多層セラミック基板及びその製造方法
JPH07212042A (ja) 多層セラミック基板及びその製造方法
JP3565872B2 (ja) 薄膜多層配線基板
JP2572626Y2 (ja) 多層回路基板
JPH1065342A (ja) 多層回路基板およびその製造方法
JPH0727989B2 (ja) セラミックパッケージ型半導体装置の製造方法
JPH05191047A (ja) 多層セラミック回路基板の製造方法

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040413

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080423

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees